JP6557573B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6557573B2
JP6557573B2 JP2015205242A JP2015205242A JP6557573B2 JP 6557573 B2 JP6557573 B2 JP 6557573B2 JP 2015205242 A JP2015205242 A JP 2015205242A JP 2015205242 A JP2015205242 A JP 2015205242A JP 6557573 B2 JP6557573 B2 JP 6557573B2
Authority
JP
Japan
Prior art keywords
layer
via hole
wiring
insulating layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015205242A
Other languages
English (en)
Other versions
JP2017079220A (ja
Inventor
達明 傳田
達明 傳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015205242A priority Critical patent/JP6557573B2/ja
Priority to US15/293,464 priority patent/US9899310B2/en
Publication of JP2017079220A publication Critical patent/JP2017079220A/ja
Application granted granted Critical
Publication of JP6557573B2 publication Critical patent/JP6557573B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板及びその製造方法に関する。
従来、半導体チップなどの電子部品を実装するための配線基板がある。そのような配線基板の一例では、基材の両面に形成された配線層が基材を貫通するビアホール内の貫通導体を介して相互接続された構造を有する。
特開昭５９−２２３９３号公報 特開平６−１０４５４６号公報 特開２００５−１９９１８号公報
後述する予備的事項で説明するように、配線基板の製造方法では、両面に銅箔が形成された基材に上側からビアホールを形成し、ビアホールの底の銅箔から上側に金属めっき層を形成して上下の銅箔を接続する工程がある。
このとき、ビアホール内でめっき速度の偏りが発生すると、ビアホール内の一端側で金属めっき層と上側の銅箔とが接続されないことがあり、ビア接続の信頼性が得られない課題がある。
上下の配線層がビアホール内の金属めっき層を介して接続される配線基板及びその製造方法において、ビア接続の高い信頼性が得られる新規な構造を提供することを目的とする。
以下の開示の一観点によれば、絶縁層と、前記絶縁層に形成されたビアホールと、前記絶縁層の一方の面に形成され、前記ビアホールの端側にだれ部を備えた第１配線層と、前記絶縁層の他方の面に形成され、前記ビアホールの前記絶縁層の他方の面側の開口を塞ぐ第２配線層と、前記ビアホール内に形成され、前記第２配線層と前記第１配線層のだれ部とを接続する金属めっき層と、前記絶縁層の他方の面に形成され、前記第２配線層の隣接するパターン間を埋める他の絶縁層と、を有し、前記ビアホールの周囲の前記絶縁層の一方の面は凸状曲面になっており、前記第１配線層のだれ部は前記凸状曲面の上に配置されている配線基板が提供される。
以下の開示によれば、配線基板では、絶縁層にビアホールが形成され、絶縁層の一方の面に第１配線層が形成されている。そして、ビアホールの周囲の絶縁層の一方の面は凸状曲面になっており、第１配線層のだれ部が凸状曲面の上に配置されている。
このため、ビアホールの底面から上側に金属めっき層を形成する際に、第１配線層のだれ部に信頼性よく金属めっき層が接続される。
また、ビアホール内でめっき速度の偏りがある場合は、めっき速度の偏りに合わせてビアホール内で第１配線層のだれ部の長さを調整することにより、金属めっき層が第１配線層に信頼性よく接続される。
図１（ａ）〜（ｃ）は予備的事項に係る配線基板の製造方法の課題を説明するための断面図（その１）である。 図２（ａ）〜（ｃ）は予備的事項に係る配線基板の製造方法の課題を説明するための断面図（その２）である。 図３（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その１）である。 図４は実施形態の配線基板の製造方法を示す断面図（その２）である。 図５（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その３）である。 図６は実施形態の配線基板の製造方法を示す断面図（その４）である。 図７（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その５）である。 図８（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その６）である。 図９（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その７）である。 図１０は実施形態の配線基板の製造方法を示す断面図（その８）である。 図１１（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その９）である。 図１２は実施形態の配線基板の製造方法を示す断面図（その１０）である。 図１３（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その１１）である。 図１４は実施形態の配線基板を示す断面図である。 図１５は実施形態の配線基板に半導体チップが搭載された電子部品装置の一例を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない。
図１（ａ）に示すように、予備的事項に係る配線基板の製造方法では、まず、上面に第１銅箔２００ａが接着され、下面に第２銅箔２２０ａが接着された基材１００を用意する。
次いで、図１（ｂ）に示すように、基材１００上の第１銅箔２００ａの上にホール状の開口部２４０ｘが設けられたレジスト層２４０を形成する。
続いて、図１（ｃ）に示すように、レジスト層２４０の開口部２４０ｘを通して、第１銅箔２００ａをウェットエッチングにより除去する。その後に、レジスト層２４０が除去される。これにより、第１銅箔２００ａに開口部２００ｘが形成される。
さらに、図２（ａ）に示すように、第１銅箔２００ａの開口部２００ｘを通して、基材１００をレーザによって貫通加工することにより、ビアホールＶＨを形成する。このとき、ビアホールＶＨの底に第２銅箔２２０ａが残される。
次いで、図２（ｂ）に示すように、第２銅箔２２０ａをめっき給電経路に利用する電解めっきにより、基材１００のビアホールＶＨの底部から上側に向けて金属めっき層３００を形成する。
このとき、基材１００の一つのビアホールＶＨ内でめっき速度の偏りが発生しやすく、ビアホールＶＨ内で金属めっき層３００の高さが異なってしまう。このため、電解めっきを施していくと、ビアホールＶＨ内の一端Ｅ１の金属めっき層３００は第１銅箔２００ａに接続されるが、ビアホールＶＨ内の他端Ｅ２の金属めっき層３００は第１銅箔２００ａに接続されていない状態となる。
しかも、この時点で、ビアホールＶＨ内の金属めっき層３００がベタ状の第１銅箔２００ａに電気的に接続されるため、めっき給電の面積がかなり大きくなる。これにより、電解めっきの単位面積当たりの電流密度が急激に低くなってめっき速度が極端に低下し、条件によっては殆どめっきが施されなくなる。
このため、電解めっきを続けても、ビアホールＶＨ内の他端Ｅ２の金属めっき層３００は第１銅箔２００ａと分離された状態のままとなる懸念がある。
その後に、両面側の第１銅箔２００ａ及び第２銅箔２２０ａをフォトリソグラフィ及びウェットエッチングによりパターニングする、これにより、基材１００の上面に第１配線層２００が形成され、基材１００の下面に第２配線層２２０が形成される。
両面側の第１配線層２００と第２配線層２２０とはビアホールＶＨ内の金属めっき層３００を介して相互接続される。
しかし、上記したように、ビアホールＶＨ内の他端Ｅ２では、第１配線層２００と金属めっき層３００とが接続されない場合があるため、第１配線層２００と金属めっき層３００との接続の信頼性が低下する。
このように、ビアホールＶＨ内で金属めっき層３００の高さに偏りが発生しやすいため、ビア接続の高い信頼性を得られない課題がある。
また、基材１００内の複数のビアホールＶＨ間においても、めっき速度の偏りが発生しやすいため、基材１００内の一領域のビアホールＶＨ内で金属めっき層３００が第１配線層２００に接続されない場合がある。
以下に説明する実施形態の配線基板及びその製造方法では、前述した課題を解決することができる。
（実施形態）
図３〜図１３は実施形態の配線基板の製造方法を説明するための図、図１４は実施形態の配線基板を示す図である。以下、配線基板の製造方法を説明しながら、配線基板の構造について説明する。
実施形態の配線基板の製造方法では、まず、図３（ａ）に示すような積層構造のベース基材５を用意する。ベース基材５では、厚み方向の中央部に絶縁層１０を備えている。絶縁層１０の一例としては、厚みが５０μｍのポリイミドフィルムが使用される。
また、絶縁層１０の上面に第１接着層２０が形成され、絶縁層１０の下面に第２接着層２２が形成されている。第１接着層２０及び第２接着層２２の一例としては、厚みが１０μｍ〜２０μｍのエポキシ樹脂層が使用される。
さらに、絶縁層１０の上面側には第１接着層２０を介して第１キャリアフィルム３０が接着されている。第１キャリアフィルム３０の接着面には離型剤が形成されており、第１キャリアフィルム３０を第１接着層２０から容易に剥離することができる。
また、絶縁層１０の下面側には第２接着層２２を介して第２キャリアフィルム３２が接着されている。同様に、第２キャリアフィルム３２の接着面には離型剤が形成されており、第２キャリアフィルム３２を第２接着層２２から容易に剥離することができる。
第１キャリアフィルム３０及び第２キャリアフィルム３２の一例としては、厚みが２５μｍ程度のＰＥＴフィルムが使用される。
このように、ベース基材５は、絶縁層１０の両面に第１、第２接着層２０，２２を介して第１、第２キャリアフィルム３０，３２がそれぞれ接着されて構築される。
次いで、図３（ｂ）に示すように、図３（ａ）のベース基材５から上面側の第１キャリアフィルム３０を剥離して、第１接着層２０を露出させる。
続いて、図３（ｃ）に示すように、厚みが１５μｍ〜３５μｍの第１銅箔４０ａを用意し、第１銅箔４０ａを絶縁層１０の上面側に第１接着層２０を介して接着する。これにより、絶縁層１０の上面側に第１銅箔４０ａが形成された積層基材５ａを得る。第１銅箔４０ａが第１金属層の一例である。
図３（ｃ）の例では、絶縁層１０の上面に第１銅箔４０ａを第１接着層２０で接着しているが、第１接着層２０を省略し、絶縁層１０の上に第１銅箔４０ａが熱圧着されたものを使用してもよい。あるいは、第１接着層２０を省略し、絶縁層１０の上面にスパッタ法及びめっき法によって銅層を形成してもよい。
次いで、図４に示すような金型５０を用意する。金型５０は、ワークを受けるための受け部材５２を備えている。また、金型５０は、受け部材５２の上方にワークを押えるための押え部材５４を備えている。
さらに、金型５０は、ワークを打ち抜き加工するためのパンチ５６を備えている。パンチ５６は、押え部材５４の開口部５４ａに配置されている。パンチ５６には移動手段（不図示）が接続されており、上下方向に移動することができる。
受け部材５２には、ワークを打ち抜き加工する際にパンチ５６が配置される開口部５２ａを備えている。
次いで、図５（ａ）に示すように、金型５０の受け部材５２と押え部材５４との間に、前述した図３（ｃ）の積層基材５ａを搬送して配置する。
さらに、金型５０のパンチ５６を下側に移動させて積層基材５ａを厚み方向に打ち抜き加工する。その後に、積層基材５ａを金型５０から外部に搬送して取り出す。
これにより、図５（ｂ）に示すように、積層基材５ａの第１銅箔４０ａの上面から第２キャリアフィルム３２の下面まで貫通するビアホールＶＨが形成される。ビアホールＶＨの直径は、例えば１５０μｍに設定される。
第１銅箔４０ａは、金型５０の受け部材５２と押え部材５４とで挟まれて固定された状態で、パンチ５６で押圧されて打ち抜き加工される。
このとき、パンチ５６の側面と受け部材５２の開口部５２ａの側面との間にクリアランスＣが生じている。このため、パンチ５６で積層基材５ａの第１銅箔４０ａを打ち抜く際に、クリアランスＣ内で第１銅箔４０ａの加工面が下側に延びて、ビアホールの端側にだれ部Ｓが形成される。クリアランスＣの寸法は、例えば１０μｍ〜２０μｍに設定される。
図５（ｂ）の例では、第１銅箔４０ａのだれ部Ｓは、第１接着層２０の側面と絶縁層１０の側面の一部とを被覆するようにビアホールＶＨの内部に垂下して形成される。
あるいは、図６に示すように、プレス加工の条件によっては、側面がストレート形状のビアホールＶＨを形成することも可能である。この場合は、第１銅箔４０ａの側面と、第１接着層２０の側面と、絶縁層１０の側面とが同一面となる。そして、ビアホールの端側に第１銅箔４０ａのだれ部Ｓが形成される。
図５（ｂ）及び図６に示すように、ビアホールＶＨの周囲の絶縁層１０の上面は、凸状曲面１０ａとなって形成され、第１銅箔４０ａのだれ部Ｓが凸状曲面１０ａの上に配置される。
以降の工程では、上記した図５（ｂ）のビアホールＶＨを有する構造体を使用して説明する。図７（ａ）には、２つのビアホールＶＨが配置された積層基材５ａの領域が示されている。
そして、図７（ｂ）に示すように、図７（ａ）の積層基材５ａの下面側の第２キャリアフィルム３２を剥離して第２接着層２２を露出させる。さらに、図７（ｃ）に示すように、厚みが１５μｍ〜３５μｍの第２銅箔４２ａを用意し、第２銅箔４２ａを絶縁層１０の下面側に第２接着層２２を介して接着する。第２銅箔４２ａが第２金属層の一例である。
あるいは、第２接着層２２を省略し、絶縁層１０の下面に第２銅箔４２ａを熱圧着してもよい。
次いで、図８（ａ）に示すように、図７（ｃ）の構造体の上に、第１銅箔４０ａをパターン化するための開口部が設けられたドライフィルムレジスト層（不図示）をフォトリソグラフィに基づいて形成する。
さらに、ドライフィルムレジスト層（不図示）の開口部を通して、第１銅箔４０ａをウェットエッチングする。これにより、第１銅箔４０ａがパターン化されて、ビアホールＶＨの端側にだれ部Ｓを備えた第１配線層４０が得られる。
次いで、図８（ｂ）に示すように、第２銅箔４２ａをめっき給電経路に利用する電解めっきにより、ビアホールＶＨ内の底面から上側に金属めっき層６０を形成する。金属めっき層６０は、好適には銅から形成されるが、配線用途の各種の金属を使用することができる。
図８（ｂ）では、一つのビアホールＶＨ内でめっき速度の偏りが少ない場合が示されており、金属めっき層６０の上面は概ね平坦面になっている。
本実施形態では、ビアホールＶＨの端側に第１配線層４０のだれ部Ｓが配置されている。このため、ビアホールＶＨの底面から上側に金属めっき層６０を形成する際に、金属めっき層６０が第１配線層４０のだれ部Ｓに確実に信頼性よく接続される。
また、第１配線層４０のだれ部Ｓの最下部に金属めっき層６０が接続されればよいので、必ずしもビアホールＶＨの全体を金属めっき層６０で充填する必要がない。これにより、電解めっきの処理時間を短縮できるため、スループットの向上及びコスト低減を図ることができる。
この例の他に、一つのビアホールＶＨ内でめっき速度の偏りが顕著に発生する場合について説明する。図９（ｂ）に示すように、ビアホールＶＨ内の径方向の一端Ｅ１が他端Ｅ２よりもめっき速度の遅い場合は、ビアホールＶＨの一端Ｅ１での第１銅箔４０ａのだれ部Ｓ１の長さが他端Ｅ２でのだれ部Ｓ２の長さよりも長くなるようにする。
このような構造を形成する場合は、図９（ａ）の金型５０のように、受け部材５２の開口部５２ａの側面とパンチ５６の側面との一端Ｅ１のクリアランスＣ１が他端Ｅ２のクリアランスＣ２よりも大きく設定される。例えば、一端Ｅ１のクリアランスＣ１の寸法を他端Ｅ２のクリアランスＣ２の寸法の１．５倍〜２倍に設定する。
これにより、図９（ｂ）のように、金型５０のクリアランスＣ１の大きい一端Ｅ１側で、第１銅箔４０ａだれ部Ｓ１の長さを他の部分よりも長くすることができる。
よって、図１０に示すように、ビアホールＶＨ内に金属めっき層６０を形成する際に、めっき速度の遅い一端Ｅ１の第１配線層４０のだれ部Ｓ１の長さが他端Ｅ２のだれ部Ｓ２よりも長くなっている。
このため、ビアホールＶＨ内でめっき速度の偏りが発生するとしても、ビアホールＶＨ内の一端Ｅ１の第１配線層４０のだれ部Ｓ１と他端Ｅ２のだれ部Ｓ２とに金属めっき層６０が同時に接続される。
これにより、ビアホールＶＨ内のめっき速度の遅い一端Ｅにおいても、金属めっき層６０と第１配線層４０とを確実に接続できるようになる。
このように、ビアホールＶＨ内のめっき速度の偏りに合わせて、第１配線層４０のだれ部Ｓ１，Ｓ２の長さを調整することにより、ビア接続の信頼性を向上させることができる。
また、別の例として、積層基材５ａ内の複数のビアホールＶＨの間においてめっき速度の偏りが発生する場合について説明する。
例えば、積層基材５ａの周縁部のビアホールＶＨ内のめっき速度が中央部のビアホールＶＨ内のめっき速度よりも遅くなる傾向がある。図１１（ｂ）には、めっき速度が遅い周縁部のビアホールＶＨの様子が示されている。
この場合は、図１１（ｂ）に示すように、めっき速度が遅い周縁部の第１銅箔４０ａのだれ部ＳＡの全ての長さが、めっき速度が速い中央部の第１銅箔４０ａのだれ部（図５（ｂ）のだれ部Ｓと同じ）よりも長くなるように設定する。
このような構造を形成する場合は、図１１（ａ）の金型５０のように、めっき速度の遅い周縁部のビアホールＶＨに対応する金型５０の全てのクリアランスＣＸが前述した図５（ａ）の金型５０のクリアランスＣよりも大きく設定される。
そして、めっき速度が速い中央部のビアホールＶＨに対応する金型５０のクリアランス（不図示）が前述した図５の金型５０のクリアランスＣと同じに設定される。
このように、めっき速度の遅い部分に対応する金型５０のクリアランスＣＸが、めっき速度の速い部分に対応する金型５０のクリアランスよりも大きくなるように金型を設計すればよい。
これにより、図１１（ｂ）のように、めっき速度の遅い周縁部では、パンチ５６の周囲全体のクリアランスＣＸが大きく設定されるため、第１銅箔４０ａのだれ部ＳＡの長さを他の領域よりも長くすることができる。
このため、図１２に示すように、ビアホールＶＨ内に金属めっき層６０を形成する際に、めっき速度の遅い周縁部Ａでの第１配線層４０のだれ部ＳＡの長さが、めっき速度の速い中央部Ｂでの第１配線層４０のだれ部ＳＢの長さよりも長く設定される。
これにより、めっき速度の遅い周縁部Ａの第１配線層４０のだれ部ＳＡと、めっき速度の速い中央部Ｂの第１配線層４０のだれ部ＳＢとに金属めっき層６０が同時に接続される。
よって、積層基材５ａの周縁部Ａでめっき速度が遅く、金属めっき層６０の高さが低い状態であっても、金属めっき層６０が第１配線層４０のだれ部ＳＡに接続されるようになる。
このように、積層基材５ａ内のめっき速度の偏りに合わせて、複数のビアホールＶＨの間で、第１銅箔４０ａのだれ部ＳＡ，ＳＢの長さを調整することにより、ビア接続の信頼性を向上させることができる。
以上のように、ビアホールＶＨ内又は積層基材５ａ内でめっき速度の偏りが生じるとしても、第１配線層４０のだれ部に金属めっき層６０を接続するタイミングを基板全体でほぼ均一にすることができる。
よって、金属めっき層６０を第１配線層４０のだれ部の全体に確実に接続できるため、ビア接続の信頼性を向上させることができる。
なお、金型５０のクリアランス以外に、パンチ５６の押圧力、パンチ５６の押圧スピードなどのプレス加工の各種の条件を調整することにより、第１銅箔４０ａのだれ部の形状や長さを調整することができる。
以下の製造方法では、前述した図８（ｂ）のビア構造を有する配線部材を使用して説明する。
図１３（ａ）に示すように、前述した図８（ｂ）の配線部材の下面側の第２銅箔４２ａをフォトリソグラフィ及びウェットエッチングによってパターニングして、第２配線層４２を形成する。
次いで、図１３（ｂ）に示すように、絶縁層１０の上面側に、第１配線層４０及び金属めっき層６０の接続部上に開口部１２ａが設けられた第１ソルダレジスト層１２を形成する。また同様に、絶縁層１０の下面側に、第２配線層４２の接続部上に開口部１４ａが設けられた第２ソルダレジスト層１４を形成する。
その後に、図１４に示すように、絶縁層１０の上面側において、第１ソルダレジスト層１２の開口部１２ａ内の接続部に表面処理層４４を形成する。また同様に、絶縁層１０の下面側において、第２ソルダレジスト層１４の開口部１４ａ内の接続部に表面処理層４６を形成する。
表面処理層４４，４６は、例えば、電解めっき又は無電解めっきにより、下から順に、ニッケル（Ｎｉ）層／金（Ａｕ）層を形成することにより得られる。
以上により、図１４に示すように、実施形態の配線基板１が得られる。
図１４に示すように、実施形態の配線基板１は、厚み方向の中央部に絶縁層１０を備えている。絶縁層１０の一方の面に第１接着層２０が形成されている。また、絶縁層１０の他方の面に第２接着層２２が形成されている。第１接着層２０、絶縁層１０及び第２接着層２２には厚み方向に貫通するビアホールＶＨが形成されている。
絶縁層１０の一方の面には第１接着層２０を介して第１配線層４０が形成されている。第１配線層４０は、ビアホールＶＨの側面の端側にだれ部Ｓを備えている。
図１４の例では、第１配線層４０のだれ部Ｓは、第１接着層２０の側面及び絶縁層１０の側面の一部を被覆している。あるいは、前述した図６のビアホールＶＨのように、第１配線層４０のだれ部Ｓの側面と、第１接着層２０の側面と、絶縁層１０の側面とが同一面となる構造であってもよい。
ビアホールＶＨの周囲の絶縁層１０の一方の面は凸状曲面１０ａになっており、凸状曲面１０ａの上に第１配線層４０のだれ部Ｓが配置されている。
また、絶縁層１０の他方の面には第２接着層２２を介して第２配線層４２が形成されている。第２配線層４２は、絶縁層１０の他方の面側のビアホールＶＨの開口を塞ぐようにして配置されている。
あるいは、第１接着層２０及び第２接着層２２が省略され、絶縁層１０の両面に第１配線層４０及び第２配線層４２が直接形成されていてもよい。
本実施形態では、第１配線層４０及び第２配線層４２は、第１銅箔４０ａ及び第２銅箔４２ａからそれぞれ形成されるが、配線用途の各種の金属層から形成することができる。
そして、ビアホールＶＨ内には、第２配線層４２と第１配線層４０のだれ部Ｓとを接続する金属めっき層６０が形成されている。金属めっき層６０は銅などからなるビア導体として形成される。
また、絶縁層１０の上面側に、第１配線層４０及び金属めっき層６０の接続部上に開口部１２ａが設けられた第１ソルダレジスト層１２が形成されている。また同様に、絶縁層１０の下面側に、第２配線層４２の接続部上に開口部１４ａが設けられた第２ソルダレジスト層１４が形成されている。
さらに、上面側の第１ソルダレジスト層１２の開口部１２ａ内の接続部に表面処理層４４が形成されている。また同様に、下面側の第２ソルダレジスト層１４の開口部１４ａ内の接続部に表面処理層４６が形成されている。
本実施形態の配線基板１では、ビアホールＶＨの端側に第１配線層４０のだれ部Ｓが配置されている。このため、ビアホールＶＨの底面から上側に金属めっき層６０を形成する際に、第１配線層４０のだれ部Ｓに確実に信頼性よく金属めっき層６０が接続される。
また、前述した図９（ａ）及び（ｂ）、図１０で説明したように、ビアホールＶＨの一端Ｅ１が他端Ｅ２よりもめっき速度の遅くなる場合がある、この場合は、ビアホールＶＨの一端Ｅ１で第１配線層４０のだれ部Ｓ１の長さが他端Ｅ２のだれ部Ｓ２の長さよりも長くなるようにする。
これにより、前述した図１０に示すように、ビアホールＶＨ内でめっき速度の偏りが発生するとしても、めっき速度の遅い一端Ｅでは第１配線層４０のだれ部Ｓの長さが長いため、金属めっき層６０と第１配線層４０とを確実に接続することができる。
このように、一つのビアホールＶＨ内でめっき速度の偏りがある場合は、ビアホールＶＨ内で第１配線層４０のだれ部Ｓの長さが異なるようにする。
また、前述した図１１（ａ）及び（ｂ）、図１２で説明したように、積層基材５ａ内のうちの一領域に配置されたビアホールＶＨでめっき速度が遅くなる場合がある。この場合は、めっき速度が遅い部分での第１配線層４０のだれ部Ｓの長さが、めっき速度が速い部分での第１配線層４０のだれ部Ｓよりも長くなるように設定する。
これにより、前述した図１２に示すように、めっき速度の遅い部分のビアホールＶＨでは、第１配線層４０のだれ部Ｓの長さが長いため、金属めっき層６０の高さが低い状態でも金属めっき層６０が第１配線層４０のだれ部Ｓに接続される。
以上のように、本実施形態の配線基板１では、ビアホールＶＨ内の金属めっき層６０が第１配線層４０のだれ部Ｓの全体に接続されるため、ビア接続の信頼性を向上させることができる。
また、本実施形態と違って、ビアホールの側面にだれ部を有さない平板状の第１配線層と絶縁層とが露出する構造では、熱応力が発生するとビアホールの上端の絶縁層の部分に応力が集中しやすい。このため、ビアホールの上端の絶縁層の部分から内部にクラックが発生しやすい。
半導体チップをリフロー加熱によって配線基板１にフリップチップ接続する工程、又は電子部品装置を実際に使用する際などに配線基板１内に熱応力が発生する。
しかし、本実施形態では、ビアホールＶＨの周囲の絶縁層１０の一方の面が凸状曲面１０ａとなり、第１配線層４０のだれ部ＳがビアホールＶＨの上端の絶縁層１０の側面を被覆している。このため、ビアホールＶＨの上端の絶縁層１０の部分に集中する応力が緩和され、ビアホールＶＨの上端から絶縁層１０にクラックが発生することが防止される。
このように、本実施形態の配線基板１は、熱応力に強い構造となり、信頼性を向上させることができる。
次に、図１４の配線基板１に電子部品を搭載して電子部品装置を構築する方法について説明する。
図１５に示すように、図１４の配線基板１を上下反転させる。そして、電子部品として、下面にバンプ電極７２を備えた半導体チップ７０を用意する。そして、半導体チップ７０のバンプ電極７２をはんだを介して配線基板１の第２配線層４２の接続部にフリップチップ接続する。
さらに、半導体チップ７０と配線基板１との隙間にアンダーフィル樹脂７４を充填する。その後に、配線基板１の第１配線層４０及び金属めっき層６０の接続部にはんだボールを搭載するなどして外部接続端子Ｔを形成する。
本実施形態の配線基板１では、絶縁層１０の第１配線層４０側の面側では、金属めっき層６０がビアホールＶＨの内部に沈み込んで形成される場合があるため、平坦な微細なパターンを形成する際に不利になる。
これに対して、絶縁層１０の第２配線層４２側の面側では、ビアホールＶＨの開口が第２配線層４２で塞がっているため、第２配線層４２を平坦な微細パターンとして形成することができる。
従って、本実施形態の配線基板１では、狭ピッチの端子を備えた高性能な半導体チップに対応するように、第２配線層４２のパッドを配置することができる。
あるいは、逆に、配線基板１の第１配線層４０側に半導体チップを搭載し、第２配線層４２に外部接続端子を形成することも可能である。
１…配線基板、５…ベース基材、５ａ…積層基材、１０…絶縁層、１０ａ…凸状曲面、１２…第１ソルダレジスト層、１４…第２ソルダレジスト層、１２ａ，１４ａ，５２ａ，５４ａ…開口部、２０…第１接着層、２２…第２接着層、３０…第１キャリアフィルム、３２…第２キャリアフィルム、４０…第１配線層、４０ａ…第１銅箔、４２…第２配線層、４２ａ…第２銅箔、５０…金型、５２…受け部材、５４…押え部材、５６…パンチ、６０…金属めっき層、７０…半導体チップ、７２…バンプ電極、７４…アンダーフィル樹脂、Ａ…周縁部、Ｂ…中央部、Ｃ，Ｃ１，Ｃ２，ＣＸ…クリアランス、Ｓ，Ｓ１，Ｓ２，ＳＡ，ＳＢ…だれ部、ＶＨ…ビアホール。

Claims (6)

  1. 絶縁層と、
    前記絶縁層に形成されたビアホールと、
    前記絶縁層の一方の面に形成され、前記ビアホールの端側にだれ部を備えた第１配線層と、
    前記絶縁層の他方の面に形成され、前記ビアホールの前記絶縁層の他方の面側の開口を塞ぐ第２配線層と、
    前記ビアホール内に形成され、前記第２配線層と前記第１配線層のだれ部とを接続する金属めっき層と、
    前記絶縁層の他方の面に形成され、前記第２配線層の隣接するパターン間を埋める他の絶縁層と、
    を有し、
    前記ビアホールの周囲の前記絶縁層の一方の面は凸状曲面になっており、前記第１配線層のだれ部は前記凸状曲面の上に配置されていることを特徴とする配線基板。
  2. 前記第１配線層のだれ部は、前記ビアホールの側面を被覆していることを特徴とする請求項１に記載の配線基板。
  3. 前記ビアホール内で、前記第１配線層のだれ部の長さが異なっていることを特徴とする請求項２に記載の配線基板。
  4. 複数の前記ビアホールの間で、前記第１配線層のだれ部の長さが異なっていることを特徴とする請求項２に記載の配線基板。
  5. 絶縁層の上面に第１金属層が形成された積層基材を用意する工程と、
    パンチを使用する打ち抜き加工により、前記積層基材にビアホールを形成して、前記ビアホールの端側に前記ビアホールの側面を被覆する前記第１金属層のだれ部を得る工程と、
    前記絶縁層の下面に第２金属層を形成する工程と、
    前記第２金属層をめっき給電経路に利用する電解めっきにより、前記ビアホール内に、前記第２金属層と前記第１金属層のだれ部とを接続する金属めっき層を形成する工程と
    を有し、
    前記第１金属層のだれ部を得る工程において、
    前記ビアホール内の前記電解めっきの速度の偏りに合わせて、前記ビアホール内で、前記第１金属層のだれ部の長さを調整することを特徴とする配線基板の製造方法。
  6. 前記第１金属層のだれ部を得る工程において、
    前記ビアホールの周囲の前記絶縁層の上面が凸状曲面になり、前記第１金属層のだれ部は前記凸状曲面の上に配置されることを特徴とする請求項５に記載の配線基板の製造方法。
JP2015205242A 2015-10-19 2015-10-19 配線基板及びその製造方法 Active JP6557573B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015205242A JP6557573B2 (ja) 2015-10-19 2015-10-19 配線基板及びその製造方法
US15/293,464 US9899310B2 (en) 2015-10-19 2016-10-14 Wiring substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015205242A JP6557573B2 (ja) 2015-10-19 2015-10-19 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017079220A JP2017079220A (ja) 2017-04-27
JP6557573B2 true JP6557573B2 (ja) 2019-08-07

Family

ID=58524190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015205242A Active JP6557573B2 (ja) 2015-10-19 2015-10-19 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9899310B2 (ja)
JP (1) JP6557573B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922393A (ja) 1982-07-29 1984-02-04 日本電気株式会社 プリント配線板およびその製造方法
JPS6167293A (ja) * 1984-09-10 1986-04-07 キヤノン電子株式会社 プリント回路板の導通方法
JPH06104546A (ja) 1992-09-22 1994-04-15 Alps Electric Co Ltd フレキシブルプリント基板のスルーホールおよびその形成方法
JPH07176869A (ja) * 1993-12-21 1995-07-14 Hitachi Chem Co Ltd 多層配線板の製造法
JP2002009434A (ja) * 2000-06-21 2002-01-11 Toray Ind Inc 導通孔形成方法
JP3626486B2 (ja) * 2003-06-30 2005-03-09 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
JP4457843B2 (ja) * 2004-10-15 2010-04-28 住友ベークライト株式会社 回路基板の製造方法
NL1030664C2 (nl) * 2005-12-13 2007-06-14 Meco Equip Eng Werkwijze voor het verbinden van sporen aan tegenover elkaar gelegen zijden van een drager.
WO2008069055A1 (ja) * 2006-11-28 2008-06-12 Kyocera Corporation 配線基板およびそれを用いた半導体素子の実装構造体
JP5077324B2 (ja) * 2009-10-26 2012-11-21 株式会社デンソー 配線基板

Also Published As

Publication number Publication date
JP2017079220A (ja) 2017-04-27
US9899310B2 (en) 2018-02-20
US20170110394A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
US8999759B2 (en) Method for fabricating packaging structure having embedded semiconductor element
CN101887874B (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP5132101B2 (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
JP6244147B2 (ja) 半導体装置の製造方法
KR20110084444A (ko) 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들
JP2004319848A (ja) 半導体装置およびその製造方法
JP5139347B2 (ja) 電子部品装置及びその製造方法
JP2008277362A (ja) 半導体装置およびその製造方法
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
US10002825B2 (en) Method of fabricating package structure with an embedded electronic component
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP6557573B2 (ja) 配線基板及びその製造方法
JP5981368B2 (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP6856444B2 (ja) 配線基板、配線基板の製造方法
JP2006073953A (ja) 半導体装置および半導体装置の製造方法
JP2017183571A (ja) 半導体装置の製造方法
JP4491380B2 (ja) 半導体装置の製造方法
JP2013191678A (ja) 多層配線基板
TWI541952B (zh) 半導體封裝件及其製法
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4364231B2 (ja) 高放熱型プラスチックパッケージ
JP2009302427A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190712

R150 Certificate of patent or registration of utility model

Ref document number: 6557573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150