JP4457843B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP4457843B2 JP4457843B2 JP2004302246A JP2004302246A JP4457843B2 JP 4457843 B2 JP4457843 B2 JP 4457843B2 JP 2004302246 A JP2004302246 A JP 2004302246A JP 2004302246 A JP2004302246 A JP 2004302246A JP 4457843 B2 JP4457843 B2 JP 4457843B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- plating
- hole
- metal
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
また、この方法でのめっきの電流密度が0.1〜3A/dm2が一般的で、このため、20〜100μm深さの孔内をめっきで埋めてフィルドビアを形成する必要がある場合は、1回の処理時間が1〜20時間かかり、生産性が悪く実用上の問題があった(例えば特許文献3)。
基材と、前記基材の一方の面側に設けられた第一の金属層と、前記基材の他方の面側に設けられた第二の金属層とを含む基板を用意する工程と、
前記第一の金属層および前記基材を選択的に除去し前記第二の金属層に達する孔を形成した後、前記孔の側壁のうち前記第一の金属層が露出した部分をサイドエッチングすることで、前記第一の金属層において相対的に大きい径を有し、前記基材において相対的に小さい径を有する孔を形成する工程と、
電解めっき法を用い、前記孔内において前記第二の金属層の表面のみに金属を析出させるとともに該金属を前記第一の金属層と接触させるまでめっき成長させ、前記孔の内部を前記金属で埋める工程と、
を含むことを特徴とする回路基板の製造方法を提供するものである。
相対的に高い電流密度でめっきを行う第一めっき工程と、
前記第一めっき工程の後、相対的に低い電流密度でめっきを行う第二めっき工程と、
を含むようにしてもよい。この方法によれば、金属表面の平坦性を良好としつつ、めっき時間を短くすることができる。
第二金属層下部より成長しためっきが第一金属層と接触し第一金属層に電力が給電される状態になると、第一金属層の表面においてもめっきが成長することが考えられる。上記構成によれば、第一の金属層表面に被覆層を設けているため、このような余分なめっき成長を抑制することができる。
本実施形態に係る回路基板の製造方法は、
(a)基材410と、基材の一方の面側に設けられた第一の金属層110と、基材の他方の面側に設けられた第二の金属層210とを含む基板10を用意する工程と、
(b)第一の金属層110および基材を選択的に除去し第二の金属層210に達する孔101を形成する工程と、
(c)電解めっき法を用い、孔内において第二の金属層210の表面に金属311を析出させるとともに金属311を第一の金属層110と接触させるまでめっき成長させ、孔101の内部を金属311で埋める工程と、
を含むものである。本実施形態では、(c)の工程により、金属311からなるフィルドビアが形成される。なお、第一の金属層110および第二の金属層210は、たとえば、それぞれ配線を構成する。以下、各工程について詳細に説明する。
まず、図1に示した構造の基板10を用意する(図2(a))。基材410を構成する材料としては、例えば樹脂フィルム基材等が挙げられる。樹脂フィルム基材としては、例えばポリイミド樹脂フィルム、ポリエーテルイミド樹脂フィルム、ポリアミドイミド樹脂フィルム等のポリイミド樹脂系樹脂フィルム、ポリアミド樹脂フィルム等のポリアミド樹脂系フィルム、ポリエステル樹脂フィルム等のポリエステル樹脂系フィルムが挙げられる。このうち、弾性率と耐熱性を向上させる観点から、特にポリイミド樹脂系フィルムが好ましく用いられる。
金属層110、210は、たとえば銅、鉄、アルミニウム等により構成することができ、特に銅が好ましく用いられる。金属層110、210の厚さは、1μm以上50μm以下が好ましく、5μm以上35μm以下がより好ましい。
次に、図2(b)に示すように、第一の金属層110と基材410を、この順で選択的に除去して第2の金属層210に達する孔101を形成する。この際、UVレーザー法を用いると孔101を容易に形成することができ、かつ小径のものでも精度良く形成することができる。さらに、過マンガン酸カリウム水溶液によるウェットデスミアまたはプラズマによるドライデスミアなどの方法により、孔101内に残存している樹脂を除去すると、層間接続の信頼性が向上し好ましい。
以上のように被覆層510を設けることにより、下部より成長しためっきが第一金属層110と接触し第一金属層110に電力が給電される状態となった際にも、孔の外部領域にめっきが付着することを防止できる。
次に、孔内101に電解めっきにより金属311を析出させ、孔内101を金属311で埋める(図2(f)〜(h))。その際、電解めっきは第二の金属層210面から電力を供給し、第二の金属層面211のみから金属311を析出させ、第一の金属層110と接触するまで電力を供給する(図2(h))。また、析出した金属311表面が、第一の金属層110表面と平坦化されるよう、電解めっきは、第1ステップの電流密度と、これと異なる第2ステップの電流密度とにより形成されることが好ましい。
これによって形成された銅めっきは、ブラインドビア内をめっきで充填されたビルドビアであり、無電解銅めっきやダイレクトめっきを必要とせず、めっき処理時間が約40分であった。
得られたフィルドビアは、平坦性に優れ、接続信頼性に優れるものであった。
101 孔
110 第一の金属層
111 第一の金属層の孔
210 第二の金属層
211 第二の金属層の孔底
310 金属
311 金属
321 無電解めっき層
410 基材
510 感光性樹脂フィルム
Claims (4)
- 基材と、前記基材の一方の面側に設けられた第一の金属層と、前記基材の他方の面側に設けられた第二の金属層とを含む基板を用意する工程と、
前記第一の金属層および前記基材を選択的に除去し前記第二の金属層に達する孔を形成した後、前記孔の側壁のうち前記第一の金属層が露出した部分をサイドエッチングすることで、前記第一の金属層において相対的に大きい径を有し、前記基材において相対的に小さい径を有する孔を形成する工程と、
電解めっき法を用い、前記孔内において前記第二の金属層の表面のみに金属を析出させるとともに該金属を前記第一の金属層と接触させるまでめっき成長させ、前記孔の内部を前記金属で埋める工程と、
を含むことを特徴とする回路基板の製造方法。 - 前記金属をめっき成長させる前記工程は、
相対的に高い電流密度でめっきを行う第一めっき工程と、
前記第一めっき工程の後、相対的に低い電流密度でめっきを行う第二めっき工程と、
を含むことを特徴とする請求項1に記載の回路基板の製造方法。 - 第一めっき工程における電流密度は、10A/dm2以上30A/dm2以下であり、
第二めっき工程における電流密度は、1A/dm2以上9A/dm2以下である
請求項2に記載の回路基板の製造方法。 - 前記第一の金属層表面に被覆層を設ける工程と、
前記第一の金属層表面に形成された孔部の、前記被覆層を選択的に除去する工程と、
をさらに含む請求項1から3のいずれか一に記載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004302246A JP4457843B2 (ja) | 2004-10-15 | 2004-10-15 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004302246A JP4457843B2 (ja) | 2004-10-15 | 2004-10-15 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006114787A JP2006114787A (ja) | 2006-04-27 |
JP4457843B2 true JP4457843B2 (ja) | 2010-04-28 |
Family
ID=36383035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004302246A Expired - Fee Related JP4457843B2 (ja) | 2004-10-15 | 2004-10-15 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4457843B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5247252B2 (ja) * | 2007-06-15 | 2013-07-24 | メルテックス株式会社 | プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板 |
JP5136799B2 (ja) * | 2009-03-23 | 2013-02-06 | 日立電線株式会社 | 半導体装置用テープキャリアの製造方法 |
JP5835608B2 (ja) * | 2011-09-28 | 2015-12-24 | 日立化成株式会社 | 配線基板及びその製造方法 |
JP6557573B2 (ja) * | 2015-10-19 | 2019-08-07 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US10512174B2 (en) * | 2016-02-15 | 2019-12-17 | Rohm And Haas Electronic Materials Llc | Method of filling through-holes to reduce voids and other defects |
JP7097139B2 (ja) * | 2018-07-26 | 2022-07-07 | 京セラ株式会社 | 配線基板 |
CN114615799A (zh) * | 2020-12-07 | 2022-06-10 | 华为技术有限公司 | 电路板、电路板制作方法及电子设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6226895A (ja) * | 1985-07-29 | 1987-02-04 | 日本シイエムケイ株式会社 | プリント配線板の製造方法 |
JP2002009434A (ja) * | 2000-06-21 | 2002-01-11 | Toray Ind Inc | 導通孔形成方法 |
JP2004047836A (ja) * | 2002-07-12 | 2004-02-12 | Mitsui Chemicals Inc | プリント配線板とその製造方法 |
JP3937993B2 (ja) * | 2002-10-02 | 2007-06-27 | 日立電線株式会社 | 配線板の製造方法 |
-
2004
- 2004-10-15 JP JP2004302246A patent/JP4457843B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006114787A (ja) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10455704B2 (en) | Method for copper filling of a hole in a component carrier | |
US6863793B2 (en) | Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes | |
US6783654B2 (en) | Electrolytic plating method and device for a wiring board | |
US7084509B2 (en) | Electronic package with filled blinds vias | |
US12063751B2 (en) | Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board | |
KR20010033089A (ko) | 피변조 전계를 이용한 작은 홈 내의 금속 전착 | |
JP2023501301A (ja) | プリント回路基板及び他の基板の孔を介して充填する単一工程電解方法 | |
CN103444275A (zh) | 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板 | |
US20240341042A1 (en) | Method of preparing a high density interconnect printed circuit board including microvias filled with copper | |
JP4457843B2 (ja) | 回路基板の製造方法 | |
JP2005019577A (ja) | 半導体装置用テープキャリアの製造方法 | |
JP2002161391A (ja) | 電気めっき方法及びそれを用いた配線基板の製造方法 | |
JP2004193520A (ja) | プリント配線板の製造方法 | |
WO2005015966A1 (ja) | プリント配線板およびその製造方法 | |
JP2006339483A (ja) | 配線基板の製造方法及び配線基板 | |
JP2005272874A (ja) | 回路基板の製造方法 | |
JP2008218540A (ja) | 配線基板の製造方法 | |
JP2006032476A (ja) | ビアフィリングめっき方法 | |
US20200006135A1 (en) | Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier | |
JP2001237511A (ja) | めっきバンプ付き基板およびその製造方法 | |
KR20030080413A (ko) | 스텝 전류 밀도를 이용한 다층 인쇄회로기판용 마이크로비아홀의 전기도금 방법 | |
JP2002076617A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP2004311555A (ja) | ビルドアップ多層プリント配線板の製造方法 | |
JP2006108554A (ja) | プリント配線板の製造方法 | |
Kenny et al. | From thin cores to outer layers: Filling through holes and blind micro vias with copper by reverse pulse plating |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |