JP4457843B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP4457843B2
JP4457843B2 JP2004302246A JP2004302246A JP4457843B2 JP 4457843 B2 JP4457843 B2 JP 4457843B2 JP 2004302246 A JP2004302246 A JP 2004302246A JP 2004302246 A JP2004302246 A JP 2004302246A JP 4457843 B2 JP4457843 B2 JP 4457843B2
Authority
JP
Japan
Prior art keywords
metal layer
plating
hole
metal
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004302246A
Other languages
English (en)
Other versions
JP2006114787A (ja
Inventor
幹彦 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2004302246A priority Critical patent/JP4457843B2/ja
Publication of JP2006114787A publication Critical patent/JP2006114787A/ja
Application granted granted Critical
Publication of JP4457843B2 publication Critical patent/JP4457843B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、回路基板の製造方法に関する。
近年、電子機器の小型化、高機能化に伴い、配線基板における細線化、ファインピッチ化、高密度実装化への要求が高まってきており、層間接続の際、配線密度や部品実装の制約となるスルーホールに対し、小径化した孔内を導電体で埋めたフィルドビアに対する要求が高まってきている。
フィルドビアは通常、スクリーン印刷法、めっき法によって形成される。このうち、スクリーン印刷法は導電性ペーストを、孔内に埋め込む必要がある。そのため、孔穴の径はある程度大きくする必要があった。また、粘度の高い導電性ペーストを孔内へ埋め込むことが困難なため電気的信頼性も十分ではなかった(例えば特許文献1)。
一方、電気めっき法は、半導体基板やビルドアップ基板の孔埋めっき用として開発された特殊な硫酸銅めっき液をもちいるもので、孔内の絶縁層を含む表層全面を無電解めっきやダイレクトめっきで導電化した後に、この硫酸銅めっきで電気めっきをおこなう。このとき、めっき液中に含まれる添加剤の作用により、表層のめっき析出を抑制するとともに、孔底のめっき析出が促進し、最終的に表層と同じ高さのフィルドビアが形成される。しかし、一般にこのめっき液は添加剤の劣化が激しいため濃度管理が難しく、頻度の高い分析が必要であった。また、分析においては高価な分析装置が必要となっていた(例えば特許文献2)。
また、この方法でのめっきの電流密度が0.1〜3A/dmが一般的で、このため、20〜100μm深さの孔内をめっきで埋めてフィルドビアを形成する必要がある場合は、1回の処理時間が1〜20時間かかり、生産性が悪く実用上の問題があった(例えば特許文献3)。
特開平8−316598号公報 特開2002−249891号公報 特開2001−200386号公報
本発明は上記事情に鑑みてなされたものであり、信頼性の高いビアを高速で形成する方法を提供することを目的とする。
本発明によれば、
基材と、前記基材の一方の面側に設けられた第一の金属層と、前記基材の他方の面側に設けられた第二の金属層とを含む基板を用意する工程と、
前記第一の金属層および前記基材を選択的に除去し前記第二の金属層に達する孔を形成した後、前記孔の側壁のうち前記第一の金属層が露出した部分をサイドエッチングすることで、前記第一の金属層において相対的に大きい径を有し、前記基材において相対的に小さい径を有する孔を形成する工程と、
電解めっき法を用い、前記孔内において前記第二の金属層の表面のみに金属を析出させるとともに該金属を前記第一の金属層と接触させるまでめっき成長させ、前記孔の内部を前記金属で埋める工程と、
を含むことを特徴とする回路基板の製造方法を提供するものである。
本発明に係る回路基板の製造方法は、選択的にあけた孔内に電解めっきによってその孔内を析出させた金属で埋める際に、第二の金属層のみから電力を供給することで孔内の一方向から金属を析出させ、かつ、孔内を埋め終わった後でも平坦な面を維持することができる。
本発明において、前記孔は、前記第一の金属層において相対的に大きい径を有し、前記基材において相対的に小さい径を有する構成としてもよい。たとえば、上記孔を形成する前記工程において、前記第一の金属層および前記基材を貫通する孔を形成した後、前記孔の側壁のうち前記第一の金属層が露出した部分をサイドエッチングするようにしてもよい。こうすることにより、めっき開始後、析出した金属が第一の金属層に到達して導通するまでの時間が長くなるため、孔内に埋め込まれた金属を所望の形状に形成することができる。
また、本発明において、前記金属をめっき成長させる前記工程は、
相対的に高い電流密度でめっきを行う第一めっき工程と、
前記第一めっき工程の後、相対的に低い電流密度でめっきを行う第二めっき工程と、
を含むようにしてもよい。この方法によれば、金属表面の平坦性を良好としつつ、めっき時間を短くすることができる。
この場合、第一めっき工程における電流密度は、10A/dm以上30A/dm以下であり、第二めっき工程における電流密度は、1A/dm以上9A/dm以下とすることができる。
本発明によれば、前記第一の金属層表面に被覆層を設ける工程と、前記第一の金属層表面に形成された孔部の、前記被覆層を選択的に除去する工程とを含む回路基板の製造方法としてもよい。
第二金属層下部より成長しためっきが第一金属層と接触し第一金属層に電力が給電される状態になると、第一金属層の表面においてもめっきが成長することが考えられる。上記構成によれば、第一の金属層表面に被覆層を設けているため、このような余分なめっき成長を抑制することができる。
本発明の方法によれば、信頼性の高いビアを高速で形成することができる。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、共通する構成要素には同一符号を付し、以下の説明において詳細な説明を適宜省略する。
図1は、本発明の回路基板の製造方法によって得られた回路基板の断面図を示したものである。この回路基板は、基材410と、基材410の一方の面側に設けられた第一の金属層110と、基材410の他方の面側に設けられた第二の金属層210とを含む構成となっている。基材410および第一の金属層110には孔101が形成され、第二の金属層210から析出した金属310で孔101が埋め込まれている。
次に、本実施形態に係る回路基板の製造方法について説明する。
本実施形態に係る回路基板の製造方法は、
(a)基材410と、基材の一方の面側に設けられた第一の金属層110と、基材の他方の面側に設けられた第二の金属層210とを含む基板10を用意する工程と、
(b)第一の金属層110および基材を選択的に除去し第二の金属層210に達する孔101を形成する工程と、
(c)電解めっき法を用い、孔内において第二の金属層210の表面に金属311を析出させるとともに金属311を第一の金属層110と接触させるまでめっき成長させ、孔101の内部を金属311で埋める工程と、
を含むものである。本実施形態では、(c)の工程により、金属311からなるフィルドビアが形成される。なお、第一の金属層110および第二の金属層210は、たとえば、それぞれ配線を構成する。以下、各工程について詳細に説明する。
工程(a)
まず、図1に示した構造の基板10を用意する(図2(a))。基材410を構成する材料としては、例えば樹脂フィルム基材等が挙げられる。樹脂フィルム基材としては、例えばポリイミド樹脂フィルム、ポリエーテルイミド樹脂フィルム、ポリアミドイミド樹脂フィルム等のポリイミド樹脂系樹脂フィルム、ポリアミド樹脂フィルム等のポリアミド樹脂系フィルム、ポリエステル樹脂フィルム等のポリエステル樹脂系フィルムが挙げられる。このうち、弾性率と耐熱性を向上させる観点から、特にポリイミド樹脂系フィルムが好ましく用いられる。
基材410の厚さは、特に限定されないが、5μm以上50μm以下が好ましく、特に12.5μm以上25μm以下が好ましい。厚さがこの範囲内であると、特に優れた屈曲性が得られる。
金属層110、210は、たとえば銅、鉄、アルミニウム等により構成することができ、特に銅が好ましく用いられる。金属層110、210の厚さは、1μm以上50μm以下が好ましく、5μm以上35μm以下がより好ましい。
工程(b)
次に、図2(b)に示すように、第一の金属層110と基材410を、この順で選択的に除去して第2の金属層210に達する孔101を形成する。この際、UVレーザー法を用いると孔101を容易に形成することができ、かつ小径のものでも精度良く形成することができる。さらに、過マンガン酸カリウム水溶液によるウェットデスミアまたはプラズマによるドライデスミアなどの方法により、孔101内に残存している樹脂を除去すると、層間接続の信頼性が向上し好ましい。
次に、第一の金属層110の表面全体に被覆層510を形成する(図2(c))。この被覆層510の形成は、例えば感光性樹脂材料を塗布したり、感光性樹脂材料をフィルム状にしたものを熱圧ロールなどでラミネートしたりするか、または、感光性のインキを直接第一の金属層110表面に印刷する方法などを用いることができる。図2(c)に示す構成では、被覆層510は感光性の樹脂フィルムをラミネートした例を示す。その後、被覆層510のうち、孔101の形成箇所に対応する部分を選択的に除去する(図2(d))。除去する孔径は、第一の金属層110に設けた孔101の孔径と同じであることが望ましいが、加工上の精度から孔径より大きくしてもよい。被覆層510に設ける孔と孔101の孔径の差は、100μm以下であることが好ましい。
以上のように被覆層510を設けることにより、下部より成長しためっきが第一金属層110と接触し第一金属層110に電力が給電される状態となった際にも、孔の外部領域にめっきが付着することを防止できる。
次に、孔101のうち第一の金属層110が露出した部分をサイドエッチングする。これにより、基材410に設けられた孔下部領域101よりも、第一の金属層110に設けられた孔上部領域111を大きくする(図2(e))。孔上部領域111の孔径と孔下部領域101の孔径との差は、好ましくは1μm以上5μm以下、より好ましくは3μm以上4μm以下とする。このようにすれば、基材410を経て表層に到達しためっきが、直ちに表層の導体層と接続して穴埋の途中で電流が表層へ分散することを抑制でき、この結果、安定した高さのめっきバンプを形成し、表層の導体層とめっき接続ができる。また、形成されためっきバンプはマッシュルーム形状したのち導体と接続するため、孔内を十分にめっきによって埋めることができるので、垂直方向の応力に対し、接続信頼性を向上させることができる。
工程(c)
次に、孔内101に電解めっきにより金属311を析出させ、孔内101を金属311で埋める(図2(f)〜(h))。その際、電解めっきは第二の金属層210面から電力を供給し、第二の金属層面211のみから金属311を析出させ、第一の金属層110と接触するまで電力を供給する(図2(h))。また、析出した金属311表面が、第一の金属層110表面と平坦化されるよう、電解めっきは、第1ステップの電流密度と、これと異なる第2ステップの電流密度とにより形成されることが好ましい。
電解めっきの際、孔底にあたる第二の金属層210にのみ電力を供給し、孔底よりボトムアップでめっきを形成し、めっきが孔の表層の第一の金属層110付近に到達した後、電流密度を漸減してめっきの高さ方向の成長を抑制し、表層の導体層にめっき接続させる。このとき電流密度の水準は2種類以上であればよく、水準数に特に限定されないが、各電流密度水準での処理時間は少なくとも1μm以上めっき析出させることが望ましい。
これらは最大電流密度から漸減される。最大電流密度は10A/dm以上30A/dm以下の中から選ばれる。このとき、最大電流密度で処理するまでに、初期電流密度を漸増して最大電流密度にしてもよい。次に、最大の電流密度から漸減して、最終の電流密度は1A/dm以上9A/dm以下となるようにすることが好ましい。漸減する電流密度や処理時間は等間隔、等倍率にする必要はなく、孔の深さ、孔径、表層の金属層の厚さ、要求される平滑性にあわせて設定すればよい。孔径が小さく高アスペクトになるほど、また、表層の金属層の厚みが薄く、より平滑性を求めるほど、最大電流密度を低く漸減間隔を狭く取ればよい。
また、これらの電流密度は一般の直流電流でよい。特に微小径に対しては、極微量な電流制御が行える直流電源を用意することが好ましい。
次に、この電解めっきの際にはめっき液の液攪拌としてエアー攪拌を用いることが好ましい。風量としては、1L/分以上20L/分以下が好ましく、6〜10L/分で処理されることがより好ましい。このとき、エアーバブリングの気泡は液の均一な対流を促すため直径1cm以下にすることが好ましい。そして陽極と陰極の間に設置され、好ましくは被めっき物から1cm以上10cm以下離れた位置に被めっき物全体をカバーするように配置されることが望ましい。
さらに、使用するめっき液は硫酸銅浴であり、無機組成は硫酸銅、硫酸、塩素からなる。ここで硫酸銅濃度は100〜160g/L、硫酸濃度は100〜170g/L、塩素20〜80ppmが好ましく、さらには硫酸銅120〜140g/L、硫酸100〜170g/L、塩素30〜60ppmであることが好ましい。さらに、めっき添加剤としては、特に指定されるものではなく、高電流密度に対応したもので、抑制剤、促進剤、レベリング剤の3成分からなり、抑制剤は分子量1000〜30000の非イオン性ポリエーテル系の高分子化合物、促進剤はアニオン性のジスルフィド系のイオウ化合物、レベリング剤はカチオン性アンモニウム系の窒素化合物が好ましく用いられる。
また、これらのめっき液の浴温は25〜40℃であり、より高電流域のめっき析出を安定させるためには35〜40℃に設定されることが望ましい。
以上により、基材410と、第一の金属層110に選択的に除去された孔内101に、第二の金属層210から析出した金属311で埋め込まれた回路基板の製造方法が得られる。
以下、本実施形態に係る回路基板の製造方法の効果について説明する。本実施形態では、 基材410と、基材の一方の面側には第一の金属層110が形成され、他方の面側には第二の金属層210が形成された基板で、第一の金属層110と基材410を選択的に除去して第2の金属層面210に達する孔101を開け、孔内に電解めっきにより金属を析出させ、孔内を埋める際に、第二の金属層面210から電力を供給し、孔内の第二の金属層面210から金属を析出させ、第一の金属層と接触させるまで電力を供給するため、図2に示すように、従来の無電解銅めっきやダイレクトめっきと異なり、孔内壁の導通を必要とせず、より高速で、より安価に、より効率の良い接続信頼性の高い孔内金属めっきを形成することができる。
また、本実施形態の方法は、従来行われていた、無電解めっき層321を形成した後、電解めっきにより金属311を析出させてビアを形成する方法(図3)と比較して、以下のような利点を有する。すなわち、図3(f)に示すように、従来法では、無電解めっき層321によって第一の金属層の全面に電解めっきが析出し、そのため、金属層の厚さが厚くなることにより細線回路形成が困難となる。これに対し、本実施形態の方法では、無電解めっきを行わないため、第一の金属層表面に導電層が形成されず、電解めっきを行っても第一の金属層表面に金属が析出しない。このため、第一の金属層が必要以上に厚くなることを防止でき、細線加工が可能となる。
また、本実施形態で形成する孔は、基材部分における孔径よりも、第一の金属層110の部分における孔径の方が大きい。このため、孔内に金属311をめっき成長させる工程において、基材中に設けられた凹部が金属311により埋め尽くされた後、金属311が縦方向だけでなく横方向にも成長することによって孔101側面の第一の金属層110露出部に金属311が到達する。このように、第一の金属層110の部分における孔径を大きくして横方向成長が必要となるようにすることによって、基材中に設けられた凹部が金属311により埋め尽くされてから第一の金属層110露出部に金属311が到達するまでの時間が長くなり、この結果、基材中に設けられた凹部を金属311により充分に埋め尽くすことができる。このため、安定してフィルドビアが形成できる。
また、本実施形態では、相対的に高い電流密度でめっきを行う第一めっき工程と、相対的に低い電流密度でめっきを行う第二めっき工程とをこの順で実施している。このため、短時間で平坦性に優れたフィルドビアを形成することができる。
また、本実施形態では、第一の金属層110表面に、第一の金属表面に形成された孔部を選択的に除去した被覆層510で覆っている。このため、下部より成長しためっきが第一金属層と接触し第一金属層に電力が給電されるようになっても、第一の金属層表面にはめっきが形成されず初期の厚さを保つことができ、細線回路作成が容易となる。
金属層として銅箔18μm、樹脂フィルムとしてポリイミド25μmの両面フレキシブル銅張板にUVレーザー加工にて片面の銅箔とポリイミドにトップ径φ100μm、ボトム径φ80μmの孔を形成する。次にデスミアをおこなった後、感光性のマスキングフィルムをラミネートし、ブラインドビア上を露光・現像により除去する。このとき、位置ズレを考慮し、除去されたマスキングフィルムはブランドビア径より大きくとる。更にソフトエッチングにより、ラインドビア径より4μm表層の銅箔をエッチバックさせ、表層に絶縁層を露出させる。エッチング硫酸銅濃度130g/L、硫酸濃度243g/L、塩素50ppm、抑制剤5ml/L、促進剤1ml/L、レベリング剤5ml/Lの硫酸銅めっきを浴温40℃、エアー攪拌8L/分の状態で、ブラインドビアを除いて両面フレキシブル銅張板を完全にマスキングし、ブラインドビアのボトムにあたる導体層に直流電流を流す。最大の電流密度20A/dmで約35μmめっきし、次に、5A/dmにして5μm、次に3A/dmで15μmと電流密度を漸減させながらめっきを行った。
これによって形成された銅めっきは、ブラインドビア内をめっきで充填されたビルドビアであり、無電解銅めっきやダイレクトめっきを必要とせず、めっき処理時間が約40分であった。
得られたフィルドビアは、平坦性に優れ、接続信頼性に優れるものであった。
本発明は、電子機器の部品として用いられる回路基板の製造方法に幅広く利用することが可能となる。
実施の形態に係る回路基板の製造方法によって得られた回路基板を示す断面図である。 実施の形態に係る回路基板の製造工程を示す断面図である。 従来の回路基板の製造工程を示す断面図である。
符号の説明
10 基板
101 孔
110 第一の金属層
111 第一の金属層の孔
210 第二の金属層
211 第二の金属層の孔底
310 金属
311 金属
321 無電解めっき層
410 基材
510 感光性樹脂フィルム

Claims (4)

  1. 基材と、前記基材の一方の面側に設けられた第一の金属層と、前記基材の他方の面側に設けられた第二の金属層とを含む基板を用意する工程と、
    前記第一の金属層および前記基材を選択的に除去し前記第二の金属層に達する孔を形成した後、前記孔の側壁のうち前記第一の金属層が露出した部分をサイドエッチングすることで、前記第一の金属層において相対的に大きい径を有し、前記基材において相対的に小さい径を有する孔を形成する工程と、
    電解めっき法を用い、前記孔内において前記第二の金属層の表面のみに金属を析出させるとともに該金属を前記第一の金属層と接触させるまでめっき成長させ、前記孔の内部を前記金属で埋める工程と、
    を含むことを特徴とする回路基板の製造方法。
  2. 前記金属をめっき成長させる前記工程は、
    相対的に高い電流密度でめっきを行う第一めっき工程と、
    前記第一めっき工程の後、相対的に低い電流密度でめっきを行う第二めっき工程と、
    を含むことを特徴とする請求項1に記載の回路基板の製造方法。
  3. 第一めっき工程における電流密度は、10A/dm以上30A/dm以下であり、
    第二めっき工程における電流密度は、1A/dm以上9A/dm以下である
    請求項2に記載の回路基板の製造方法。
  4. 前記第一の金属層表面に被覆層を設ける工程と、
    前記第一の金属層表面に形成された孔部の、前記被覆層を選択的に除去する工程と、
    をさらに含む請求項1から3のいずれか一に記載の回路基板の製造方法。
JP2004302246A 2004-10-15 2004-10-15 回路基板の製造方法 Expired - Fee Related JP4457843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004302246A JP4457843B2 (ja) 2004-10-15 2004-10-15 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004302246A JP4457843B2 (ja) 2004-10-15 2004-10-15 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006114787A JP2006114787A (ja) 2006-04-27
JP4457843B2 true JP4457843B2 (ja) 2010-04-28

Family

ID=36383035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004302246A Expired - Fee Related JP4457843B2 (ja) 2004-10-15 2004-10-15 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4457843B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5247252B2 (ja) * 2007-06-15 2013-07-24 メルテックス株式会社 プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
JP5136799B2 (ja) * 2009-03-23 2013-02-06 日立電線株式会社 半導体装置用テープキャリアの製造方法
JP5835608B2 (ja) * 2011-09-28 2015-12-24 日立化成株式会社 配線基板及びその製造方法
JP6557573B2 (ja) * 2015-10-19 2019-08-07 新光電気工業株式会社 配線基板及びその製造方法
US10512174B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
JP7097139B2 (ja) * 2018-07-26 2022-07-07 京セラ株式会社 配線基板
CN114615799A (zh) * 2020-12-07 2022-06-10 华为技术有限公司 电路板、电路板制作方法及电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226895A (ja) * 1985-07-29 1987-02-04 日本シイエムケイ株式会社 プリント配線板の製造方法
JP2002009434A (ja) * 2000-06-21 2002-01-11 Toray Ind Inc 導通孔形成方法
JP2004047836A (ja) * 2002-07-12 2004-02-12 Mitsui Chemicals Inc プリント配線板とその製造方法
JP3937993B2 (ja) * 2002-10-02 2007-06-27 日立電線株式会社 配線板の製造方法

Also Published As

Publication number Publication date
JP2006114787A (ja) 2006-04-27

Similar Documents

Publication Publication Date Title
US10455704B2 (en) Method for copper filling of a hole in a component carrier
US6863793B2 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6783654B2 (en) Electrolytic plating method and device for a wiring board
US7084509B2 (en) Electronic package with filled blinds vias
US12063751B2 (en) Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
KR20010033089A (ko) 피변조 전계를 이용한 작은 홈 내의 금속 전착
JP2023501301A (ja) プリント回路基板及び他の基板の孔を介して充填する単一工程電解方法
CN103444275A (zh) 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板
US20240341042A1 (en) Method of preparing a high density interconnect printed circuit board including microvias filled with copper
JP4457843B2 (ja) 回路基板の製造方法
JP2005019577A (ja) 半導体装置用テープキャリアの製造方法
JP2002161391A (ja) 電気めっき方法及びそれを用いた配線基板の製造方法
JP2004193520A (ja) プリント配線板の製造方法
WO2005015966A1 (ja) プリント配線板およびその製造方法
JP2006339483A (ja) 配線基板の製造方法及び配線基板
JP2005272874A (ja) 回路基板の製造方法
JP2008218540A (ja) 配線基板の製造方法
JP2006032476A (ja) ビアフィリングめっき方法
US20200006135A1 (en) Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier
JP2001237511A (ja) めっきバンプ付き基板およびその製造方法
KR20030080413A (ko) 스텝 전류 밀도를 이용한 다층 인쇄회로기판용 마이크로비아홀의 전기도금 방법
JP2002076617A (ja) プリント配線板の製造方法及びプリント配線板
JP2004311555A (ja) ビルドアップ多層プリント配線板の製造方法
JP2006108554A (ja) プリント配線板の製造方法
Kenny et al. From thin cores to outer layers: Filling through holes and blind micro vias with copper by reverse pulse plating

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees