JP2006339483A - 配線基板の製造方法及び配線基板 - Google Patents
配線基板の製造方法及び配線基板 Download PDFInfo
- Publication number
- JP2006339483A JP2006339483A JP2005163694A JP2005163694A JP2006339483A JP 2006339483 A JP2006339483 A JP 2006339483A JP 2005163694 A JP2005163694 A JP 2005163694A JP 2005163694 A JP2005163694 A JP 2005163694A JP 2006339483 A JP2006339483 A JP 2006339483A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- rev
- copper
- wiring board
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】フィルドビア以外の絶縁層表面に形成された銅からなる導体層のめっき厚を調整して、フィルドビアの欠陥発生がなく、精度の良い配線層が形成可能な配線基板の製造方法及び配線基板を提供することを目的とする。
【解決手段】絶縁基材11の両面に導体層21が形成された両面銅張り積層版にビア用孔12を形成し、ビア用孔12を導電化処理した後電気銅めっきによりビア用孔12をフィリングしてフィルドビア23を、絶縁基材11上の導体層21上に銅からなる導体層22を形成した後、引き続き、導体層22を同じ電気銅めっき液からなる硫酸酸性液でPR(パルスリバース)電解エッチングを行って導体層表面研磨を行い、配線層24a及び21aを形成し、配線層24aと配線層21aがフィルドビア23にて電気的に接続された配線基板10を作製するというものである。
【選択図】図3
【解決手段】絶縁基材11の両面に導体層21が形成された両面銅張り積層版にビア用孔12を形成し、ビア用孔12を導電化処理した後電気銅めっきによりビア用孔12をフィリングしてフィルドビア23を、絶縁基材11上の導体層21上に銅からなる導体層22を形成した後、引き続き、導体層22を同じ電気銅めっき液からなる硫酸酸性液でPR(パルスリバース)電解エッチングを行って導体層表面研磨を行い、配線層24a及び21aを形成し、配線層24aと配線層21aがフィルドビア23にて電気的に接続された配線基板10を作製するというものである。
【選択図】図3
Description
本発明は、半導体パッケージ基板やプリント基板など、層間の回路接続のために電気銅めっきでフィリング(埋め込み)した構造のフィルドビア構造の配線基板の製造方法及び配線基板に関する。
半導体パッケージ基板やプリント基板においては、回路配線の微細化が進められており、各用途で要求特性は異なるが、半導体パッケージ基板ではライン/スペース=20/20(μm)または、それ未満の要望が強くなっている。
このような狭ピッチ配線を、基板表面を全面銅めっきしてエッチングを行うサブトラクティブ法によって形成する場合、表層の銅の膜厚が問題になる。
エッチング工程では、回路パターンのサイドエッチが必然的に生じてラインのトップとボトムの寸法が異なる。そのため、表層の銅の膜厚が大きい場合は、トップ寸法を維持するとボトム部が大きくなり過ぎたり、逆にボトム寸法を維持するとトップの寸法が小さくなり過ぎたりする。このように、表層の銅の膜厚は形成するライン/スペース幅に合わせて、必要以上に厚くならないようにしなければならない。
このような狭ピッチ配線を、基板表面を全面銅めっきしてエッチングを行うサブトラクティブ法によって形成する場合、表層の銅の膜厚が問題になる。
エッチング工程では、回路パターンのサイドエッチが必然的に生じてラインのトップとボトムの寸法が異なる。そのため、表層の銅の膜厚が大きい場合は、トップ寸法を維持するとボトム部が大きくなり過ぎたり、逆にボトム寸法を維持するとトップの寸法が小さくなり過ぎたりする。このように、表層の銅の膜厚は形成するライン/スペース幅に合わせて、必要以上に厚くならないようにしなければならない。
一方、配線基板の高密度化の別の動きとして、フィルドビア技術がある。これは、基板の各層に設けたビア用孔に電気銅めっきで銅を埋めこんでフィルドビアを形成し、配線層間の回路接続を行うもので、ブラインドビアホール等の微小孔中に金属を効率よく充填するビアフィリング方法が提案されている(例えば、特許文献1参照)。
ビア用孔に銅を埋め込むことにより、その真上に上層のフィルドビアを積層できるため、配線のためのスペースを小さくできる。
さらに、短時間で充填性、平滑性に優れた表面性を得るために、PPR(Pulse Periodic
Reverse)電流を用いて電解銅めっきする方法が提案されている(例えば、特許文献2参照)。
ビア用孔に銅を埋め込むことにより、その真上に上層のフィルドビアを積層できるため、配線のためのスペースを小さくできる。
さらに、短時間で充填性、平滑性に優れた表面性を得るために、PPR(Pulse Periodic
Reverse)電流を用いて電解銅めっきする方法が提案されている(例えば、特許文献2参照)。
ところが、このフィルドビアを電気銅めっきで形成する場合には、ビア用孔だけでなく、基板のビア用孔周辺の表面にも銅めっきが析出する。これは、フィルドビアのための電気銅めっきの前には、ビア用孔の内部のみならず、表層も導電化処理した後、電気銅めっきを行うためである。
昨今の半導体パッケージ基板に用いられている一般的なビア用孔の孔径は、20〜100μm、深さが20〜100μm程度であるが、このようなビア用孔を電気銅めっきで完全に埋め込むためには、表面の銅めっき膜厚は最低でも10μmとなる。もし、銅めっきを行う以前に、表層に銅箔などの層が存在する場合には、さらに厚い銅層に対して回路形成をしなければならない。
昨今の半導体パッケージ基板に用いられている一般的なビア用孔の孔径は、20〜100μm、深さが20〜100μm程度であるが、このようなビア用孔を電気銅めっきで完全に埋め込むためには、表面の銅めっき膜厚は最低でも10μmとなる。もし、銅めっきを行う以前に、表層に銅箔などの層が存在する場合には、さらに厚い銅層に対して回路形成をしなければならない。
フィルドビア形成用の電気銅めっきでは、ビア用孔の外部に比べて、ビア用孔内部に優先的に銅金属が析出するものであるが、ビア用孔内を完全に埋め込むにはある程度の時間が必要である。この時間の経過の間に、穴の外部、すなわち基板の表層にも銅めっきが析出する。この時間は、ビア用孔のサイズ、めっきの電流密度によって異なるが、例えば、穴径50μm、深さ40μm、電流密度:1A/dm2の場合では、概ね60分である。この時、基板の表層には、13μmの銅めっきが析出する。
理論上は、めっき時間は、電流密度を上げることにより短縮できるが、電気量が不変であれば表層に析出する銅の厚さは低減できない。それどころか、ビア用孔のフィリング性は電流密度が高い方が低下するため、電流密度を上げることは表層の銅めっき膜厚をさら
に上げる結果となるか、フィリング性の低下が著しい場合には不良となってしまう。
そのため、電流密度の増大は、実質的には困難であり、フィルドビアめっきにおいては、かなりの時間がかかることと表層の銅の厚さが大きくなることはやむを得ないと考えられていた。
に上げる結果となるか、フィリング性の低下が著しい場合には不良となってしまう。
そのため、電流密度の増大は、実質的には困難であり、フィルドビアめっきにおいては、かなりの時間がかかることと表層の銅の厚さが大きくなることはやむを得ないと考えられていた。
そこで、電気銅めっきにてフィルドビアを形成した後、表層の銅めっき膜厚が大きい場合は、基板が電気銅めっき液から引き上げられた後、水洗を経て、銅表面全体を化学エッチングすることにより銅膜厚が低減される。
ここで、化学エッチング液として、硫酸+過酸化水素、過硫酸塩、塩化第2鉄などの銅金属を酸化溶解する成分が含まれる水溶液が使用される。いずれにしても、電気銅めっき後に、別の処理を行うことになるため、そのための設備を持つ必要があり経済的に不利である。しかも、化学エッチングでは、液のコンディション(成分濃度、液温、不純物濃度など)により銅を溶解する速度が変化し、その安定化は非常に難しい。
ここで、化学エッチング液として、硫酸+過酸化水素、過硫酸塩、塩化第2鉄などの銅金属を酸化溶解する成分が含まれる水溶液が使用される。いずれにしても、電気銅めっき後に、別の処理を行うことになるため、そのための設備を持つ必要があり経済的に不利である。しかも、化学エッチングでは、液のコンディション(成分濃度、液温、不純物濃度など)により銅を溶解する速度が変化し、その安定化は非常に難しい。
さらに、フィリング性が不十分なビア用孔に対し、化学エッチングを行った場合では、ビア用孔の周辺部のエッチング速度が大きくなり、この部分での断線の可能性が大きくなる。
これは、化学エッチングが液中の成分の拡散によって速度が変わるため、液当たりの強い部分のエッチング速度が大きくなるためである。
フィリング性は、同じ基板内でも場所等によって変わることがあるため、全体的には良好に化学エッチングができたとしても、部分的にビア用孔の周辺部が溶解して欠陥となる場合が生じる。このような欠陥を防止するため、銅厚の低減量を幾分少なめにしなければならなかった。
これは、化学エッチングが液中の成分の拡散によって速度が変わるため、液当たりの強い部分のエッチング速度が大きくなるためである。
フィリング性は、同じ基板内でも場所等によって変わることがあるため、全体的には良好に化学エッチングができたとしても、部分的にビア用孔の周辺部が溶解して欠陥となる場合が生じる。このような欠陥を防止するため、銅厚の低減量を幾分少なめにしなければならなかった。
このように、電気銅めっきで作製されたフィルドビアを有する基板では、従来は表面の銅めっき厚が必要以上に大きくなるため、精度を犠牲にし、またコストをかけてそれを低減しなければならなかった。
特開2001−200386号公報
特開2003−183885号公報
本発明では、絶縁層に形成されたビア用孔を電気銅めっきでフィリングしてフィルドビア及び配線層を形成する配線基板において、フィルドビア以外の絶縁層表面に形成された銅からなる導体層のめっき厚を調整して、フィルドビアの欠陥発生がなく、精度の良い配線層が形成可能な配線基板の製造方法及び配線基板を提供することを目的とする。
本発明に於いて上記課題を達成するために、まず、請求項1においては、少なくとも1層以上の配線層が絶縁層を介して形成され、前記配線層がフィルドビアにて電気的に接続されてなる配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする配線基板の製造方法としたものである。
(a)絶縁層に孔径1μm以上、100μm以下、深さ3μm以上、100μm以下のビア用孔を形成する工程。
(b)前記絶縁層上及びビア用孔にめっき下地導電層を形成する工程。
(c)電気銅めっきにより前記ビア用孔に銅を埋め込みフィルドビアを、前記絶縁層上に銅からなる導体層を形成する工程。
(d)前記絶縁層上の導体層をPR(パルスリバース)電解エッチングにて表面研磨する
工程。
(e)配線層を形成する工程。
(f)(a)〜(e)の工程を必要回数繰り返す工程。
(a)絶縁層に孔径1μm以上、100μm以下、深さ3μm以上、100μm以下のビア用孔を形成する工程。
(b)前記絶縁層上及びビア用孔にめっき下地導電層を形成する工程。
(c)電気銅めっきにより前記ビア用孔に銅を埋め込みフィルドビアを、前記絶縁層上に銅からなる導体層を形成する工程。
(d)前記絶縁層上の導体層をPR(パルスリバース)電解エッチングにて表面研磨する
工程。
(e)配線層を形成する工程。
(f)(a)〜(e)の工程を必要回数繰り返す工程。
また、請求項2においては、前記PR(パルスリバース)電解エッチングに使用するエッチング液が、電気銅めっきと同じ硫酸酸性液であることを特徴とする請求項1に記載の配線基板の製造方法としたものである。
また、請求項3においては、前記PR(パルスリバース)電解エッチングは、パルス電流波形を繰り返し印加することにより行われ、オン部のパルス高さをIon、パルス巾をton、リバース部のパルス高さをIrev、パルス巾をtrev、オフ部の時間をtoffとしたとき、Ion、ton、Irev、trev、toff、Irev/Ion及びton/trevが以下の条件
Ion:10A/dm2以下、ton:1秒以下
Irev:50A/dm2以下、trev:1秒以下
toff:1秒以下
Irev/Ion:1以上、ton/trev:5以上
を満たしていること特徴とする請求項1または2に記載の配線基板の製造方法としたものである。
Ion:10A/dm2以下、ton:1秒以下
Irev:50A/dm2以下、trev:1秒以下
toff:1秒以下
Irev/Ion:1以上、ton/trev:5以上
を満たしていること特徴とする請求項1または2に記載の配線基板の製造方法としたものである。
また、請求項4においては、前記電気銅めっき後の絶縁層上の導体層の厚さが1〜30μmで、PR(パルスリバース)電解エッチング後の導体層の厚さが0.5〜15μmであることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法としたものである。
さらにまた、請求項5においては、請求項1乃至4のいずれか一項に記載の配線基板の製造方法にて作製されたことを特徴とする配線基板としたものである。
本発明の配線基板の製造方法によると、ビア用孔に電気銅めっきで銅をフィリングしてフィルドビアを形成した後、PR(パルスリバース)電解エッチングを行うことにより、絶縁層表面の銅厚を均一に減少させることができるため、配線層の形成精度を向上させることができる。
また、このPR(パルスリバース)電解エッチングは、フィルドビア形成用の電気銅めっきと同じ液中で、連続して行うことができるため、新たな設備を必要とせず、低コストで配線板を作製することができる。
また、このPR(パルスリバース)電解エッチングは、フィルドビア形成用の電気銅めっきと同じ液中で、連続して行うことができるため、新たな設備を必要とせず、低コストで配線板を作製することができる。
以下本発明の実施の形態につき説明する。
本発明の配線基板の製造方法は、絶縁層にビア用孔を形成し、絶縁層上及びビア用孔を導電化処理した後電気銅めっきによりビア用孔をフィリングしてフィルドビアを、絶縁層上に銅からなる導体層を形成した後、引き続き、絶縁層上の導体層を同じ電気銅めっき液からなる硫酸酸性液でPR(パルスリバース)電解エッチングを行って導体層表面研磨を行い、配線層を形成するというものである。
このように、導体層及びフィルドビアを形成した後、PR(パルスリバース)電解エッチングにて導体層の表面研磨を行うことが、本発明の骨子となる点である。
本発明の配線基板の製造方法は、絶縁層にビア用孔を形成し、絶縁層上及びビア用孔を導電化処理した後電気銅めっきによりビア用孔をフィリングしてフィルドビアを、絶縁層上に銅からなる導体層を形成した後、引き続き、絶縁層上の導体層を同じ電気銅めっき液からなる硫酸酸性液でPR(パルスリバース)電解エッチングを行って導体層表面研磨を行い、配線層を形成するというものである。
このように、導体層及びフィルドビアを形成した後、PR(パルスリバース)電解エッチングにて導体層の表面研磨を行うことが、本発明の骨子となる点である。
以下本発明の配線基板の製造方法について説明する。
図3(a)〜(f)及び図4(g)〜(k)は、本発明の配線基板の製造方法の一実施例を工程順に示す模式構成断面図である。
まず、ポリイミドフィルムからなる絶縁基材11の両面に銅箔からなる導体層21が形成
された両面銅張り積層板を準備する。
さらに、両面銅張り積層板の片側からレーザー加工を行い、所定の位置にビア用孔12を形成する(図3(a)参照)。
ここで、ビア用孔12は、孔径1μm以上100μm以下、深さ3μm以上100μm以下が実用上好ましい。これは、後記する電気銅めっきでビア用孔12をフィリングする際、ビア用孔12のサイズ(孔径、深さ)が100μmより大きい場合、電気銅めっきにおいて完全なフィリングを実現するためには、表層にもかなり厚い(30μm以上)銅からなる導体層を析出させなければならない。これは、その後の工程において適正な導体層厚とするためのPR(パルスリバース)電解エッチングの時間もきわめて長くなるため好ましくない。
図3(a)〜(f)及び図4(g)〜(k)は、本発明の配線基板の製造方法の一実施例を工程順に示す模式構成断面図である。
まず、ポリイミドフィルムからなる絶縁基材11の両面に銅箔からなる導体層21が形成
された両面銅張り積層板を準備する。
さらに、両面銅張り積層板の片側からレーザー加工を行い、所定の位置にビア用孔12を形成する(図3(a)参照)。
ここで、ビア用孔12は、孔径1μm以上100μm以下、深さ3μm以上100μm以下が実用上好ましい。これは、後記する電気銅めっきでビア用孔12をフィリングする際、ビア用孔12のサイズ(孔径、深さ)が100μmより大きい場合、電気銅めっきにおいて完全なフィリングを実現するためには、表層にもかなり厚い(30μm以上)銅からなる導体層を析出させなければならない。これは、その後の工程において適正な導体層厚とするためのPR(パルスリバース)電解エッチングの時間もきわめて長くなるため好ましくない。
次に、ビア用孔12をデスミア処理し、無電解銅めっきにより下地導電層(特に、図示せず)を形成する。
さらに、反対側の導体層21上にレジストを塗布する等の方法で保護層35を形成し、めっき下地導電層をめっき電極にして電気銅めっきによりビア用孔32にフィルドビア23を、導体層21上に銅からなる導体層22を形成する(図3(b)参照)。
電気銅めっきに使用するめっき液、めっき条件は公知の下記のめっき液、めっき条件を使用する。
・めっき液組成
硫酸 30〜150g/L
硫酸銅 100〜300g/L
塩素 20〜100mg/L
有機添加剤として:界面活性剤(PEG(ポリエチレングリコール)など):10〜100mg/L、キャリアー(SPS(ビス(3−スルフォプロピル)ジスルフィド)など):0.1〜20mg/L
レベラー(窒素含有化合物:ポリアルキレンイミンなど):0.05〜10mg/L
・めっき条件
電流:直流 電流密度 0.1〜3A/dm2
フィリング性の向上のために、PR電解を用いる場合もある。
温度:20〜30℃
液流:ノズルからの噴流,空気攪拌などにより基板表面に液を流動させる。
アノード:含リン銅アノード、または不溶性アノード。不溶性アノードとしては、白金または、酸化イリジウム被覆チタン電極。同じ液中で、めっきに引き続きPR電解エッチングを行う場合は、不溶性アノードの使用が望ましい。
さらに、反対側の導体層21上にレジストを塗布する等の方法で保護層35を形成し、めっき下地導電層をめっき電極にして電気銅めっきによりビア用孔32にフィルドビア23を、導体層21上に銅からなる導体層22を形成する(図3(b)参照)。
電気銅めっきに使用するめっき液、めっき条件は公知の下記のめっき液、めっき条件を使用する。
・めっき液組成
硫酸 30〜150g/L
硫酸銅 100〜300g/L
塩素 20〜100mg/L
有機添加剤として:界面活性剤(PEG(ポリエチレングリコール)など):10〜100mg/L、キャリアー(SPS(ビス(3−スルフォプロピル)ジスルフィド)など):0.1〜20mg/L
レベラー(窒素含有化合物:ポリアルキレンイミンなど):0.05〜10mg/L
・めっき条件
電流:直流 電流密度 0.1〜3A/dm2
フィリング性の向上のために、PR電解を用いる場合もある。
温度:20〜30℃
液流:ノズルからの噴流,空気攪拌などにより基板表面に液を流動させる。
アノード:含リン銅アノード、または不溶性アノード。不溶性アノードとしては、白金または、酸化イリジウム被覆チタン電極。同じ液中で、めっきに引き続きPR電解エッチングを行う場合は、不溶性アノードの使用が望ましい。
次に、上記電気銅めっき液と同じ硫酸酸性液で導体層22のPR(パルスリバース)電解エッチングにて導体層22の表面研磨を行い、銅箔からなる導体層22とPR(パルスリバース)電解エッチング後の導体層と併せた導体層24が形成されたことになる。
PR(パルスリバース)電解エッチングは、図1に示すようなパルス電流を繰り返し印加することにより行われ、オン部のパルス高さをIon、パルス巾をton、リバース部のパルス高さをIrev、パルス巾をtrev、オフ部の時間をtoffとしたとき、Ion、ton、Irev、trev、toff、Irev/Ion及びton/trevが以下の条件
Ion:10A/dm2以下、ton:1秒以下
Irev:50A/dm2以下、trev:1秒以下
toff:1秒以下
Irev/Ion:1以上、ton/trev:5以上を満たすような条件設定を行う。
また、PR(パルスリバース)電解エッチングで研磨する研磨量は当初の膜厚の1/2が目安である。例えば、10μm厚の導体層22の場合PR(パルスリバース)電解エッチング後の導体層22’の膜厚は5μm前後である。しかし、この研磨量は、0.5〜15μmの範囲であれば問題なく、この範囲内で、状況に応じて適宜選択されるべきである。
PR(パルスリバース)電解エッチングは、図1に示すようなパルス電流を繰り返し印加することにより行われ、オン部のパルス高さをIon、パルス巾をton、リバース部のパルス高さをIrev、パルス巾をtrev、オフ部の時間をtoffとしたとき、Ion、ton、Irev、trev、toff、Irev/Ion及びton/trevが以下の条件
Ion:10A/dm2以下、ton:1秒以下
Irev:50A/dm2以下、trev:1秒以下
toff:1秒以下
Irev/Ion:1以上、ton/trev:5以上を満たすような条件設定を行う。
また、PR(パルスリバース)電解エッチングで研磨する研磨量は当初の膜厚の1/2が目安である。例えば、10μm厚の導体層22の場合PR(パルスリバース)電解エッチング後の導体層22’の膜厚は5μm前後である。しかし、この研磨量は、0.5〜15μmの範囲であれば問題なく、この範囲内で、状況に応じて適宜選択されるべきである。
上記PR(パルスリバース)電解エッチング条件の設定で、Ion、Irevが大きすぎた場合、および、ton、trevが長すぎた場合には、銅層溶解の均一性が保たれない。
オン部の電流密度、時間に対し、リバース部の電流密度、時間は、トータルとして溶解反応が進行するように設定すべきであることは明らかである。実際には、めっき後の銅膜厚と最終的に残すべき銅の膜厚から、溶解すべき銅膜厚を導き、それと本エッチングプロセスにかけることのできる時間から、適当な電流密度と時間の条件を設定する。
効率的なPR(パルスリバース)電解エッチングを行うためには、リバース部の電気量(電流×時間)は、もちろん、オン部の電気量よりも十分小さくする必要がある。また、全体的な工程時間が長くならないよう、オフ部の時間toffは不必要に長く取るべきでない。
オン部の電流密度、時間に対し、リバース部の電流密度、時間は、トータルとして溶解反応が進行するように設定すべきであることは明らかである。実際には、めっき後の銅膜厚と最終的に残すべき銅の膜厚から、溶解すべき銅膜厚を導き、それと本エッチングプロセスにかけることのできる時間から、適当な電流密度と時間の条件を設定する。
効率的なPR(パルスリバース)電解エッチングを行うためには、リバース部の電気量(電流×時間)は、もちろん、オン部の電気量よりも十分小さくする必要がある。また、全体的な工程時間が長くならないよう、オフ部の時間toffは不必要に長く取るべきでない。
PR(パルスリバース)電解エッチングでは、不溶性アノードを使用することが望ましい。不溶性アノードとしては、白金、白金被覆チタン、酸化イリジウム被覆チタン電極が適当である。
その他の条件は、電気銅めっきと同じ液中で行う場合は、フィルドビア電気めっきと同一の温度、液流でよい。別の設備で行う場合には、設定を変えることができるが、温度は10〜70℃,および噴流や空気攪拌を用いて基板表面に効率的な液流を作ることが望ましい。
その他の条件は、電気銅めっきと同じ液中で行う場合は、フィルドビア電気めっきと同一の温度、液流でよい。別の設備で行う場合には、設定を変えることができるが、温度は10〜70℃,および噴流や空気攪拌を用いて基板表面に効率的な液流を作ることが望ましい。
上記PR(パルスリバース)電解エッチングは、めっきと同じ液中で行うことが、設備を別にする必要がないため好適であるが、別の液中で行うことも可能である。
この処理を行う液は、基本的にめっき液と同じ組成であるが、めっきと別の液中で実施する場合には有機添加剤は必ずしも含有する必要はない。具体的な液組成は、次の通りである。
(成分)
硫酸 10〜300g/L
硫酸銅(5水塩) 10〜300g/L
硫酸濃度は、低すぎると銅が溶解しにくくなり、高すぎると液中の溶解された銅の濃度が高くなった時に、硫酸銅の結晶が晶出しやすくなる。硫酸銅濃度は、低すぎると前述のように、PR(パルスリバース)電解エッチングで均一な銅膜厚低下を行う効果が得られず、高すぎると、硫酸銅の晶出が起こる。
この処理を行う液は、基本的にめっき液と同じ組成であるが、めっきと別の液中で実施する場合には有機添加剤は必ずしも含有する必要はない。具体的な液組成は、次の通りである。
(成分)
硫酸 10〜300g/L
硫酸銅(5水塩) 10〜300g/L
硫酸濃度は、低すぎると銅が溶解しにくくなり、高すぎると液中の溶解された銅の濃度が高くなった時に、硫酸銅の結晶が晶出しやすくなる。硫酸銅濃度は、低すぎると前述のように、PR(パルスリバース)電解エッチングで均一な銅膜厚低下を行う効果が得られず、高すぎると、硫酸銅の晶出が起こる。
次に、保護層35を専用の剥離液で剥離処理し、導体層21及び24上に感光性のドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン31a及び31bを形成する(図3(c)参照)。
レジストパターン31a及び31bをマスクにして導体層21及び24をエッチングして、レジストパターン31a及び31bを剥離処理して、絶縁基材11の一方の面に配線層24aを、他方の面に配線層21aを形成した本発明の両面配線板10を得る(図3(d)参照)。
上記配線層の形成は、サブトラクティブ法で説明したが、これに限定されるものではなく、セミアディティブ法で形成しても良い。
この場合、パターンめっきでビア用孔をフィリングし、かつ、回路のパターンめっきを行うが、ビア用穴を完全にフィリングするためには、配線層の必要厚さを超え、過剰の銅析出が発生する場合がある。この時は、過剰の銅析出分を上記PR(パルスリバース)電解エッチングすることで、配線層の厚さを調整することができる。
この場合、パターンめっきでビア用孔をフィリングし、かつ、回路のパターンめっきを行うが、ビア用穴を完全にフィリングするためには、配線層の必要厚さを超え、過剰の銅析出が発生する場合がある。この時は、過剰の銅析出分を上記PR(パルスリバース)電解エッチングすることで、配線層の厚さを調整することができる。
まず、25μm厚のポリイミドフィルムからなる絶縁基材11の両面に9μm厚の銅箔からなる導体層21が形成された両面銅張り積層板を準備した。
さらに、両面銅張り積層板の片側からUV−YAGレーザーを用いて孔開け加工を行い、所定の位置に孔径40μm、深さ25μmのブラインドホールからなるビア用孔12を形成した(図3(a)参照)。
さらに、両面銅張り積層板の片側からUV−YAGレーザーを用いて孔開け加工を行い、所定の位置に孔径40μm、深さ25μmのブラインドホールからなるビア用孔12を形成した(図3(a)参照)。
次に、ビア用孔12をデスミア処理し、無電解銅めっきにより下地導電層(特に、図示せず)を形成した。
さらに、反対側の導体層21上にレジストを塗布する等の方法で保護層35を形成し、めっき下地導電層をめっき電極にしてフィルドビア用電気銅めっき液を用いて、電気銅めっきを行い、ビア用孔32にフィルドビア23を、導体層21上に銅からなる7μm厚の導体層22を形成した(図3(b)参照)。
めっき液組成
硫酸 100 g/L
硫酸銅5水塩 200 g/L
塩素 70mg/L
有機添加剤として
サプレッサーA(SPR−A:EEJA社製)5mg/L
SPS 1mg/L
レベラーA(LEV−A:EEJA社製) 20mg/L
ここでは、PR(パルスリバース)電解めっきを行い、条件は、
Ion:2A/dm2、Irev:4A/dm2、(Irev/Ion):2、ton:0.2秒、trev:0.01秒、toff:0.2秒、ton/trev:20とし、トータルで30分間通電した。
この条件で、ビア用穴は完全に銅めっきで充填された。
さらに、反対側の導体層21上にレジストを塗布する等の方法で保護層35を形成し、めっき下地導電層をめっき電極にしてフィルドビア用電気銅めっき液を用いて、電気銅めっきを行い、ビア用孔32にフィルドビア23を、導体層21上に銅からなる7μm厚の導体層22を形成した(図3(b)参照)。
めっき液組成
硫酸 100 g/L
硫酸銅5水塩 200 g/L
塩素 70mg/L
有機添加剤として
サプレッサーA(SPR−A:EEJA社製)5mg/L
SPS 1mg/L
レベラーA(LEV−A:EEJA社製) 20mg/L
ここでは、PR(パルスリバース)電解めっきを行い、条件は、
Ion:2A/dm2、Irev:4A/dm2、(Irev/Ion):2、ton:0.2秒、trev:0.01秒、toff:0.2秒、ton/trev:20とし、トータルで30分間通電した。
この条件で、ビア用穴は完全に銅めっきで充填された。
次に、上記電気銅めっき液と同じ硫酸酸性液でPR(パルスリバース)電解エッチングにて導体層22の表面研磨を行った。
このPR(パルスリバース)電解エッチングによる平均膜厚減少量は、6〜7μmであった。この結果PR(パルスリバース)電解エッチング後の導体層21と導体層22の合計膜厚は約9μmであった
PR(パルスリバース)電解エッチングの電流設定条件は次のとおりである。
Ion:2A/dm2、Irev:4A/dm2、(Irev/Ion):2、ton:0.2秒、trev:0.01秒、toff:0.2秒、(ton/trev):20、時間11分
次に、保護層35を専用の剥離液で剥離処理し、導体層21及び24上に感光性のドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン31a及び31bを形成した(図3(c)参照)。
このPR(パルスリバース)電解エッチングによる平均膜厚減少量は、6〜7μmであった。この結果PR(パルスリバース)電解エッチング後の導体層21と導体層22の合計膜厚は約9μmであった
PR(パルスリバース)電解エッチングの電流設定条件は次のとおりである。
Ion:2A/dm2、Irev:4A/dm2、(Irev/Ion):2、ton:0.2秒、trev:0.01秒、toff:0.2秒、(ton/trev):20、時間11分
次に、保護層35を専用の剥離液で剥離処理し、導体層21及び24上に感光性のドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン31a及び31bを形成した(図3(c)参照)。
次に、レジストパターン31a及び31bをマスクにして導体層21及び24をエッチングして、レジストパターン31a及び31bを剥離処理して、絶縁基材11の一方の面に配線層24aが、他方の面に配線層21aが形成された本発明の両面配線板10を得た(図3(d)参照)。
さらに、両面配線板10の両面に、厚さ5μmのエポキシ系樹脂からなる接着層が形成された25μm厚のポリイミドフィルムを積層して、30μm厚の絶縁層41を形成した(図3(e)参照)。
次に、UVレーザーを用いたレーザー加工により、絶縁層41の所定位置を孔明け加工
して、孔径40μm、深さ21μmのブラインドホールからなるビア用孔42を形成した。さらに、ビア用孔42をデスミア処理して、ビア用孔42内及び絶縁層41上に無電解銅めっきにて、めっき下地導電層(特に、図示せず)を形成した(図3(f)参照)。
して、孔径40μm、深さ21μmのブラインドホールからなるビア用孔42を形成した。さらに、ビア用孔42をデスミア処理して、ビア用孔42内及び絶縁層41上に無電解銅めっきにて、めっき下地導電層(特に、図示せず)を形成した(図3(f)参照)。
次に、めっき下地導電層上に感光性のドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って開口部33を有するレジストパターン32a及び開口部34を有する32bを形成した(図4(g)参照)。
次に、めっき下地導電層をめっき電極にしてフィルドビア用電気銅めっき液を用いて、電気銅めっきを行い、ビア用孔42にフィルドビア52を、絶縁層41上の開口部33及び開口部34にそれぞれ銅からなる15μm厚の導体層51を形成した(図4(h)参照)。
めっき液組成
硫酸 100 g/L
硫酸銅5水塩 200 g/L
塩素 70mg/L
有機添加剤として
サプレッサーA(SPR−A:EEJA社製)5mg/L
SPS 1mg/L
レベラーA(LEV−A:EEJA社製) 20mg/L
ここでは、PR(パルスリバース)電解めっきを行い、条件は、
Ion:2A/dm2、Irev:4A/dm2、(Irev/Ion):2、ton:0.2秒、trev:0.01秒、toff:0.2秒、(ton/trev):20とし、トータルで30分間通電した。
この条件で、ビア用穴は完全に銅めっきで充填された。
めっき液組成
硫酸 100 g/L
硫酸銅5水塩 200 g/L
塩素 70mg/L
有機添加剤として
サプレッサーA(SPR−A:EEJA社製)5mg/L
SPS 1mg/L
レベラーA(LEV−A:EEJA社製) 20mg/L
ここでは、PR(パルスリバース)電解めっきを行い、条件は、
Ion:2A/dm2、Irev:4A/dm2、(Irev/Ion):2、ton:0.2秒、trev:0.01秒、toff:0.2秒、(ton/trev):20とし、トータルで30分間通電した。
この条件で、ビア用穴は完全に銅めっきで充填された。
次に、上記電気銅めっき液と同じ硫酸酸性液でPR(パルスリバース)電解エッチングにて導体層51の表面研磨を行い、12μm厚の導体層51’を形成した(図4(i)参照)。
PR(パルスリバース)電解エッチングの電流設定条件は次のとおりである。
Ion:2A/dm2、Irev:4A/dm2、(Irev/Ion):2、ton:0.2秒、trev:0.01秒、toff:0.2秒、(ton/trev):20、時間11分
次に、レジストパターン32a及び32bを剥離処理し、レジストパターン32a及び32b下部にあっためっき下地導電層をクイックエッチングで除去して、ICパッド51’a及びBGAパッド51’bを形成した(図4(j)参照)。
PR(パルスリバース)電解エッチングの電流設定条件は次のとおりである。
Ion:2A/dm2、Irev:4A/dm2、(Irev/Ion):2、ton:0.2秒、trev:0.01秒、toff:0.2秒、(ton/trev):20、時間11分
次に、レジストパターン32a及び32bを剥離処理し、レジストパターン32a及び32b下部にあっためっき下地導電層をクイックエッチングで除去して、ICパッド51’a及びBGAパッド51’bを形成した(図4(j)参照)。
最後に、スクリーン印刷にてソルダーレジスト感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、ソルダーレジスト層61及び62を形成して、絶縁基材11の一方の面に配線層24a及びICパッド51’aが、他方の面に配線層21a及びBGAパッド51’bが形成され、配線層24aと配線層21aとがフィルドビア23にて、配線層24aとICパッド51’aとがフィルドビア52にて、配線層21aとBGAパッド51’bとがフィルドビア52にてそれぞれ電気的に接続された本発明の4層の配線板100を得た(図4(k)参照)。
10、100……配線基板
11……絶縁基材
12、42……ビア用孔
21、22、24、51、51’……導体層
21a、24a……配線層
23、52……フィルドビア
31a、31b……レジストパターン
33、34……開口部
35……保護層
41……絶縁層
51’a……ICパッド
51’b……BGAパッド
61、62……ソルダーレジスト層
11……絶縁基材
12、42……ビア用孔
21、22、24、51、51’……導体層
21a、24a……配線層
23、52……フィルドビア
31a、31b……レジストパターン
33、34……開口部
35……保護層
41……絶縁層
51’a……ICパッド
51’b……BGAパッド
61、62……ソルダーレジスト層
Claims (5)
- 少なくとも1層以上の配線層が絶縁層を介して形成され、前記配線層がフィルドビアにて電気的に接続されてなる配線基板の製造方法であって、少なくとも以下の工程を具備することを特徴とする配線基板の製造方法。
(a)絶縁層に孔径1μm以上、100μm以下、深さ3μm以上、100μm以下のビア用孔を形成する工程。
(b)前記絶縁層及びビア用孔にめっき下地導電層を形成する工程。
(c)電気銅めっきにより前記ビア用孔に銅を埋め込みフィルドビアを、前記絶縁層上に銅からなる導体層を形成する工程。
(d)前記絶縁層上の導体層をPR(パルスリバース)電解エッチングにて表面研磨する工程。
(e)配線層を形成する工程。
(f)(a)〜(e)の工程を必要回数繰り返す工程。 - 前記PR(パルスリバース)電解エッチングに使用するエッチング液が、電気銅めっきと同じ硫酸酸性液であることを特徴とする請求項1に記載の配線基板の製造方法。
- 前記PR(パルスリバース)電解エッチングは、パルス電流波形を繰り返し印加することにより行われ、オン部のパルス高さをIon、パルス巾をton、リバース部のパルス高さをIrev、パルス巾をtrev、オフ部の時間をtoffとしたとき、Ion、ton、Irev、trev、toff、Irev/Ion及びton/trevが以下の条件
Ion:10A/dm2以下、ton:1秒以下
Irev:50A/dm2以下、trev:1秒以下
toff:1秒以下
Irev/Ion:1以上、ton/trev:5以上
を満たしていること特徴とする請求項1または2に記載の配線基板の製造方法。 - 前記電気銅めっき後の絶縁層上の導体層の厚さが1〜30μmで、PR(パルスリバース)電解エッチング後の導体層の厚さが0.5〜15μmであることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法。
- 請求項1乃至4のいずれか一項に記載の配線基板の製造方法にて作製されたことを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005163694A JP2006339483A (ja) | 2005-06-03 | 2005-06-03 | 配線基板の製造方法及び配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005163694A JP2006339483A (ja) | 2005-06-03 | 2005-06-03 | 配線基板の製造方法及び配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006339483A true JP2006339483A (ja) | 2006-12-14 |
Family
ID=37559756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005163694A Pending JP2006339483A (ja) | 2005-06-03 | 2005-06-03 | 配線基板の製造方法及び配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006339483A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102026499B (zh) * | 2009-09-14 | 2012-10-17 | 日月光半导体制造股份有限公司 | 基板结构的制造方法 |
JP2013178361A (ja) * | 2012-02-28 | 2013-09-09 | Canon Inc | 構造体の製造方法 |
CN104617037A (zh) * | 2008-10-16 | 2015-05-13 | 大日本印刷株式会社 | 贯通电极基板的制造方法 |
-
2005
- 2005-06-03 JP JP2005163694A patent/JP2006339483A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104617037A (zh) * | 2008-10-16 | 2015-05-13 | 大日本印刷株式会社 | 贯通电极基板的制造方法 |
CN104617037B (zh) * | 2008-10-16 | 2018-04-24 | 大日本印刷株式会社 | 贯通电极基板的制造方法 |
CN102026499B (zh) * | 2009-09-14 | 2012-10-17 | 日月光半导体制造股份有限公司 | 基板结构的制造方法 |
JP2013178361A (ja) * | 2012-02-28 | 2013-09-09 | Canon Inc | 構造体の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10306768B2 (en) | Method for manufacturing traces of PCB | |
US6783654B2 (en) | Electrolytic plating method and device for a wiring board | |
US20190037703A1 (en) | Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier | |
CN103444275A (zh) | 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板 | |
KR20220047373A (ko) | 고밀도 인터커넥트 인쇄 회로 기판의 제조 시퀀스 및 고밀도 인터커넥트 인쇄 회로 기판 | |
CN100518444C (zh) | 利用激光钻孔机的过孔形成方法 | |
JP2005019577A (ja) | 半導体装置用テープキャリアの製造方法 | |
JP2009252952A (ja) | 銅充填めっき方法及びその方法で製造されたプリント配線基板 | |
JP2006339483A (ja) | 配線基板の製造方法及び配線基板 | |
JP2004047836A (ja) | プリント配線板とその製造方法 | |
JP4457843B2 (ja) | 回路基板の製造方法 | |
JP2009239184A (ja) | 多層印刷配線板 | |
JP2009272571A (ja) | プリント配線基板及びその製造方法 | |
JP2009167506A (ja) | 酸性電解銅めっき液およびこれを用いる微細配線回路の作製方法 | |
JP4345742B2 (ja) | 配線基板及びその製造方法 | |
JP2008218540A (ja) | 配線基板の製造方法 | |
JP2022545091A (ja) | 銅で充填されたマイクロビアを含む高密度相互接続プリント回路基板の製造方法 | |
JP2004319994A (ja) | プリント配線板の製造方法 | |
JP2016025307A (ja) | 配線基板の製造方法及び配線基板 | |
JP2005333050A (ja) | プリント配線板およびビアフィルめっきを用いたビアホールの形成方法 | |
KR101102789B1 (ko) | 이종금속 종자층을 기반으로 하는 에스에이피 공법의 홀 도금처리 방법 | |
JP4466169B2 (ja) | 半導体装置用基板の製造方法 | |
JP2002171066A (ja) | 多層配線基板の製造方法 | |
JP4051923B2 (ja) | ビルドアップ多層プリント配線板の製造方法 | |
KR20030080413A (ko) | 스텝 전류 밀도를 이용한 다층 인쇄회로기판용 마이크로비아홀의 전기도금 방법 |