JP3937993B2 - 配線板の製造方法 - Google Patents
配線板の製造方法 Download PDFInfo
- Publication number
- JP3937993B2 JP3937993B2 JP2002289550A JP2002289550A JP3937993B2 JP 3937993 B2 JP3937993 B2 JP 3937993B2 JP 2002289550 A JP2002289550 A JP 2002289550A JP 2002289550 A JP2002289550 A JP 2002289550A JP 3937993 B2 JP3937993 B2 JP 3937993B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- plating
- conductor
- conductor film
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【発明の属する技術分野】
本発明は、配線板の製造方法に関し、特に、絶縁基板の両面に形成された配線がブラインドビアで接続された配線板に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、絶縁基板の表面に配線を設けた配線板には、前記絶縁基板の第１主面に第１配線が設けられ、前記絶縁基板の第１主面の裏面（以下、第２主面と称する）に第２配線が設けられた両面配線板がある。
【０００３】
前記両面配線板は、例えば、図９及び図１０、ならびに図１１に示すように、絶縁基板１の第１主面１Ａに第１配線２Ａが設けられ、第２主面１Ｂに第２配線２Ｂが設けられている。ここで、図１０は図９の領域ＡＲ３の拡大図、図１１は図１０のＢ−Ｂ’線での断面図である。
【０００４】
また、前記両面配線板は、前記第１配線２Ａと前記第２配線２Ｂとは、図１１に示したように、前記第１配線２Ａ及び前記絶縁基板１を貫通して前記第２配線２Ｂに達する開口部（ブラインドビアホール；Blind Via Hole）ＢＶＨに設けられた配線接続導体３により電気的に接続されている。前記配線接続導体３は、例えば、電気銅めっきでなり、図１１に示したように、前記第１配線２Ａ上にも前記配線接続導体（電気銅めっき）３の薄い層が設けられている。以下、前記配線接続導体３のうち、前記ブラインドビアホールＢＶＨ内に設けられた部分を、ブラインドビアと称する。
【０００５】
また、前記第１配線２Ａ（配線接続導体３）及び前記第２配線２Ｂの表面には、例えば、金めっき、錫めっき、錫銀合金めっきなどの機能めっき４が設けられている。
【０００６】
また、前記絶縁基板１は、例えば、ポリイミドテープのように一方向に長尺なテープ状であり、図９に示したような、配線板として用いる領域ＡＲ４が繰り返し設けられている。
【０００７】
前記両面配線板を製造するときには、まず、図１２（ａ）に示すように、絶縁基板１の第１主面１Ａに第１導体膜２Ａ’を接着し、前記絶縁基板１の第２主面１Ｂに第２導体膜２Ｂ’を接着するとともに、前記第１導体膜２Ａ’及び前記絶縁基板１を貫通して前記第２導体膜２Ｂ’に達する開口部（ブラインドビアホール）ＢＶＨを形成する。
【０００８】
このとき、前記ブラインドビアホールＢＶＨは、例えば、前記絶縁基板１の第１主面１Ａに銅箔などの第１導体膜２Ａ’を接着し、前記絶縁基板１の第２主面１Ｂに第２導体膜２Ｂ’を接着した後、前記第１導体膜２Ａ’上から炭酸ガスレーザなどのレーザ光を照射して形成する。
【０００９】
また、前記ブラインドビアホールＢＶＨは、例えば、前記絶縁基板１の第１主面１Ａに前記第１導体膜２Ａ’を接着し、金型（抜き型）を用いた打ち抜き加工で貫通穴を形成した後、前記絶縁基板１の第２主面１Ｂに前記第２導体膜２Ｂ’を接着してもよい。このとき、前記第２導体膜２Ｂ’を接着することにより前記絶縁基板１の貫通穴の開口端がふさがれた状態になり、ブラインドビアホールＢＶＨとなる。
【００１０】
次に、図１２（ｂ）に示すように、前記ブラインドビアホールＢＶＨ内及び前記第１導体膜２Ａ’上に配線接続導体３を形成する。このとき、前記配線接続導体３は、例えば、電気銅めっきにより形成する（例えば、特許文献１参照）。
なお、ＢＶＨ内壁には無電解銅めっきやパラジウム系触媒による導通処理が前処理工程で必要である。
【００１１】
またこのとき、前記電気銅めっきは、前記ブラインドビアホールＢＶＨ内に選択的に形成され、且つ前記第１導体膜２Ａ’上に形成されるめっきの平坦性をよくするために、専用のめっき液（めっき浴）を用い、電流密度を２Ａ／dm2程度で行う。
【００１２】
またこのとき、例えば、前記ブラインドビアホールＢＶＨの開口径が６０μｍであり、深さが５０μｍであるときに、前記めっき条件により、前記ブラインドビアホールＢＶＨ内を前記配線接続導体３で完全に埋め込むには約４０分かかる。またこのとき、前記第１導体膜２Ａ’上に成膜されるめっきは１０μｍ程度増加する。
【００１３】
次に、図１２（ｃ）に示すように、前記第１導体膜２Ａ’及び前記第１導体膜２Ａ’上の配線接続導体３の不要な部分を除去して第１配線２Ａを形成するとともに、前記第２導体膜２Ｂ’の不要な部分を除去して第２配線２Ｂを形成する。
【００１４】
その後、前記第１配線２Ａ（配線接続導体３）及び前記第２配線２Ｂの表面に、例えば、金めっき、錫めっき、錫銀合金めっきなどの機能めっき４を形成すると、図１１に示したような配線板が得られる。
【００１５】
前記両面配線板は、例えば、ＬＧＡ型の半導体装置に用いられ、例えば、図１３に示すように、前記配線板の第１配線２Ａが設けられた面に半導体チップ５を設け、前記第１配線２Ａと前記半導体チップ５の外部電極５０１と接続導体（バンプ）６により電気的に接続する。また、前記配線板と前記半導体チップ５の間には、絶縁体７を設け、前記第１配線２Ａと前記半導体チップ５の外部電極５０１との接続部を封止する。またこのとき、前記第２配線２Ｂは、電子装置（電子モジュール）を形成するための実装基板などに設けられた配線（端子）と接続される外部接続端子（ランド）として用いられる。
【００１６】
【特許文献】
特開平１１−１０２９３７号公報（第３〜５頁、第１図）
【００１７】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、前記配線接続導体３を形成するための電気銅めっきを行うときに、電流密度が小さいので、前記ブラインドビアホールＢＶＨ内に前記銅めっきを充填させる時間が長くなり、生産性が悪いという問題があった。また、前記配線板の生産性が悪いため、前記配線板の製造コストが高くなるという問題があった。
【００１８】
また、前記ブラインドビアホールＢＶＨ内の配線接続導体（ブラインドビア）３は、前記絶縁基板１の熱膨張などによりはがれやクラックが発生して断線するのを防ぐために、なるべく厚く形成したほうがよい。しかしながら、従来の方法で形成した場合、電流密度が低く、めっきの成長速度が遅いので、前記ブラインドビアホール内の銅めっきを厚くすると、図１４に示すように、前記第１導体膜２Ａ’上のめっきも厚くなる。前記第１導体膜２Ａ’上のめっきが厚くなり、前記第１導体膜２Ａ’と前記第１導体膜２Ａ’上のめっきの厚さとの和Ｔ２が大きくなると、エッチングしたときに、エッチング残りや配線の形状不良が起こりやすい。そのため、前記第１配線２Ａの微細化が難しくなるという問題があった。
【００１９】
また、前記第１導体膜２Ａ’上のめっきが厚くなると、前記第１導体膜２Ａ’と前記第１導体膜２Ａ’上のめっきの厚さとの和Ｔ２と、前記第２導体膜２Ｂ’の厚さＴ３の差が大きくなるので、前記第１導体膜２Ａ’及び前記めっきと、前記第２導体膜２Ｂ’を同時にエッチングすると、前記第１配線２Ａもしくは前記第２配線２Ｂに形状不良が起こりやすい。そのため、前記第１導体膜２Ａ’上のめっきを研磨して薄くしたり、前記第１配線２Ａと前記第２配線２Ｂを個別に形成したりする必要があり、配線板の生産性が低下するという問題があった。
【００２０】
本発明の目的は、絶縁基板の第１主面に設けられた第１配線と前記絶縁基板の第２主面に設けられた第２配線がブラインドビアで接続されている配線板の生産性を向上させることが可能な技術を提供することにある。
【００２１】
本発明の他の目的は、絶縁基板の第１主面に設けられた第１配線と前記絶縁基板の第２主面に設けられた第２配線がブラインドビアで接続されている配線板において、ブラインドビアの接続性を向上させるとともに、配線の微細化を容易にすることが可能な技術を提供することにある。
【００２２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００２３】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下の通りである。
【００２４】
絶縁基板の第１主面に第１導体膜を接着し、前記絶縁基板の第１主面の裏面（第２主面）に第２導体膜を接着するとともに、前記第１導体膜及び前記絶縁基板を貫通して前記第２導体膜に達する開口部（以下、ブラインドビアホールと称する）を形成するブラインドビアホール形成工程と、前記ブラインドビアホール内および前記第１導体膜の表面に配線接続導体を形成して前記第１導体膜と前記第２導体膜を電気的に接続する配線接続導体形成工程と、前記第１導体膜及び前記配線接続導体の不要な部分を除去して第１配線を形成し、前記第２導体膜の不要な部分を除去して第２配線を形成する配線形成工程とを備える配線板の製造方法であって、前記配線接続導体形成工程は、前記第２導体膜を電極（陰極）とした電気めっきにより、前記ブラインドビアホール内に、前記絶縁基板の厚さよりも薄い第１めっきを形成する第１めっき形成工程と、前記第１導体膜、あるいは前記第１導体膜及び前記第２導体膜を電極（陰極）とした電気めっきにより、前記第１導体膜及び前記第１めっき上に第２めっきを形成する第２めっき形成工程とを備え、前記第１めっき形成工程は、電気めっきの電流密度を、前記第２めっき形成工程の電気めっきの電流密度よりも高くして行う配線板の製造方法である。
【００２５】
前記の手段において、前記配線接続導体形成工程を、前記第１めっき形成工程と前記第２めっき形成工程に分けることにより、途中までは電流密度が大きい状態で電気めっきを行う。一般に、電気めっきの厚さは電流密度に比例するので、前記の手段を用いることにより、従来の配線板の製造方法のように最初から電流密度が小さい状態で電気めっきを行う場合に比べて、短時間で前記配線接続導体を形成することができる。そのため、前記配線板の生産性が向上し、前記配線板の製造コストを低減することができる。
【００２６】
また、前記第１めっき形成工程において、電流密度が高い状態で前記第１めっきを形成した後、前記第２めっき形成工程で前記第２めっきを形成することにより、前記ブラインドビアホール内の配線接続導体（ブラインドビア）を厚くすることができる一方で、前記第１導体膜上の配線接続導体（第２めっき）が厚くなるのを防ぐことができる。そのため、前記ブラインドビアの接続性を向上させるとともに、前記第１配線の微細化を容易にすることができる。
【００２７】
またこのとき、前記第１めっきは、電流密度が大きい状態で形成しているので、前記第１めっきと前記第１導体膜とが電気的に接続されると、電流密度が不安定になり、前記第１導体膜上のめっきの平坦性が悪くなる可能性がある。そのため、前記第１めっきの厚さは、前記第１導体膜と電気的に接続されないように、前記絶縁基板の厚さよりも薄くする。特に、前記ブラインドビアホールの深さの３分の１から２分の１程度の厚さに形成する。
【００３４】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００３５】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００３６】
【発明の実施の形態】
（実施例）
図１乃至図３は、本発明による一実施例で作製された配線板の概略構成を示す模式図であり、図１は配線板の平面図、図２は図１の領域ＡＲ１の拡大平面図、図３は図２のＡ−Ａ’線での断面図である。
【００３７】
図１において、１は絶縁基板、１Ａは絶縁基板の第１主面、１Ｂは絶縁基板の第２主面、２Ａは第１配線（第１導体パターン）、２Ｂは第２配線（第２導体パターン）、３Ａは第１めっき、３Ｂは第２めっき、４は機能めっき、ＢＶＨはブラインドビアホール（Blind Via Hole）である。
【００３８】
本実施例の配線板は、図１及び図２、ならびに図３に示すように、絶縁基板１の第１主面１Ａに第１配線（第１導体パターン）２Ａが設けられ、前記絶縁基板１の第１主面１Ａの裏面（以下、第２主面と称する）１Ｂに第２配線（第２導体パターン）２Ｂが設けられている両面配線板である。
【００３９】
また、前記第１配線２Ａと前記第２配線２Ｂとは、図３に示すように、前記第１配線２Ａ及び前記絶縁基板１を貫通して前記第２配線２Ｂに達する開口部（以下、ブラインドビアホールと称する）ＢＶＨに設けられた配線接続導体（以下、ブラインドビアと称する）により電気的に接続されている。このとき、前記ブラインドビアは、図３に示したように、前記ブラインドビアホールＢＶＨの底面、すなわち前記第２配線２Ｂ上に設けられた第１めっき３Ａと、前記第１めっき３Ａ上及び前記第１配線２Ａ上に設けられた第２めっき３Ｂからなる。前記第１めっき３Ａ及び前記第２めっき３Ｂは、例えば、電気銅めっきでなる。
【００４０】
また、前記第１配線２Ａ（第２めっき３Ｂ）及び前記第２配線２Ｂの表面には、図３に示したように、機能めっき４が設けられている。前記機能めっき４は、例えば、半導体チップを実装するときの接合材としての機能を有するめっきであり、金めっき、錫めっき、錫銀合金めっきなどでなる。
【００４１】
また、本実施例の配線板は、例えば、ＬＧＡ（Land Grid Array）などの半導体装置のインターポーザとして用いられる配線板であって、一般に、ポリイミドテープなどの一方向に長尺なテープ状の絶縁基板１に、図１に示したような、配線板として用いる領域ＡＲ２が繰り返し設けられている。
【００４２】
図４及び図５は、本実施例の配線板の製造方法を説明するための模式図であり、図４（ａ）はブラインドビアホールを形成する工程の断面図、図４（ｂ）は第１めっきを形成する工程の断面図、図４（ｃ）は第２めっきを形成する工程の断面図、図５は第１配線及び第２配線を形成する工程の断面図である。また、図４（ａ）及び図４（ｂ）、ならびに図４（ｃ）において、２Ａ’は第１導体膜、２Ｂ’は第２導体膜である。
【００４３】
以下、図４及び図５に沿って、本実施例の配線板の製造方法について説明する。
【００４４】
まず、図４（ａ）に示すように、絶縁基板１の第１主面１Ａに第１導体膜２Ａ’を接着し、前記絶縁基板１の第２主面１Ｂに第２導体膜２Ｂを接着するとともに、前記第１導体膜２Ａ’及び前記絶縁基板１を貫通して前記第２導体膜２Ｂ’に達する開口部（ブラインドビアホール）ＢＶＨを形成する。
【００４５】
このとき、前記ブラインドビアホールＢＶＨは、例えば、前記絶縁基板１に前記第１導体膜２Ａ’及び前記第２導体膜２Ｂ’を接着した後、前記第１導体膜２Ａ’上から炭酸ガスレーザなどのレーザ光を照射して形成する。また、例えば、前記絶縁基板１に前記第１導体膜２Ａ’を接着し、金型（抜き型）を用いた打ち抜き加工で貫通穴をあけた後、前記絶縁基板１の第２主面１Ｂに前記第２導体膜２Ｂ’を接着して、前記貫通穴の一方の開口端をふさぐように形成してもよい。
【００４６】
次に、図４（ｂ）に示すように、前記ブラインドビアホールＢＶＨ内に、第１めっき３Ａを形成する。前記第１めっき３Ａは、例えば、前記第２導体膜２Ｂ’を電極（陰極）とした電気銅めっきで形成する。
【００４７】
このとき、前記第２導体膜２Ｂ’を電極とすることにより、前記第１導体膜２Ａ’上にはめっきが成長しないので、前記第１めっき３Ａは、電流密度が大きい状態で形成することができ、例えば、電流密度を２０Ａ／dm2程度にすることができる。
【００４８】
またこのとき、前記第１めっき３Ａが成長して前記第１導体膜２Ａ’と接触してしまうと、前記第１導体膜２Ａ’も電極となり、電流密度が不安定な状態で前記第１導体膜２Ａ’上にめっきが形成され、前記第１導体膜２Ａ’の平坦性が悪くなってしまう。そのため、前記第１めっき３Ａは、前記絶縁基板１の厚さＴ１よりも薄く形成することが好ましく、例えば、前記ブラインドビアホールＢＶＨの深さ、すなわち前記絶縁基板１と前記第１導体膜２Ａ’の厚さとの和の３分の１から２分の１程度の厚さになるようにする。
【００４９】
以上のようなことから、例えば、前記ブラインドビアホールＢＶＨの開口径が６０μｍであり、深さ、言い換えると前記絶縁基板１及び前記第１導体膜２Ａ’の厚さの和が５０μｍであるとすると、前記第１めっき３Ａは、３５μｍ程度の厚さするのが好ましく、電流密度を２０Ａ／dm2にした場合、前記第１めっき３Ａは、約８分で形成することができる。
【００５０】
次に、図４（ｃ）に示すように、前記ブラインドビアホールＢＶＨ内の第１めっき３Ａ上及び前記第１導体膜２Ａ’上に、第２めっき３Ｂを形成する。前記第２めっき３Ｂは、前記第１めっき３Ａと同様に、電気銅めっきで形成するが、前記第１導体膜２Ａ’上に形成されるめっきの平坦性をよくするために、電流密度は、例えば、２Ａ／dm2程度にして行う。
【００５１】
このとき、前記ブラインドビアホールＢＶＨ内には、すでに前記第１めっき３Ａが形成されているため、前記第１めっき３Ａ上の第２めっき３Ｂの厚さは５μｍ程度あれば十分であるが、図４（ｃ）に示したように、前記ブラインドビアホールＢＶＨを完全に埋め込むまで形成した場合でも、約１２分で形成することができる。
【００５２】
またこのとき、前記第２めっき３Ｂの形成するために必要な時間が短いので、前記第１導体膜２Ａ’上に形成されるめっき（第２めっき３Ｂ）が厚くなるのを防げる。そのため、前記第１導体膜２Ａ’と前記第１導体膜２Ａ’上の第２めっき３Ｂの厚さとの和Ｔ２と、前記第２導体膜２Ｂ’の厚さＴ３の差を小さくすることができる。
【００５３】
本実施例の配線板の製造方法を用いた場合、前記配線接続導体（ブラインドビア）を形成する工程には、前記第１めっき３Ａを形成する工程と前記第２めっき３Ｂを形成する工程の他に、例えば、洗浄工程などの工程が必要となるが、それらの工程でかかる時間を含めても、２５分から３０分程度で前記第１めっき３Ａ及び前記第２めっき３Ｂを形成することができる。一方、従来の配線板の製造方法のように、最初から電流密度が小さい状態で配線接続導体（ビア）３を形成した場合、前記ブラインドビアホールＢＶＨの開口径が６０μｍであり、深さが５０μｍであるとし、前記ブラインドビアホールＢＶＨ内の配線接続導体３の厚さが１５μｍ程度になるようにするには、電気銅めっきを行う工程だけで約４０分かかり、洗浄工程などを含めると５０分から１時間かかる。つまり、本実施例の配線板の製造方法を適用することで、前記ブラインドビアホールＢＶＨ内に配線接続導体を形成する工程に要する時間が約半分になり、配線板の製造にかかる時間を短縮することができる。
【００５４】
次に、図５に示すように、前記第１導体膜２Ａ’及び前記第１導体膜２Ａ’上の第２めっき３Ｂの不要な部分を除去して第１配線２Ａを形成し、前記第２導体膜２Ｂ’の不要な部分を除去して第２配線２Ｂを形成する。このとき、前記第１配線２Ａは、エッチングで不要な部分を除去して形成するが、前記第１導体膜２０１上の第２めっき３Ｂが薄いので、前記第１配線２Ａの微細化が容易になる。
【００５５】
その後、前記第１配線２Ａの表面及び前記第２配線２Ｂの表面に、機能めっき４を形成すると、図３に示したような配線板が得られる。前記機能めっき４は、例えば、金めっき、ニッケルめっきを下地とした金めっき、錫めっき、錫銀合金めっきなどで形成する。
【００５６】
図６は、本実施例で作製された配線板を用いた半導体装置の概略構成を示す模式断面図である。また、図６において、５は半導体チップ、５０１は半導体チップの外部電極、６は接続導体（バンプ）、７は絶縁体である。
【００５７】
本実施例の配線板は、例えば、ＬＧＡ型の半導体装置のインターポーザとして用いられ、図６に示すように、前記配線板の第１配線２Ａが設けられた面に半導体チップ５を設け、前記第１配線２Ａと前記半導体チップ５の外部電極５０１と接続導体（バンプ）６により電気的に接続する。また、前記配線板と前記半導体チップ５の間には、絶縁体７を設け、前記第１配線２Ａと前記半導体チップ５の外部電極５０１との接続部を封止する。またこのとき、前記第２配線２Ｂは、電子装置（電子モジュール）を形成するための実装基板などに設けられた配線（端子）と接続される外部接続端子（ランド）として用いられる。
【００５８】
以上説明したように、本実施例の配線板の製造方法によれば、電流密度が大きい状態で前記第１めっき３Ａを形成した後、電流密度を小さくして前記第２めっき３Ｂを薄く形成することにより、従来のように始めから電流密度が小さい状態で前記配線接続導体（ブラインドビア）３を形成する場合に比べて、短時間で配線板を形成することができる。そのため、前記配線板の生産性が向上し、前記配線板の製造コストを低減することができる。
【００５９】
また、前記ブラインドビアホールＢＶＨ内に、前記絶縁基板の厚さＴ１よりも薄く、且つ、前記ブラインドビアホールＢＶＨの深さの３分の１から２分の１程度の厚さの前記第１めっき３Ａを形成することにより、前記第１めっき３Ａ上の第２めっき３Ｂが薄くても、前記第１配線２Ａと前記第２配線２Ｂの接続信頼性を確保することができる。また、前記第１めっき３Ａ上の第２めっき３Ｂが薄い場合、前記第１配線２Ａ（第１導体膜２Ａ’）上のめっきも薄くすることができるので、前記第１配線２Ａの微細化が容易である。すなわち、本実施例の配線板の製造方法によれば、前記第１配線２Ａと前記第２配線２Ｂの接続信頼性を向上させるとともに、前記第１配線２Ａの微細化を容易にすることができる。
また、従来のビアフィリング法では、ＢＶＨ内壁に無電解銅めっき膜やパラジウム系触媒などの導通皮膜の形成が必要で、そのために複雑な前処理工程が必要であったが、本発明を用いることにより、導通皮膜の形成が必要となるので、前処理工程の大幅な簡略化を図ることができる。
【００６０】
図７及び図８は、前記実施例で作製された配線板の応用例を説明するための模式図であり、図７は前記配線板を用いた半導体装置の概略構成を示す断面図、図８は前記配線板の拡大断面図である。
【００６１】
前記実施例で説明した配線板のように、前記絶縁基板１の第１主面１Ａに第１配線２Ａが設けられ、前記絶縁基板１の第２主面１Ｂに第２配線２Ｂが設けられた両面配線板は、図６に示したように、前記第２配線２Ｂを外部接続端子として用いるＬＧＡ型の半導体装置に用いることが多い。しかしながら、前記実施例で説明した配線板は、前記ＬＧＡ型の半導体装置に限らず、例えば、ＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Size/Scale Package）などの半導体装置のインターポーザとして用いることもできる。前記ＢＧＡ型の半導体装置のインターポーザとして用いた場合には、図７に示すように、前記第２配線２Ｂ上に、錫鉛合金（はんだ）などのボール状の外部接続端子８を設ければよい。
【００６２】
またこのとき、前記絶縁基板１の第２主面１Ｂ側には、図８に示したように、前記外部接続端子８を形成する領域を除く領域に、はんだ保護膜（ソルダレジスト）などの保護膜９を設ける。
【００６３】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００６４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００６５】
（１）絶縁基板の第１主面に設けられた第１配線と前記絶縁基板の第２主面に設けられた第２配線がブラインドビアで接続されている配線板の生産性を向上させることができる。
【００６６】
（２）絶縁基板の第１主面に設けられた第１配線と前記絶縁基板の第２主面に設けられた第２配線がブラインドビアで接続されている配線板において、ブラインドビアの接続性を向上させるとともに、配線の微細化を容易にすることができる。
【図面の簡単な説明】
【図１】 本発明による一実施例で作製された配線板の概略構成を示す模式平面図である。
【図２】 本実施例で作製された配線板の概略構成を示す模式図であり、図１の領域ＡＲ１の拡大平面図である。
【図３】 本実施例で作製された配線板の概略構成を示す模式図であり、図２のＡ−Ａ’線での断面図である。
【図４】 本実施例の配線板の製造方法を説明するための模式図であり、図４（ａ）はブラインドビアホールを形成する工程の断面図、図４（ｂ）は第１めっきを形成する工程の断面図、図４（ｃ）は第２めっきを形成する工程の断面図である。
【図５】 本実施例の配線板の製造方法を説明するための模式図であり、第１配線及び第２配線を形成する工程の断面図である。
【図６】 本実施例で作製された配線板を用いた半導体装置の概略構成を示す模式断面図である。
【図７】 前記実施例で作製された配線板の応用例を説明するための模式図であり、前記配線板を用いた半導体装置の概略構成を示す断面図である。
【図８】 前記実施例で作製された配線板の応用例を説明するための模式図であり、前記配線板の拡大断面図である。
【図９】 従来の配線板の概略構成を示す模式平面図である。
【図１０】 従来の半導体装置に用いられる配線板の概略構成を示す模式図であり、図９の領域ＡＲ３の拡大平面図である。
【図１１】 従来の半導体装置に用いられる配線板の概略構成を示す模式図であり、図１０のＢ−Ｂ’線での断面図である。
【図１２】 従来の配線板の製造方法を説明するための模式図であり、図１２（ａ）はブラインドビアホールを形成する工程の断面図、図１２（ｂ）は配線接続導体（ブラインドビア）を形成する工程の断面図、図１２（ｃ）は第１配線及び第２配線を形成する工程の断面図である。
【図１３】 従来の半導体装置の概略構成を示す模式断面図である。
【図１４】 従来の配線板の課題を説明するための模式断面図である。
【符号の説明】
１ 絶縁基板
１Ａ 絶縁基板の第１主面
１Ｂ 絶縁基板の第２主面
２ 第１配線
２Ａ 第１配線
２Ａ’ 第１導体膜
２Ｂ 第２配線
２Ｂ’ 第２導体膜
３ 配線接続導体（ブラインドビア）
３Ａ 第１めっき
３Ｂ 第２めっき
４ 機能めっき
５ 半導体チップ
５０１ 半導体チップの外部電極
６ 接続導体（バンプ）
７ 絶縁体
８ 外部接続端子
９ 保護膜
ＢＶＨ ブラインドビアホール
【発明の属する技術分野】
本発明は、配線板の製造方法に関し、特に、絶縁基板の両面に形成された配線がブラインドビアで接続された配線板に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、絶縁基板の表面に配線を設けた配線板には、前記絶縁基板の第１主面に第１配線が設けられ、前記絶縁基板の第１主面の裏面（以下、第２主面と称する）に第２配線が設けられた両面配線板がある。
【０００３】
前記両面配線板は、例えば、図９及び図１０、ならびに図１１に示すように、絶縁基板１の第１主面１Ａに第１配線２Ａが設けられ、第２主面１Ｂに第２配線２Ｂが設けられている。ここで、図１０は図９の領域ＡＲ３の拡大図、図１１は図１０のＢ−Ｂ’線での断面図である。
【０００４】
また、前記両面配線板は、前記第１配線２Ａと前記第２配線２Ｂとは、図１１に示したように、前記第１配線２Ａ及び前記絶縁基板１を貫通して前記第２配線２Ｂに達する開口部（ブラインドビアホール；Blind Via Hole）ＢＶＨに設けられた配線接続導体３により電気的に接続されている。前記配線接続導体３は、例えば、電気銅めっきでなり、図１１に示したように、前記第１配線２Ａ上にも前記配線接続導体（電気銅めっき）３の薄い層が設けられている。以下、前記配線接続導体３のうち、前記ブラインドビアホールＢＶＨ内に設けられた部分を、ブラインドビアと称する。
【０００５】
また、前記第１配線２Ａ（配線接続導体３）及び前記第２配線２Ｂの表面には、例えば、金めっき、錫めっき、錫銀合金めっきなどの機能めっき４が設けられている。
【０００６】
また、前記絶縁基板１は、例えば、ポリイミドテープのように一方向に長尺なテープ状であり、図９に示したような、配線板として用いる領域ＡＲ４が繰り返し設けられている。
【０００７】
前記両面配線板を製造するときには、まず、図１２（ａ）に示すように、絶縁基板１の第１主面１Ａに第１導体膜２Ａ’を接着し、前記絶縁基板１の第２主面１Ｂに第２導体膜２Ｂ’を接着するとともに、前記第１導体膜２Ａ’及び前記絶縁基板１を貫通して前記第２導体膜２Ｂ’に達する開口部（ブラインドビアホール）ＢＶＨを形成する。
【０００８】
このとき、前記ブラインドビアホールＢＶＨは、例えば、前記絶縁基板１の第１主面１Ａに銅箔などの第１導体膜２Ａ’を接着し、前記絶縁基板１の第２主面１Ｂに第２導体膜２Ｂ’を接着した後、前記第１導体膜２Ａ’上から炭酸ガスレーザなどのレーザ光を照射して形成する。
【０００９】
また、前記ブラインドビアホールＢＶＨは、例えば、前記絶縁基板１の第１主面１Ａに前記第１導体膜２Ａ’を接着し、金型（抜き型）を用いた打ち抜き加工で貫通穴を形成した後、前記絶縁基板１の第２主面１Ｂに前記第２導体膜２Ｂ’を接着してもよい。このとき、前記第２導体膜２Ｂ’を接着することにより前記絶縁基板１の貫通穴の開口端がふさがれた状態になり、ブラインドビアホールＢＶＨとなる。
【００１０】
次に、図１２（ｂ）に示すように、前記ブラインドビアホールＢＶＨ内及び前記第１導体膜２Ａ’上に配線接続導体３を形成する。このとき、前記配線接続導体３は、例えば、電気銅めっきにより形成する（例えば、特許文献１参照）。
なお、ＢＶＨ内壁には無電解銅めっきやパラジウム系触媒による導通処理が前処理工程で必要である。
【００１１】
またこのとき、前記電気銅めっきは、前記ブラインドビアホールＢＶＨ内に選択的に形成され、且つ前記第１導体膜２Ａ’上に形成されるめっきの平坦性をよくするために、専用のめっき液（めっき浴）を用い、電流密度を２Ａ／dm2程度で行う。
【００１２】
またこのとき、例えば、前記ブラインドビアホールＢＶＨの開口径が６０μｍであり、深さが５０μｍであるときに、前記めっき条件により、前記ブラインドビアホールＢＶＨ内を前記配線接続導体３で完全に埋め込むには約４０分かかる。またこのとき、前記第１導体膜２Ａ’上に成膜されるめっきは１０μｍ程度増加する。
【００１３】
次に、図１２（ｃ）に示すように、前記第１導体膜２Ａ’及び前記第１導体膜２Ａ’上の配線接続導体３の不要な部分を除去して第１配線２Ａを形成するとともに、前記第２導体膜２Ｂ’の不要な部分を除去して第２配線２Ｂを形成する。
【００１４】
その後、前記第１配線２Ａ（配線接続導体３）及び前記第２配線２Ｂの表面に、例えば、金めっき、錫めっき、錫銀合金めっきなどの機能めっき４を形成すると、図１１に示したような配線板が得られる。
【００１５】
前記両面配線板は、例えば、ＬＧＡ型の半導体装置に用いられ、例えば、図１３に示すように、前記配線板の第１配線２Ａが設けられた面に半導体チップ５を設け、前記第１配線２Ａと前記半導体チップ５の外部電極５０１と接続導体（バンプ）６により電気的に接続する。また、前記配線板と前記半導体チップ５の間には、絶縁体７を設け、前記第１配線２Ａと前記半導体チップ５の外部電極５０１との接続部を封止する。またこのとき、前記第２配線２Ｂは、電子装置（電子モジュール）を形成するための実装基板などに設けられた配線（端子）と接続される外部接続端子（ランド）として用いられる。
【００１６】
【特許文献】
特開平１１−１０２９３７号公報（第３〜５頁、第１図）
【００１７】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、前記配線接続導体３を形成するための電気銅めっきを行うときに、電流密度が小さいので、前記ブラインドビアホールＢＶＨ内に前記銅めっきを充填させる時間が長くなり、生産性が悪いという問題があった。また、前記配線板の生産性が悪いため、前記配線板の製造コストが高くなるという問題があった。
【００１８】
また、前記ブラインドビアホールＢＶＨ内の配線接続導体（ブラインドビア）３は、前記絶縁基板１の熱膨張などによりはがれやクラックが発生して断線するのを防ぐために、なるべく厚く形成したほうがよい。しかしながら、従来の方法で形成した場合、電流密度が低く、めっきの成長速度が遅いので、前記ブラインドビアホール内の銅めっきを厚くすると、図１４に示すように、前記第１導体膜２Ａ’上のめっきも厚くなる。前記第１導体膜２Ａ’上のめっきが厚くなり、前記第１導体膜２Ａ’と前記第１導体膜２Ａ’上のめっきの厚さとの和Ｔ２が大きくなると、エッチングしたときに、エッチング残りや配線の形状不良が起こりやすい。そのため、前記第１配線２Ａの微細化が難しくなるという問題があった。
【００１９】
また、前記第１導体膜２Ａ’上のめっきが厚くなると、前記第１導体膜２Ａ’と前記第１導体膜２Ａ’上のめっきの厚さとの和Ｔ２と、前記第２導体膜２Ｂ’の厚さＴ３の差が大きくなるので、前記第１導体膜２Ａ’及び前記めっきと、前記第２導体膜２Ｂ’を同時にエッチングすると、前記第１配線２Ａもしくは前記第２配線２Ｂに形状不良が起こりやすい。そのため、前記第１導体膜２Ａ’上のめっきを研磨して薄くしたり、前記第１配線２Ａと前記第２配線２Ｂを個別に形成したりする必要があり、配線板の生産性が低下するという問題があった。
【００２０】
本発明の目的は、絶縁基板の第１主面に設けられた第１配線と前記絶縁基板の第２主面に設けられた第２配線がブラインドビアで接続されている配線板の生産性を向上させることが可能な技術を提供することにある。
【００２１】
本発明の他の目的は、絶縁基板の第１主面に設けられた第１配線と前記絶縁基板の第２主面に設けられた第２配線がブラインドビアで接続されている配線板において、ブラインドビアの接続性を向上させるとともに、配線の微細化を容易にすることが可能な技術を提供することにある。
【００２２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００２３】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下の通りである。
【００２４】
絶縁基板の第１主面に第１導体膜を接着し、前記絶縁基板の第１主面の裏面（第２主面）に第２導体膜を接着するとともに、前記第１導体膜及び前記絶縁基板を貫通して前記第２導体膜に達する開口部（以下、ブラインドビアホールと称する）を形成するブラインドビアホール形成工程と、前記ブラインドビアホール内および前記第１導体膜の表面に配線接続導体を形成して前記第１導体膜と前記第２導体膜を電気的に接続する配線接続導体形成工程と、前記第１導体膜及び前記配線接続導体の不要な部分を除去して第１配線を形成し、前記第２導体膜の不要な部分を除去して第２配線を形成する配線形成工程とを備える配線板の製造方法であって、前記配線接続導体形成工程は、前記第２導体膜を電極（陰極）とした電気めっきにより、前記ブラインドビアホール内に、前記絶縁基板の厚さよりも薄い第１めっきを形成する第１めっき形成工程と、前記第１導体膜、あるいは前記第１導体膜及び前記第２導体膜を電極（陰極）とした電気めっきにより、前記第１導体膜及び前記第１めっき上に第２めっきを形成する第２めっき形成工程とを備え、前記第１めっき形成工程は、電気めっきの電流密度を、前記第２めっき形成工程の電気めっきの電流密度よりも高くして行う配線板の製造方法である。
【００２５】
前記の手段において、前記配線接続導体形成工程を、前記第１めっき形成工程と前記第２めっき形成工程に分けることにより、途中までは電流密度が大きい状態で電気めっきを行う。一般に、電気めっきの厚さは電流密度に比例するので、前記の手段を用いることにより、従来の配線板の製造方法のように最初から電流密度が小さい状態で電気めっきを行う場合に比べて、短時間で前記配線接続導体を形成することができる。そのため、前記配線板の生産性が向上し、前記配線板の製造コストを低減することができる。
【００２６】
また、前記第１めっき形成工程において、電流密度が高い状態で前記第１めっきを形成した後、前記第２めっき形成工程で前記第２めっきを形成することにより、前記ブラインドビアホール内の配線接続導体（ブラインドビア）を厚くすることができる一方で、前記第１導体膜上の配線接続導体（第２めっき）が厚くなるのを防ぐことができる。そのため、前記ブラインドビアの接続性を向上させるとともに、前記第１配線の微細化を容易にすることができる。
【００２７】
またこのとき、前記第１めっきは、電流密度が大きい状態で形成しているので、前記第１めっきと前記第１導体膜とが電気的に接続されると、電流密度が不安定になり、前記第１導体膜上のめっきの平坦性が悪くなる可能性がある。そのため、前記第１めっきの厚さは、前記第１導体膜と電気的に接続されないように、前記絶縁基板の厚さよりも薄くする。特に、前記ブラインドビアホールの深さの３分の１から２分の１程度の厚さに形成する。
【００３４】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００３５】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００３６】
【発明の実施の形態】
（実施例）
図１乃至図３は、本発明による一実施例で作製された配線板の概略構成を示す模式図であり、図１は配線板の平面図、図２は図１の領域ＡＲ１の拡大平面図、図３は図２のＡ−Ａ’線での断面図である。
【００３７】
図１において、１は絶縁基板、１Ａは絶縁基板の第１主面、１Ｂは絶縁基板の第２主面、２Ａは第１配線（第１導体パターン）、２Ｂは第２配線（第２導体パターン）、３Ａは第１めっき、３Ｂは第２めっき、４は機能めっき、ＢＶＨはブラインドビアホール（Blind Via Hole）である。
【００３８】
本実施例の配線板は、図１及び図２、ならびに図３に示すように、絶縁基板１の第１主面１Ａに第１配線（第１導体パターン）２Ａが設けられ、前記絶縁基板１の第１主面１Ａの裏面（以下、第２主面と称する）１Ｂに第２配線（第２導体パターン）２Ｂが設けられている両面配線板である。
【００３９】
また、前記第１配線２Ａと前記第２配線２Ｂとは、図３に示すように、前記第１配線２Ａ及び前記絶縁基板１を貫通して前記第２配線２Ｂに達する開口部（以下、ブラインドビアホールと称する）ＢＶＨに設けられた配線接続導体（以下、ブラインドビアと称する）により電気的に接続されている。このとき、前記ブラインドビアは、図３に示したように、前記ブラインドビアホールＢＶＨの底面、すなわち前記第２配線２Ｂ上に設けられた第１めっき３Ａと、前記第１めっき３Ａ上及び前記第１配線２Ａ上に設けられた第２めっき３Ｂからなる。前記第１めっき３Ａ及び前記第２めっき３Ｂは、例えば、電気銅めっきでなる。
【００４０】
また、前記第１配線２Ａ（第２めっき３Ｂ）及び前記第２配線２Ｂの表面には、図３に示したように、機能めっき４が設けられている。前記機能めっき４は、例えば、半導体チップを実装するときの接合材としての機能を有するめっきであり、金めっき、錫めっき、錫銀合金めっきなどでなる。
【００４１】
また、本実施例の配線板は、例えば、ＬＧＡ（Land Grid Array）などの半導体装置のインターポーザとして用いられる配線板であって、一般に、ポリイミドテープなどの一方向に長尺なテープ状の絶縁基板１に、図１に示したような、配線板として用いる領域ＡＲ２が繰り返し設けられている。
【００４２】
図４及び図５は、本実施例の配線板の製造方法を説明するための模式図であり、図４（ａ）はブラインドビアホールを形成する工程の断面図、図４（ｂ）は第１めっきを形成する工程の断面図、図４（ｃ）は第２めっきを形成する工程の断面図、図５は第１配線及び第２配線を形成する工程の断面図である。また、図４（ａ）及び図４（ｂ）、ならびに図４（ｃ）において、２Ａ’は第１導体膜、２Ｂ’は第２導体膜である。
【００４３】
以下、図４及び図５に沿って、本実施例の配線板の製造方法について説明する。
【００４４】
まず、図４（ａ）に示すように、絶縁基板１の第１主面１Ａに第１導体膜２Ａ’を接着し、前記絶縁基板１の第２主面１Ｂに第２導体膜２Ｂを接着するとともに、前記第１導体膜２Ａ’及び前記絶縁基板１を貫通して前記第２導体膜２Ｂ’に達する開口部（ブラインドビアホール）ＢＶＨを形成する。
【００４５】
このとき、前記ブラインドビアホールＢＶＨは、例えば、前記絶縁基板１に前記第１導体膜２Ａ’及び前記第２導体膜２Ｂ’を接着した後、前記第１導体膜２Ａ’上から炭酸ガスレーザなどのレーザ光を照射して形成する。また、例えば、前記絶縁基板１に前記第１導体膜２Ａ’を接着し、金型（抜き型）を用いた打ち抜き加工で貫通穴をあけた後、前記絶縁基板１の第２主面１Ｂに前記第２導体膜２Ｂ’を接着して、前記貫通穴の一方の開口端をふさぐように形成してもよい。
【００４６】
次に、図４（ｂ）に示すように、前記ブラインドビアホールＢＶＨ内に、第１めっき３Ａを形成する。前記第１めっき３Ａは、例えば、前記第２導体膜２Ｂ’を電極（陰極）とした電気銅めっきで形成する。
【００４７】
このとき、前記第２導体膜２Ｂ’を電極とすることにより、前記第１導体膜２Ａ’上にはめっきが成長しないので、前記第１めっき３Ａは、電流密度が大きい状態で形成することができ、例えば、電流密度を２０Ａ／dm2程度にすることができる。
【００４８】
またこのとき、前記第１めっき３Ａが成長して前記第１導体膜２Ａ’と接触してしまうと、前記第１導体膜２Ａ’も電極となり、電流密度が不安定な状態で前記第１導体膜２Ａ’上にめっきが形成され、前記第１導体膜２Ａ’の平坦性が悪くなってしまう。そのため、前記第１めっき３Ａは、前記絶縁基板１の厚さＴ１よりも薄く形成することが好ましく、例えば、前記ブラインドビアホールＢＶＨの深さ、すなわち前記絶縁基板１と前記第１導体膜２Ａ’の厚さとの和の３分の１から２分の１程度の厚さになるようにする。
【００４９】
以上のようなことから、例えば、前記ブラインドビアホールＢＶＨの開口径が６０μｍであり、深さ、言い換えると前記絶縁基板１及び前記第１導体膜２Ａ’の厚さの和が５０μｍであるとすると、前記第１めっき３Ａは、３５μｍ程度の厚さするのが好ましく、電流密度を２０Ａ／dm2にした場合、前記第１めっき３Ａは、約８分で形成することができる。
【００５０】
次に、図４（ｃ）に示すように、前記ブラインドビアホールＢＶＨ内の第１めっき３Ａ上及び前記第１導体膜２Ａ’上に、第２めっき３Ｂを形成する。前記第２めっき３Ｂは、前記第１めっき３Ａと同様に、電気銅めっきで形成するが、前記第１導体膜２Ａ’上に形成されるめっきの平坦性をよくするために、電流密度は、例えば、２Ａ／dm2程度にして行う。
【００５１】
このとき、前記ブラインドビアホールＢＶＨ内には、すでに前記第１めっき３Ａが形成されているため、前記第１めっき３Ａ上の第２めっき３Ｂの厚さは５μｍ程度あれば十分であるが、図４（ｃ）に示したように、前記ブラインドビアホールＢＶＨを完全に埋め込むまで形成した場合でも、約１２分で形成することができる。
【００５２】
またこのとき、前記第２めっき３Ｂの形成するために必要な時間が短いので、前記第１導体膜２Ａ’上に形成されるめっき（第２めっき３Ｂ）が厚くなるのを防げる。そのため、前記第１導体膜２Ａ’と前記第１導体膜２Ａ’上の第２めっき３Ｂの厚さとの和Ｔ２と、前記第２導体膜２Ｂ’の厚さＴ３の差を小さくすることができる。
【００５３】
本実施例の配線板の製造方法を用いた場合、前記配線接続導体（ブラインドビア）を形成する工程には、前記第１めっき３Ａを形成する工程と前記第２めっき３Ｂを形成する工程の他に、例えば、洗浄工程などの工程が必要となるが、それらの工程でかかる時間を含めても、２５分から３０分程度で前記第１めっき３Ａ及び前記第２めっき３Ｂを形成することができる。一方、従来の配線板の製造方法のように、最初から電流密度が小さい状態で配線接続導体（ビア）３を形成した場合、前記ブラインドビアホールＢＶＨの開口径が６０μｍであり、深さが５０μｍであるとし、前記ブラインドビアホールＢＶＨ内の配線接続導体３の厚さが１５μｍ程度になるようにするには、電気銅めっきを行う工程だけで約４０分かかり、洗浄工程などを含めると５０分から１時間かかる。つまり、本実施例の配線板の製造方法を適用することで、前記ブラインドビアホールＢＶＨ内に配線接続導体を形成する工程に要する時間が約半分になり、配線板の製造にかかる時間を短縮することができる。
【００５４】
次に、図５に示すように、前記第１導体膜２Ａ’及び前記第１導体膜２Ａ’上の第２めっき３Ｂの不要な部分を除去して第１配線２Ａを形成し、前記第２導体膜２Ｂ’の不要な部分を除去して第２配線２Ｂを形成する。このとき、前記第１配線２Ａは、エッチングで不要な部分を除去して形成するが、前記第１導体膜２０１上の第２めっき３Ｂが薄いので、前記第１配線２Ａの微細化が容易になる。
【００５５】
その後、前記第１配線２Ａの表面及び前記第２配線２Ｂの表面に、機能めっき４を形成すると、図３に示したような配線板が得られる。前記機能めっき４は、例えば、金めっき、ニッケルめっきを下地とした金めっき、錫めっき、錫銀合金めっきなどで形成する。
【００５６】
図６は、本実施例で作製された配線板を用いた半導体装置の概略構成を示す模式断面図である。また、図６において、５は半導体チップ、５０１は半導体チップの外部電極、６は接続導体（バンプ）、７は絶縁体である。
【００５７】
本実施例の配線板は、例えば、ＬＧＡ型の半導体装置のインターポーザとして用いられ、図６に示すように、前記配線板の第１配線２Ａが設けられた面に半導体チップ５を設け、前記第１配線２Ａと前記半導体チップ５の外部電極５０１と接続導体（バンプ）６により電気的に接続する。また、前記配線板と前記半導体チップ５の間には、絶縁体７を設け、前記第１配線２Ａと前記半導体チップ５の外部電極５０１との接続部を封止する。またこのとき、前記第２配線２Ｂは、電子装置（電子モジュール）を形成するための実装基板などに設けられた配線（端子）と接続される外部接続端子（ランド）として用いられる。
【００５８】
以上説明したように、本実施例の配線板の製造方法によれば、電流密度が大きい状態で前記第１めっき３Ａを形成した後、電流密度を小さくして前記第２めっき３Ｂを薄く形成することにより、従来のように始めから電流密度が小さい状態で前記配線接続導体（ブラインドビア）３を形成する場合に比べて、短時間で配線板を形成することができる。そのため、前記配線板の生産性が向上し、前記配線板の製造コストを低減することができる。
【００５９】
また、前記ブラインドビアホールＢＶＨ内に、前記絶縁基板の厚さＴ１よりも薄く、且つ、前記ブラインドビアホールＢＶＨの深さの３分の１から２分の１程度の厚さの前記第１めっき３Ａを形成することにより、前記第１めっき３Ａ上の第２めっき３Ｂが薄くても、前記第１配線２Ａと前記第２配線２Ｂの接続信頼性を確保することができる。また、前記第１めっき３Ａ上の第２めっき３Ｂが薄い場合、前記第１配線２Ａ（第１導体膜２Ａ’）上のめっきも薄くすることができるので、前記第１配線２Ａの微細化が容易である。すなわち、本実施例の配線板の製造方法によれば、前記第１配線２Ａと前記第２配線２Ｂの接続信頼性を向上させるとともに、前記第１配線２Ａの微細化を容易にすることができる。
また、従来のビアフィリング法では、ＢＶＨ内壁に無電解銅めっき膜やパラジウム系触媒などの導通皮膜の形成が必要で、そのために複雑な前処理工程が必要であったが、本発明を用いることにより、導通皮膜の形成が必要となるので、前処理工程の大幅な簡略化を図ることができる。
【００６０】
図７及び図８は、前記実施例で作製された配線板の応用例を説明するための模式図であり、図７は前記配線板を用いた半導体装置の概略構成を示す断面図、図８は前記配線板の拡大断面図である。
【００６１】
前記実施例で説明した配線板のように、前記絶縁基板１の第１主面１Ａに第１配線２Ａが設けられ、前記絶縁基板１の第２主面１Ｂに第２配線２Ｂが設けられた両面配線板は、図６に示したように、前記第２配線２Ｂを外部接続端子として用いるＬＧＡ型の半導体装置に用いることが多い。しかしながら、前記実施例で説明した配線板は、前記ＬＧＡ型の半導体装置に限らず、例えば、ＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Size/Scale Package）などの半導体装置のインターポーザとして用いることもできる。前記ＢＧＡ型の半導体装置のインターポーザとして用いた場合には、図７に示すように、前記第２配線２Ｂ上に、錫鉛合金（はんだ）などのボール状の外部接続端子８を設ければよい。
【００６２】
またこのとき、前記絶縁基板１の第２主面１Ｂ側には、図８に示したように、前記外部接続端子８を形成する領域を除く領域に、はんだ保護膜（ソルダレジスト）などの保護膜９を設ける。
【００６３】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００６４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００６５】
（１）絶縁基板の第１主面に設けられた第１配線と前記絶縁基板の第２主面に設けられた第２配線がブラインドビアで接続されている配線板の生産性を向上させることができる。
【００６６】
（２）絶縁基板の第１主面に設けられた第１配線と前記絶縁基板の第２主面に設けられた第２配線がブラインドビアで接続されている配線板において、ブラインドビアの接続性を向上させるとともに、配線の微細化を容易にすることができる。
【図面の簡単な説明】
【図１】 本発明による一実施例で作製された配線板の概略構成を示す模式平面図である。
【図２】 本実施例で作製された配線板の概略構成を示す模式図であり、図１の領域ＡＲ１の拡大平面図である。
【図３】 本実施例で作製された配線板の概略構成を示す模式図であり、図２のＡ−Ａ’線での断面図である。
【図４】 本実施例の配線板の製造方法を説明するための模式図であり、図４（ａ）はブラインドビアホールを形成する工程の断面図、図４（ｂ）は第１めっきを形成する工程の断面図、図４（ｃ）は第２めっきを形成する工程の断面図である。
【図５】 本実施例の配線板の製造方法を説明するための模式図であり、第１配線及び第２配線を形成する工程の断面図である。
【図６】 本実施例で作製された配線板を用いた半導体装置の概略構成を示す模式断面図である。
【図７】 前記実施例で作製された配線板の応用例を説明するための模式図であり、前記配線板を用いた半導体装置の概略構成を示す断面図である。
【図８】 前記実施例で作製された配線板の応用例を説明するための模式図であり、前記配線板の拡大断面図である。
【図９】 従来の配線板の概略構成を示す模式平面図である。
【図１０】 従来の半導体装置に用いられる配線板の概略構成を示す模式図であり、図９の領域ＡＲ３の拡大平面図である。
【図１１】 従来の半導体装置に用いられる配線板の概略構成を示す模式図であり、図１０のＢ−Ｂ’線での断面図である。
【図１２】 従来の配線板の製造方法を説明するための模式図であり、図１２（ａ）はブラインドビアホールを形成する工程の断面図、図１２（ｂ）は配線接続導体（ブラインドビア）を形成する工程の断面図、図１２（ｃ）は第１配線及び第２配線を形成する工程の断面図である。
【図１３】 従来の半導体装置の概略構成を示す模式断面図である。
【図１４】 従来の配線板の課題を説明するための模式断面図である。
【符号の説明】
１ 絶縁基板
１Ａ 絶縁基板の第１主面
１Ｂ 絶縁基板の第２主面
２ 第１配線
２Ａ 第１配線
２Ａ’ 第１導体膜
２Ｂ 第２配線
２Ｂ’ 第２導体膜
３ 配線接続導体（ブラインドビア）
３Ａ 第１めっき
３Ｂ 第２めっき
４ 機能めっき
５ 半導体チップ
５０１ 半導体チップの外部電極
６ 接続導体（バンプ）
７ 絶縁体
８ 外部接続端子
９ 保護膜
ＢＶＨ ブラインドビアホール
Claims (1)
- 絶縁基板の第１主面に第１導体膜を接着し、前記絶縁基板の第１主面の裏面である第２主面に第２導体膜を接着するとともに、前記第１導体膜及び前記絶縁基板を貫通して前記第２導体膜に達する開口部であるブラインドビアホールを形成するブラインドビアホール形成工程と、前記ブラインドビアホール内および前記第１導体膜の表面に配線接続導体を形成して前記第１導体膜と前記第２導体膜を電気的に接続する配線接続導体形成工程と、前記第１導体膜及び前記配線接続導体の不要な部分を除去して第１配線を形成し、前記第２導体膜の不要な部分を除去して第２配線を形成する配線形成工程とを備える配線板の製造方法であって、
前記配線接続導体形成工程は、
前記第２導体膜を陰極とした電気めっきにより、前記ブラインドビアホール内の前記第２導体膜上に、前記絶縁基板の厚さよりも薄く、且つ、前記ブラインドビアホールの深さの３分の１から２分の１の厚さを有する第１めっきを形成する第１めっき形成工程と、
前記第１導体膜、あるいは前記第１導体膜及び前記第２導体膜を陰極とした電気めっきにより、前記第１導体膜及び前記第１めっき上に第２めっきを形成する第２めっき形成工程とを備え、
前記第１めっき形成工程は、電気めっきの電流密度を、前記第２めっき形成工程の電気めっきの電流密度よりも高くして行うことを特徴とする配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002289550A JP3937993B2 (ja) | 2002-10-02 | 2002-10-02 | 配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002289550A JP3937993B2 (ja) | 2002-10-02 | 2002-10-02 | 配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004128177A JP2004128177A (ja) | 2004-04-22 |
| JP3937993B2 true JP3937993B2 (ja) | 2007-06-27 |
Family
ID=32281683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002289550A Expired - Fee Related JP3937993B2 (ja) | 2002-10-02 | 2002-10-02 | 配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3937993B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006033271A1 (ja) * | 2004-09-22 | 2006-03-30 | Advantest Corporation | 高周波回路装置 |
| JP2006114578A (ja) * | 2004-10-13 | 2006-04-27 | Yamato Denki Kogyo Kk | プリント配線板の製造方法 |
| JP4457843B2 (ja) * | 2004-10-15 | 2010-04-28 | 住友ベークライト株式会社 | 回路基板の製造方法 |
| JP4150930B2 (ja) * | 2004-10-21 | 2008-09-17 | 日立電線株式会社 | 半導体装置用両面配線テープキャリアの製造方法 |
| JP4227967B2 (ja) * | 2005-03-08 | 2009-02-18 | Ｔｄｋ株式会社 | 基板及び電子部品の製造方法 |
| JP4945919B2 (ja) * | 2005-04-25 | 2012-06-06 | 凸版印刷株式会社 | Ｂｇａ型多層回路配線板 |
| JP4227973B2 (ja) | 2005-05-26 | 2009-02-18 | Ｔｄｋ株式会社 | 基板、電子部品、及び、これらの製造方法 |
| JP2007242790A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Cable Ltd | 半導体装置用両面配線テープキャリアおよびその製造方法 |
| JP5145661B2 (ja) * | 2006-06-22 | 2013-02-20 | 株式会社トッパンＮｅｃサーキットソリューションズ | 印刷配線板の製造方法及びめっき装置 |
| WO2008153185A1 (ja) * | 2007-06-15 | 2008-12-18 | Meltex Inc. | プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板 |
| US9159699B2 (en) | 2012-11-13 | 2015-10-13 | Delta Electronics, Inc. | Interconnection structure having a via structure |
| US9209164B2 (en) | 2012-11-13 | 2015-12-08 | Delta Electronics, Inc. | Interconnection structure of package structure and method of forming the same |
| JP6241641B2 (ja) * | 2013-03-28 | 2017-12-06 | 日立化成株式会社 | 多層配線基板の製造方法 |
| JP6819268B2 (ja) * | 2016-12-15 | 2021-01-27 | 凸版印刷株式会社 | 配線基板、多層配線基板、及び配線基板の製造方法 |
| JP7097139B2 (ja) * | 2018-07-26 | 2022-07-07 | 京セラ株式会社 | 配線基板 |
-
2002
- 2002-10-02 JP JP2002289550A patent/JP3937993B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004128177A (ja) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100721489B1 (ko) | 회로 장치 및 그 제조 방법 | |
| JP3937993B2 (ja) | 配線板の製造方法 | |
| US6670718B2 (en) | Wiring board utilizing a conductive member having a reduced thickness | |
| KR100709662B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000188358A (ja) | 半導体装置 | |
| KR100728855B1 (ko) | 회로 장치의 제조 방법 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| KR20040101924A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2008172267A (ja) | 集積回路パッケージの製造方法および集積回路パッケージ | |
| KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP4498378B2 (ja) | 基板およびその製造方法、回路装置およびその製造方法 | |
| US20090201657A1 (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
| JP2007134458A (ja) | 配線基板の製造方法および半導体装置の製造方法 | |
| JP7382170B2 (ja) | 半導体装置 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| JP2006294825A (ja) | 半導体集積回路装置 | |
| JPH11297740A (ja) | 半導体チップが実装されるキャリアテープ、および半導体装置 | |
| JP2765632B2 (ja) | 半導体装置用パッケージ | |
| JPS59124794A (ja) | 電子回路基板の製造方法 | |
| JP4390908B2 (ja) | 配線部材の製造方法 | |
| JP2004158737A (ja) | 配線板の製造方法 | |
| JP3541740B2 (ja) | Ｔａｂテープの製造方法 | |
| JPH0992675A (ja) | 半導体装置及びその製造方法 | |
| JPS59200427A (ja) | ハイブリツド集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20041119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |