JPH1070211A - テープキャリア及びその製造方法 - Google Patents

テープキャリア及びその製造方法

Info

Publication number
JPH1070211A
JPH1070211A JP8225124A JP22512496A JPH1070211A JP H1070211 A JPH1070211 A JP H1070211A JP 8225124 A JP8225124 A JP 8225124A JP 22512496 A JP22512496 A JP 22512496A JP H1070211 A JPH1070211 A JP H1070211A
Authority
JP
Japan
Prior art keywords
semiconductor
wiring layer
opening
tape
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8225124A
Other languages
English (en)
Other versions
JP3684700B2 (ja
Inventor
Tadakatsu Ota
忠勝 太田
Shinichi Nagamori
進一 永森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP22512496A priority Critical patent/JP3684700B2/ja
Publication of JPH1070211A publication Critical patent/JPH1070211A/ja
Application granted granted Critical
Publication of JP3684700B2 publication Critical patent/JP3684700B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明は、多ピン化の際に、めっきリードを
原因とする短絡、絶縁性低下、静電容量の発生等を無く
し、信頼性の向上と共に、配線パターンの設計自由度の
向上を図る。 【解決手段】 略中央に半導体チップ搭載用の開口部
(5) が形成された絶縁テープ(1) と、絶縁テープの片面
上に選択的に形成された第1配線層(3b)と、絶縁テープ
の他の片面上に選択的に形成された第2配線層(6b)と、
第1配線層と第2配線層とを接続する層間接続部材(8)
と、第1配線層から連続的に形成され、且つ表面にめっ
き層(9) を有し、外部要素と電気的に接続するための複
数のランド(3a)と、第2配線層から櫛歯状に形成され、
先端が開口部の周縁よりも内側に位置する半導体接続用
電極(6b)と、半導体接続用電極の櫛歯状の先端を互いに
電気的に接続する先端接続部材(21)とを備えたテープキ
ャリア及びその製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップのパ
ッケージに用いられるテープキャリア及びその製造方法
に係わり、特に、電解めっきのための配線を低減して集
積度を向上し得るテープキャリア及びその製造方法に関
する。
【0002】
【従来の技術】最近、ノートブック型パソコン、ハンデ
ィビデオ機器及び携帯電話などの携帯可能な電子機器が
広く販売されている。このため、これら電子機器内に半
導体装置を実装する際のパッケージに対して小形化、高
機能化の要求が高まりつつある。
【0003】この種のパッケージには、LSI等の半導
体チップを搭載可能なBGA(BallGrid Array) 型ある
いはQFP(Quad Flat Package) 型などのチップキャリ
アが用いられている。この種のチップキャリアとして
は、例えばBGA型が特開平7−22538号公報に開
示され、特に、薄型化のためにテープを用いたものが知
られているため、以下、チップキャリアをテープキャリ
アと称して説明する。なお、テープキャリアに半導体チ
ップが搭載されて樹脂封止されることにより、外部要素
のマザーボード等に実装可能な半導体装置が製造され
る。
【0004】図15及び図16はこの種のBGA型のテ
ープキャリアの製造方法を模式的に示す工程断面図であ
る。図15(a)に示すように、25μm厚のポリイミ
ドテープ1の片面に接着剤2が塗布され、図15(b)
に示すように、この接着剤2上にGND配線層となる3
5μm厚の第1銅箔3が貼付けられる。また、図7
(c)に示すように、ポリイミドテープ1の他の片面に
も接着剤4が塗布され、しかる後、図15(d)に示す
ように、半導体チップを搭載するための開口部5(以
下、デバイスホールという)が金型を用いて打抜きによ
り形成される。
【0005】続いて、図15(e)に示すように、この
接着剤4上に配線層となる18μm厚の第2銅箔6が貼
付けられ、図15(f)に示すように、1回目に貼付け
た銅箔3がエッチングされて複数のランド3aを有する
GND(第1)配線層3bが形成される。
【0006】また、図15(g)に示すように、エキシ
マレーザ(又は金型による打抜き)により、ポリイミド
テープ1に第2銅箔6に達する深さの穴7(ブラインド
ホール)が形成され、レーザ加工後の酸化を阻止するた
め、洗浄工程により洗浄される。
【0007】この洗浄の後、乾燥されると、この穴7は
導電性金属のめっき(又は導電性ペーストの印刷)によ
り充填され、図16(h)に示すように、第2銅箔6と
GND配線層3bとが電気的に接続されてバイアホール
8が形成される。
【0008】また、この第2銅箔6が図16(i)に示
すようにエッチングされ、デバイスホール5近傍に複数
の半導体接続用電極6aを有する第2配線層6bが形成
される。さらに、図16(j)に示すように、この第2
配線層6b及びGND配線層3bの表面が金等のめっき
処理によりめっき層9等で被覆される。
【0009】また、これらの各配線層3b,6bを後工
程にて用いられるハンダ等から保護するため、図16
(k)に示すように、ソルダーレジスト(SR)からな
る表面保護層10が各半導体接続用電極6a及び各ラン
ド3a以外の各配線層3b,6bの表面に選択的に形成
される。
【0010】しかる後、図16(l)に示すように、各
ランド3aに夫々ハンダボール11がマウントされ、テ
ープキャリアが完成される。続いて、以上のような製造
工程において、図16(j)のめっき工程について詳述
する。
【0011】通常、各ランド3aをめっきする際には、
電解めっきが用いられる。この電解めっきは、導通部の
みをめっき可能な特長を有し、また、無電解めっきに比
べ、安価でめっき速度の早い利点をもっている。
【0012】具体的には、電解めっきでは、各ランド3
a及び各半導体接続用電極6aを互いに等電位とする必
要上、図17に示すように、各スプロケットホール12
列の内側で且つ、最終製品となる部分を囲む梯子形状に
形成された主めっきリード13と、最終製品における各
ランド(外部接続用電極)3aとの間を導通させるよう
にめっきリード14が形成されている。
【0013】ところで、QFP型のテープキャリアの場
合、ランド3aが無く、外部接続用電極がアウターリー
ドとなるため、各アウターリードを相互に接続すること
により、外部接続用電極相互の導通を容易に確保可能と
なっている。
【0014】これに対し、上述したBGA型のテープキ
ャリアの場合、外部接続用電極がランド3aとなり、各
ランド3aが半導体接続用電極6aを始端とする電気的
導通の終端であってマトリックス状に配置されるため、
QFP型と比べ、外部接続用電極相互の導通を確保しに
くくなっている。
【0015】例えば、BGA型のテープキャリアでは、
半導体接続用電極6aと各ランド13との間に種々のパ
ターンの回路用の配線層3b,6bが形成されている
が、デバイスホール5側の各ランド3aについては、こ
れらの配線層3b,6bの間を通るようにめっきリード
14を形成する必要があるからである。
【0016】
【発明が解決しようとする課題】以上述べたようにBG
A型のテープキャリアでは、デバイスホール5側の各ラ
ンド3aについては、めっきリード14を回路用の各配
線層3b,6bの間を通して形成する必要があるが、半
導体チップの多ピン化に伴い、デバイスホール5側の各
ランド3aの全てを外周側の主めっきリード13に接続
することが困難となる問題がある。
【0017】また、めっきリード14は、最終製品では
電気的に不要であるにも関わらず、多ピン化に伴い、隣
接するめっきリード14又はランド3aと短絡する可能
性を増大させる問題があり、信頼性を低下させる原因と
もなっている。
【0018】さらに、多数のめっきリード14の存在に
より、回路の配線パターンの設計における自由度が制約
され、基板設計の難易度を高めるという問題がある。す
なわち、図17では、デバイスホール5の周囲にランド
3aが2重に囲うように形成されているが、内周側のラ
ンドから、外周側のランドの間を通って、めっきリード
14が主メッキリード13に接続されている。
【0019】多ピン化と共にランド3aはデバイスホー
ル5の周囲を3重、4重に囲うように形成され、外周側
のランドの間を通るめっきリードの本数は増加し、3重
以上になると、外周側のランドと接続される回路用の配
線ともさらに交錯することになる。
【0020】つまり、多ピン化につれて設計の自由度が
飛躍的に低下し、難易度が飛躍的に高くなっていくとい
う問題がある。さらに、めっきリード14は、最終製品
では不要であるにも関わらず、正規の回路の配線パター
ンとの間で静電容量を形成することにより、電気的ノイ
ズの原因となり、電気的信頼性を低下させる問題があ
る。
【0021】本発明は上記実情を考慮してなされたもの
で、多ピン化の際に、めっきリードを原因とする短絡、
絶縁性低下、静電容量の発生等を無くし、電気的信頼性
を向上し得るテープキャリア及びその製造方法を提供す
ることを目的とする。また、本発明の他の目的は、配線
パターンの設計の自由度を向上し得るテープキャリア及
びその製造方法を提供することにある。
【0022】
【課題を解決するための手段】請求項1に対応する発明
は、略中央に半導体チップを搭載するための開口部が形
成された絶縁テープと、前記絶縁テープの片面上に選択
的に形成された配線層と、前記配線層から連続的に形成
され、且つ表面にめっき層を有し、外部要素と電気的に
接続するための複数のランドと、前記配線層から連続的
に櫛歯状に形成され、先端が前記開口部の周縁よりも内
側に位置する半導体接続用電極と、前記半導体接続用電
極から連続的に形成され、前記半導体接続用電極の櫛歯
状の先端を互いに電気的に接続する先端接続部材とを備
えたテープキャリアである。
【0023】また、請求項2に対応する発明は、略中央
に半導体チップを搭載するための開口部が形成された絶
縁テープと、前記絶縁テープの片面上に選択的に形成さ
れた第1配線層と、前記絶縁テープの他の片面上に選択
的に形成された第2配線層と、前記第1配線層と前記第
2配線層とを電気的に接続する層間接続部材と、前記第
1配線層から連続的に形成され、且つ表面にめっき層を
有し、外部要素と電気的に接続するための複数のランド
と、前記第2配線層から連続的に櫛歯状に形成され、先
端が前記開口部の周縁よりも内側に位置する半導体接続
用電極と、前記半導体接続用電極から連続的に形成さ
れ、前記半導体接続用電極の櫛歯状の先端を互いに電気
的に接続する先端接続部材とを備えたテープキャリアで
ある。
【0024】さらに、請求項3に対応する発明は、請求
項1又は請求項2に対応するテープキャリアにおいて、
前記絶縁テープとしては、前記開口部の周縁から内側に
延長して形成され、前記先端接続部材を支持する支持部
材を備えたテープキャリアである。
【0025】また、請求項4に対応する発明は、略中央
に半導体チップを搭載するための開口部が形成された絶
縁テープと、前記絶縁テープの片面上に選択的に形成さ
れた配線層と、前記配線層から連続的に形成され、且つ
表面にめっき層を有し、外部要素と電気的に接続するた
めの複数のランドと、前記配線層から連続的に櫛歯状に
形成され、先端が前記開口部の周縁よりも内側に位置す
る半導体接続用電極と、前記絶縁テープから連続的に形
成され、前記半導体接続用電極の先端よりも前記開口部
の内側に位置する支持部を有し、前記支持部で前記半導
体チップを支持する支持手段と、前記支持部に支持さ
れ、前記半導体接続用電極に電気的に接続された半導体
チップとを備えた半導体装置である。
【0026】さらに、請求項5に対応する発明は、請求
項1に対応するテープキャリアを製造するためのテープ
キャリア製造方法において、前記絶縁テープの略中央に
前記開口部を形成する開口部形成工程と、前記開口部の
形成された絶縁テープの片面に導電箔を貼着する導電箔
貼着工程と、前記貼着された導電箔をパターニングして
前記配線層、前記各ランド、前記半導体接続用電極及び
前記先端接続部材を形成するパターニング工程と、前記
パターニング工程の後、電解めっきにより、前記各ラン
ドの表面に前記めっき層を形成する電解めっき工程とを
含んでいるテープキャリア製造方法である。
【0027】また、請求項6に対応する発明は、請求項
2に対応するテープキャリアを製造するためのテープキ
ャリア製造方法において、前記開口部の形成される絶縁
テープの片面に第1導電箔を貼着する第1貼着工程と、
前記貼着された絶縁テープと前記第1導電箔との略中央
に、前記開口部を形成する開口部形成工程と、前記開口
部の形成された絶縁テープの他の片面に第2導電箔を貼
着する第2貼着工程と、前記第1導電箔をパターニング
して前記第1配線層及び前記各ランドを形成する第1パ
ターニング工程と、前記各ランドと前記第2導電箔とを
電気的に接続するように複数の層間接続部材を選択的に
形成する層間部材形成工程と、前記各層間接続部材を露
出させないように前記第2導電箔をパターニングして前
記第2配線層、前記半導体接続用電極及び前記先端接続
部材を形成する第2パターニング工程と、前記第2パタ
ーニング工程の後、電解めっきにより、前記各ランドの
表面に前記めっき層を形成する電解めっき工程とを含ん
でいるテープキャリア製造方法である。 (作用)従って、請求項1に対応する発明は以上のよう
な手段を講じたことにより、略中央に半導体チップを搭
載するための開口部が形成された絶縁テープと、絶縁テ
ープの片面上に選択的に形成された配線層と、配線層か
ら連続的に形成され、且つ表面にめっき層を有し、外部
要素と電気的に接続するための複数のランドと、配線層
から連続的に櫛歯状に形成され、先端が開口部の周縁よ
りも内側に位置する半導体接続用電極と、半導体接続用
電極から連続的に形成され、半導体接続用電極の櫛歯状
の先端を互いに電気的に接続する先端接続部材とを備え
たので、半導体接続用電極相互を電気的に接続する先端
接続部材を設けたことにより、半導体接続用電極に接続
された各ランドを互いに導通させるので、従来の主めっ
きリードと各ランドとを接続するめっきリードの本数を
低減させ、配線パターン間の絶縁層の面積を増加させる
ので、多ピン化の際に、めっきリードを原因とする短
絡、絶縁性低下、静電容量の発生等を無くし、電気的信
頼性を向上させることができると共に、配線パターンの
設計の自由度を向上させることができる。
【0028】また、請求項2に対応する発明は、略中央
に半導体チップを搭載するための開口部が形成された絶
縁テープと、絶縁テープの片面上に選択的に形成された
第1配線層と、絶縁テープの他の片面上に選択的に形成
された第2配線層と、第1配線層と第2配線層とを電気
的に接続する層間接続部材と、第1配線層から連続的に
形成され、且つ表面にめっき層を有し、外部要素と電気
的に接続するための複数のランドと、第2配線層から連
続的に櫛歯状に形成され、先端が開口部の周縁よりも内
側に位置する半導体接続用電極と、半導体接続用電極か
ら連続的に形成され、半導体接続用電極の櫛歯状の先端
を互いに電気的に接続する先端接続部材とを備えたの
で、請求項1に対応する作用と同様の作用を奏する2層
構造のテープキャリアを実現することができる。
【0029】さらに、請求項3に対応する発明は、請求
項1又は請求項2に対応する絶縁テープとしては、開口
部の周縁から内側に延長して形成され、先端接続部材を
支持する支持部材を備えたので、請求項1又は請求項2
に対応する作用と同様の作用に加え、テープキャリアの
取扱上で先端接続部材に力が加わったとしても、支持部
材が先端接続部材を支持するので、先端接続部材の変形
を阻止することができる。
【0030】さらに、請求項4に対応する発明は、略中
央に半導体チップを搭載するための開口部が形成された
絶縁テープと、絶縁テープの片面上に選択的に形成され
た配線層と、配線層から連続的に形成され、且つ表面に
めっき層を有し、外部要素と電気的に接続するための複
数のランドと、配線層から連続的に櫛歯状に形成され、
先端が開口部の周縁よりも内側に位置する半導体接続用
電極と、絶縁テープから連続的に形成され、半導体接続
用電極の先端よりも開口部の内側に位置する支持部を有
し、支持部で半導体チップを支持する支持手段と、支持
部に支持され、半導体接続用電極に電気的に接続された
半導体チップとを備えているので、支持手段が、半導体
チップの搭載時には半導体チップを安定させて製造工程
の信頼性を向上でき、また、支持部材が、絶縁テープか
ら延長されて形成されているので、半導体チップの下に
位置しても電気特性に影響を与えず、もって、製品特性
の安定性を確保することができる。
【0031】さらに、請求項5に対応する発明は、開口
部形成工程では、絶縁テープの略中央に開口部が形成さ
れ、導電箔貼着工程では、開口部の形成された絶縁テー
プの片面に導電箔が貼着され、パターニング工程では、
貼着された導電箔をパターニングして配線層、各ラン
ド、半導体接続用電極及び先端接続部材が形成され、電
解めっき工程では、パターニング工程の後、電解めっき
により、各ランドの表面にめっき層が形成されるので、
請求項1に対応する作用と同様の作用を奏するテープキ
ャリアを容易且つ確実に製造することができる。
【0032】また、請求項6に対応する発明は、第1貼
着工程では、開口部の形成される絶縁テープの片面に第
1導電箔が貼着され、開口部形成工程では、貼着された
絶縁テープと第1導電箔との略中央に、開口部が形成さ
れ、第2貼着工程では、開口部の形成された絶縁テープ
の他の片面に第2導電箔が貼着され、第1パターニング
工程では、第1導電箔がパターニングされて第1配線層
及び各ランドが形成され、層間部材形成工程では、各ラ
ンドと第2導電箔とを電気的に接続するように複数の層
間接続部材が選択的に形成され、第2パターニング工程
では、各層間接続部材を露出させないように第2導電箔
がパターニングされて第2配線層、半導体接続用電極及
び先端接続部材が形成され、電解めっき工程では、第2
パターニング工程の後、電解めっきにより、各ランドの
表面にめっき層が形成されるので、請求項2に対応する
作用と同様の作用を奏するテープキャリアを容易且つ確
実に製造することができる。
【0033】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。 (第1の実施の形態)図1は本発明の第1の実施の形態
に係るテープキャリアの概略構成を示す平面図であり、
図2はこのテープキャリアにおけるデバイスホール周辺
の構成を模式的に示す平面図であり、図3はこのテープ
キャリアの構成を模式的に示す断面図であって、図7乃
至図9と同一部分には同一符号を付してその詳しい説明
は省略し、ここでは異なる部分についてのみ述べる。
【0034】すなわち、本実施の形態に係るテープキャ
リアは、主めっきリードと半導体接続用電極との間の導
通を確保しつつ、配線パターン間のめっきリードの減少
を図るものであり、具体的には、図1乃至図3に示すよ
うに、半導体接続用電極6aの先端を互いに接続する先
端接続部材21を備えている。
【0035】ここで、先端接続部材21は、図2に示す
ように、半導体接続用電極6aから連続的に形成され、
半導体接続用電極6aの櫛歯状の先端を互いに電気的に
接続する四角枠状のものであり、ある主めっきリード1
3から半導体接続用電極6aに至る導通を他の全ての半
導体接続用電極6aに拡張する機能を有し、さらに他の
半導体接続用電極6aを介して他の各ランド3aにまで
当該導通を拡張する機能をもっている。
【0036】一方、各めっきリード14は、各ランド3
aを主めっきリード13に導通させるための配線であ
り、図1に示すように、従来よりも本数が低減されてい
る。なお、この低減分は、半導体接続用電極6aに導通
した各ランド3aの個数に対応している。すなわち、半
導体接続用電極6aに導通した各ランド3aでは、離間
した位置の主めっきリード13に対して先端接続部材2
1を介して導通がとられるため、めっきリード14が省
略可能となるからである。
【0037】但し、本実施の形態では、半導体接続用電
極6aに導通した各ランド3aに対しても、主めっきリ
ード13との導通を直接とるためのめっきリード14を
テープキャリアの各辺毎に1本づつ形成している。これ
は、省略可能なめっきリードを全て省略するよりも、テ
ープキャリアの各辺毎に1本程度めっきリード14を残
した方が、電解めっき時の電流密度がより均一化される
ため、めっき層9の品質向上の観点から好ましいからで
ある。
【0038】次に、以上のようなテープキャリアの製造
方法及び作用を説明する。 (製造方法)始めに、前述同様に、25μm厚のポリイ
ミド(絶縁)テープ1の片面上に接着剤2を介して35
μm厚の第1銅箔3が貼着され、この貼着されたポリイ
ミドテープ1と第1銅箔3との略中央が金型で打ち抜か
れることにより、図4(a)に示すように、半導体チッ
プ搭載用のデバイスホール5が形成される。
【0039】続いて、ポリイミドテープの他の片面上に
第2銅箔6が貼着され、しかる後、第1銅箔3がパター
ニングされてGND(第1)配線層3b及び各ランド3
aが形成される。また前述同様に、図4(b)に示すよ
うに、GND配線層3b又は各ランド3aと第2銅箔6
とを電気的に接続するように各ランド3a側からポリイ
ミドテープ1を貫通するように各バイアホール(層間接
続部材)8が選択的に形成される。
【0040】次に、各バイアホール8を露出させないよ
うに第2銅箔6がパターニングされて第2配線層6b、
半導体接続用電極6a及び先端接続部材21が形成さ
れ、しかる後、図4(c)に示すように、電解めっきに
より、各ランド3aの表面にめっき層9が形成される。
【0041】ここで、めっき層9の形成工程において
は、まず、主めっきリード13及び先端接続部材21の
両方にめっき電極(図示せず)が接続される。次に、電
解めっきにより、GND配線層3b、第2配線層6b、
半導体接続用電極6a及び各ランド3aの表面に、5μ
m厚のニッケルめっき層が形成され、同様に電解めっき
により、このニッケルめっき層上に0.3μm厚の金め
っき層が形成される。
【0042】また、ニッケル及び金のめっき層9の形成
の後、エポキシ樹脂からなるソルダレジストが表面保護
層10として形成され、図3に示した構造の出荷可能な
テープキャリアが完成する。
【0043】次いで、先端接続部材21を露出させるよ
うに、表面保護層10上にレジスト層が選択的に形成さ
れ、テープキャリア全体がエッチングされることによ
り、先端接続部材21が半導体接続用電極6aから除去
され、もって、半導体接続用電極6aの先端が相互に分
離される。しかる後、レジスト層が除去され、最終的に
テープキャリアが完成される。
【0044】このテープキャリアは、図5に示すよう
に、デバイスホール5の周縁よりも内側に位置するよう
に、半導体チップ22が半導体接続用電極6aに電気的
に接続され、しかる後、各ランド3aを露出させるよう
にしつつ全体が絶縁樹脂23にて封止され、これら各ラ
ンド3aにハンダボール11が形成される。また、この
チップキャリアは、各ハンダボール11が形成される
と、各ハンダボール11を介してマザーボード等の外部
要素と接続可能な半導体装置となる。 (作用)テープキャリアの製造工程において、半導体接
続用電極6a相互を電気的に接続する先端接続部材21
を設けたことにより、半導体接続用電極6aに接続され
た各ランド3aを互いに導通させるので、従来の主めっ
きリード13と各ランド3aとを接続するめっきリード
14の本数を低減させ、配線パターン間の絶縁層の面積
を増加させるので、多ピン化の際に、めっきリード14
を原因とする短絡、絶縁性低下、静電容量の発生等を無
くし、電気的信頼性を向上させることができると共に、
配線パターンの設計の自由度を向上させることができ
る。
【0045】また、半導体チップ22の搭載前には先端
接続部材21が除去されるので、半導体チップ22の搭
載から樹脂封止まで等の半導体装置の製造工程や完成し
た半導体装置の電気特性に対して影響を与えず、もっ
て、製品特性の安定性を確保することができる。
【0046】上述したように第1の実施の形態によれ
ば、めっきリード14の本数を低減できるため、多ピン
化の際に、めっきリードを原因とする短絡、絶縁性低
下、静電容量の発生等を無くし、電気的信頼性を向上さ
せることができると共に、配線パターンの設計の自由度
を向上させることができる。
【0047】また、半導体チップ22の搭載前には先端
接続部材21が除去されるので、製造工程や完成品の電
気特性に影響を与えず、製品特性の安定性を確保するこ
とができる。
【0048】さらに、最終製品の半導体装置の製造まで
を含む全工程を評価しても、先端接続部材21が半導体
接続用電極6aと同時に形成されるため、従来と比べて
先端接続部材21の除去工程が付加されただけであるの
で、本発明に係るテープキャリア及び半導体装置を容易
且つ確実に製造することができる。
【0049】また、本発明に係るテープキャリアは、先
端接続部材21の除去前又は除去後のいずれでも出荷可
能な物品であるため、例えば先端接続部材21の除去前
の状態で出荷される場合、実質的に工程数を増加させず
に製造することができる。
【0050】また、本発明に係る先端接続部材は、2層
の配線層3b,6bをもつ2層構造のチップキャリアに
容易に適用できるが、同様の製造工程により製造できる
3層以上の配線層をもつチップキャリアにも、容易に適
用させることができる。 (第2の実施の形態)次に、本発明の第2の実施の形態
に係るテープキャリアについて説明する。
【0051】図6はこのテープキャリアにおけるデバイ
スホールの周辺構成を模式的に示す平面図であり、図1
乃至図5と同一部分には同一符号を付してその詳しい説
明は省略し、ここでは異なる部分についてのみ述べる。
【0052】すなわち、本実施の形態に係るテープキャ
リアは、第1の実施の形態における先端接続部材21の
保護を図るものであり、具体的には、図6に示すよう
に、ポリイミドテープ1において、デバイスホール5の
周縁から内側に延長して形成され、先端接続部材21を
支持する支持部材30を備えている。
【0053】ここで、支持部材30は、デバイスホール
5の四隅から内側に延長して形成されるアーム部31
と、アーム部31先端に保持され、先端接続部材21と
同一形状を有する支持枠部32とを備えており、前述し
た製造工程におけるデバイスホール5を打ち抜く際に、
用いる金型の形状を支持部材30の形状と同一形状にす
ることにより、形成可能となっている。
【0054】また、支持部材30は、前述した製造工程
における先端接続部材21の除去後、デバイスホール5
の四隅に位置するアーム部31の基端31aが切断され
ることにより、テープキャリアから除去可能となってい
る。
【0055】以上のような構成としても、第1の実施の
形態と同様にめっきリード14の本数の低減に伴う効果
を得ることができ、さらに、テープキャリアの取扱上で
先端接続部材21に力が加わったとしても、支持部材3
0が先端接続部材21を支持するので、先端接続部材2
1の変形を阻止することができる。
【0056】また、この支持部材30は、先端接続部材
21の除去後、テープキャリアから除去されるので、第
1の実施の形態と同様に、製造工程や完成品の電気特性
に影響を与えず、製品特性の安定性を確保することがで
きる。
【0057】さらに、最終製品の半導体装置の製造まで
を含む全工程を評価しても、支持部材30がデバイスホ
ール5と同時に形成され、且つ先端接続部材21が半導
体接続用電極6aと同時に形成されるため、従来と比べ
て先端接続部材21及び支持部材30の除去工程が付加
されただけであるので、本発明に係るチップキャリア及
び半導体装置を容易且つ確実に製造することができる。
【0058】また同様に、本発明に係るテープキャリア
は、先端接続部材21の除去前又は除去後及び支持部材
30の除去前又は除去後のいずれでも出荷可能な物品で
あるため、例えば、先端接続部材21の除去前の状態で
出荷される場合、実質的に工程数を増加させずに製造す
ることができる。 (第3の実施の形態)次に、本発明の第3の実施の形態
に係るテープキャリアについて説明する。
【0059】図7はこのテープキャリアの概略構成を示
す平面図であり、図8はこのテープキャリアの構成を模
式的に示す断面図であって、第1の実施の形態とは異な
り、1層の配線層を有する1層構造のテープキャリアを
示している。
【0060】このテープキャリアは、略中央に半導体チ
ップを搭載するためのデバイスホール40が形成された
絶縁性のポリイミドテープ41と、ポリイミドテープ4
1の片面上に選択的に形成された配線層42と、配線層
42から連続的に形成され、且つ表面にめっき層43a
を有し、外部要素と電気的に接続するための複数のラン
ド43と、配線層42から連続的に櫛歯状に形成され、
先端44aがデバイスホールの周縁よりも内側に位置す
る半導体接続用電極44と、半導体接続用電極44から
連続的に形成され、半導体接続用電極44の櫛歯状の先
端44aを互いに電気的に接続する先端接続部材45と
を備えている。
【0061】なお、先端接続部材45は、図2に示した
部材21と同一形状の四角枠状に形成されている。ま
た、各ランド43は、各めっきリード46を個別に介し
て主めっきリード47と導通されており、各めっきリー
ド46は、第1の実施の形態と同様に、従来よりも本数
が低減されている。
【0062】次に、以上のようなテープキャリアの製造
方法及び作用を説明する。 (製造方法)前述同様に、25μm厚のポリイミドテー
プ41の略中央が金型で打ち抜かれることにより、半導
体チップ搭載用のデバイスホール40が形成され、図9
(a)に示すように、このデバイスホール40を有する
ポリイミドテープ41の片面に接着剤48を介して導電
箔42aが貼着される。
【0063】続いて、図9(b)に示すように、貼着さ
れた導電箔42aがパターニングされて配線層42、各
ランド43、半導体接続用電極44及び先端接続部材4
5が形成される。
【0064】また、電解めっきにより、前述同様に、配
線層42、各ランド43、半導体接続用電極44及び先
端接続部材45の表面に、5μm厚のニッケルめっき層
及び0.3μm厚の金めっき層からなるめっき層43a
が順次形成される。
【0065】しかる後、表面保護層49が形成され、図
10に示す構造の出荷可能なテープキャリアが完成され
る。また、前述同様に、選択エッチングにて先端接続部
材45が除去されると、最終的にテープキャリアが完成
される。なお、この最終的な完成品を出荷しても良いの
は言うまでもない。
【0066】このテープキャリアは、前述同様に、図1
1に示すように、半導体チップ51が半導体接続用電極
44に電気的に接続され、各ランド43を露出させつつ
全体が絶縁樹脂52にて封止され、各ランド43にハン
ダボール53が形成されると、各ハンダボール53を介
してマザーボード等の外部要素と接続可能な半導体装置
となる。 (作用)前述同様にめっきリードの本数を低減しつつ、
1層構造のテープキャリアを容易且つ確実に形成するこ
とができる。
【0067】また、テープキャリアを1層構造としたこ
とにより、製造に手間のかかるバイアホールを無くして
回路構成並びに製造工程を簡略化でき、もって、信頼性
を向上させることができる。
【0068】上述したように第3の実施の形態によれ
ば、第1の実施の形態の効果を奏する1層構造のテープ
キャリアを実現することができる。 (第4の実施の形態)次に、本発明の第4の実施の形態
に係るテープキャリアについて説明する。
【0069】図12はこのテープキャリアの構成を模式
的に示す断面図であり、図13はデバイスホール周辺の
構成を模式的に示す平面図であって、図7乃至図11と
同一部分には同一符号を付してその詳しい説明は省略
し、ここでは異なる部分についてのみ述べる。
【0070】すなわち、本実施の形態に係るテープキャ
リアは、第3の実施の形態の構成に加え、電解めっき前
の先端接続部材45の保護を図るため、ポリイミドテー
プ41において、デバイスホール40の周縁から内側に
延長して形成され、先端接続部材45を支持する支持部
材60を備えている。
【0071】ここで、支持部材60は、前述同様に、デ
バイスホール40の四隅を基端61aとしてデバイスホ
ール内側に延長して形成されるアーム部61と、アーム
部先端に保持され、先端接続部材45と同一形状を有す
る支持部62とを備えている。
【0072】但し、本実施の形態に係るテープキャリア
は、最終工程まで支持部材60を有している。すなわ
ち、半導体チップ51を搭載して半導体装置を製造して
もアーム部基端61aから切断されない。なお、完成品
の半導体装置は、図14に示す構造となる。
【0073】以上のような構成により、電解めっき前で
は、前述同様に、支持部材60が先端接続部材45を支
持するため、先端接続部材45の変形を阻止することが
できる。
【0074】また、電解めっき後で半導体チップ51を
搭載するときには、支持部材60が半導体チップ51を
支持し、半導体チップ51と半導体接続用電極44とを
電気的に接続する際に半導体チップ51を安定させるの
で、半導体装置の製造工程の信頼性を向上させることが
できる。
【0075】さらに、支持部材60は、ポリイミドテー
プ41が延長されて形成されているので、完成品の半導
体装置にて半導体チップ51の下に位置したとしても、
半導体装置の電気特性には影響を与えず、製品特性の安
定性を確保することができる。
【0076】上述したように第4の実施の形態によれ
ば、第3の実施の形態の効果に加え、さらに、電解めっ
き前には先端接続部材45の変形を防止できると共に、
電解めっき後の搭載時には半導体チップ51を安定させ
ることができ、もって、製造工程の信頼性を向上させる
ことができる。 (他の実施の形態)なお、上記第1の実施の形態では、
2層の配線層3b,6bをもつ2層構造のチップキャリ
アを例に挙げて説明したが、これに限らず、同様の製造
工程により製造できる3層以上の配線層をもつ多層構造
のチップキャリアとしても、本発明を同様に実施して同
様の効果を得ることができる。
【0077】上記第1乃至第4の実施の形態では、表面
のめっき層9,43aを金とした場合について説明した
が、これに限らず、外部接続用のハンダボール11,5
3に対して良好な親和性をもつ材料をめっき層9,43
aとしても、本発明を同様に実施して同様の効果を得る
ことができる。具体的には、例えば、すず、ニッケル、
銀、パラジウム、ハンダ等の材料をめっき層とすること
が親和性や導電性の観点から好ましい。
【0078】また、上記第1及び第2(あるいは第3及
び第4)の実施の形態では、めっき電極が主めっきリー
ド13(,47)と先端接続部材21(,45)との両
方に接続された場合を説明したが、これに限らず、半導
体接続用電極6a(,44)に導通する各ランド3
a(,43)のうちの少なくとも1つが主めっきリード
13(,47)に接続されることにより、めっき電極が
主めっきリード13(,47)又は先端接続部材2
1(,45)のいずれか一方に接続されて電解めっきが
行なわれても、本発明を同様に実施して同様の効果を得
ることができる。
【0079】さらに、上記第1乃至第4の実施の形態で
は、先端接続部材21,45を半導体接続用電極6a,
44から除去するためにエッチングを用いた場合を説明
したが、これに限らず、金型を用いた打ち抜きにより先
端接続部材21,45を切り離すようにしても、本発明
を同様に実施して同様の効果を得ることができる。
【0080】また、第2の実施の形態では、先端接続部
材21の除去後、支持部材30をテープキャリアから除
去する場合を説明したが、これに限らず、支持部材30
をテープキャリアから除去せずに半導体チップ22の支
持体として用いる構成としても、本発明を同様に実施し
て同様の効果を得ることができ、さらに、テープキャリ
アの取扱上で半導体チップ22に力が加わっても、半導
体チップ22並びに半導体接続用電極6aを変形や歪み
等から保護することができる。また、この場合、支持部
材30の除去工程を省略することができ、さらに容易に
製造することができる。
【0081】また一方、第4の実施の形態では、支持部
材60をテープキャリアから除去せずに半導体チップ5
1の支持体として用いる場合を説明したが、これに限ら
ず、先端接続部材45の除去後、支持部材60をテープ
キャリアから除去した構成としても、半導体チップ搭載
時の支持体としての効果を除き、本発明を同様に実施し
て同様の効果を得ることができる。その他、本発明はそ
の要旨を逸脱しない範囲で種々変形して実施できる。
【0082】
【発明の効果】以上説明したように請求項1の発明によ
れば、略中央に半導体チップを搭載するための開口部が
形成された絶縁テープと、絶縁テープの片面上に選択的
に形成された配線層と、配線層から連続的に形成され、
且つ表面にめっき層を有し、外部要素と電気的に接続す
るための複数のランドと、配線層から連続的に櫛歯状に
形成され、先端が開口部の周縁よりも内側に位置する半
導体接続用電極と、半導体接続用電極から連続的に形成
され、半導体接続用電極の櫛歯状の先端を互いに電気的
に接続する先端接続部材とを備えたので、半導体接続用
電極相互を電気的に接続する先端接続部材を設けたこと
により、半導体接続用電極に接続された各ランドを互い
に導通させるので、従来の主めっきリードと各ランドと
を接続するめっきリードの本数を低減させ、配線パター
ン間の絶縁層の面積を増加させるので、多ピン化の際
に、めっきリードを原因とする短絡、絶縁性低下、静電
容量の発生等を無くし、電気的信頼性を向上させること
ができると共に、配線パターンの設計の自由度を向上で
きるテープキャリアを提供できる。
【0083】従来は特に多ピン化につれて設計の自由度
が飛躍的に低下していたため、このような本発明の効果
は、開口部の周囲を、外部要素と電気的に接続するラン
ドが3重以上に囲うような多ピンのテープキャリアには
特に顕著なものとなっている。
【0084】また、請求項2の発明によれば、略中央に
半導体チップを搭載するための開口部が形成された絶縁
テープと、絶縁テープの片面上に選択的に形成された第
1配線層と、絶縁テープの他の片面上に選択的に形成さ
れた第2配線層と、第1配線層と第2配線層とを電気的
に接続する層間接続部材と、第1配線層から連続的に形
成され、且つ表面にめっき層を有し、外部要素と電気的
に接続するための複数のランドと、第2配線層から連続
的に櫛歯状に形成され、先端が開口部の周縁よりも内側
に位置する半導体接続用電極と、半導体接続用電極から
連続的に形成され、半導体接続用電極の櫛歯状の先端を
互いに電気的に接続する先端接続部材とを備えたので、
請求項1の効果を奏する2層構造のテープキャリアを提
供できる。
【0085】さらに、請求項3の発明によれば、請求項
1又は請求項2の絶縁テープとしては、開口部の周縁か
ら内側に延長して形成され、先端接続部材を支持する支
持部材を備えたので、請求項1又は請求項2の効果に加
え、テープキャリアの取扱上で先端接続部材に力が加わ
ったとしても、支持部材が先端接続部材を支持するの
で、先端接続部材の変形を阻止できるテープキャリアを
提供できる。
【0086】さらに、請求項4の発明によれば、略中央
に半導体チップを搭載するための開口部が形成された絶
縁テープと、絶縁テープの片面上に選択的に形成された
配線層と、配線層から連続的に形成され、且つ表面にめ
っき層を有し、外部要素と電気的に接続するための複数
のランドと、配線層から連続的に櫛歯状に形成され、先
端が開口部の周縁よりも内側に位置する半導体接続用電
極と、絶縁テープから連続的に形成され、半導体接続用
電極の先端よりも開口部の内側に位置する支持部を有
し、支持部で半導体チップを支持する支持手段と、支持
部に支持され、半導体接続用電極に電気的に接続された
半導体チップとを備えているので、支持手段が、半導体
チップの搭載時には半導体チップを安定させて製造工程
の信頼性を向上でき、また、支持部材が、絶縁テープか
ら延長されて形成されているので、半導体チップの下に
位置しても電気特性に影響を与えず、もって、製品特性
の安定性を確保できる半導体装置を提供できる。
【0087】さらに、請求項5の発明によれば、開口部
形成工程では、絶縁テープの略中央に開口部が形成さ
れ、導電箔貼着工程では、開口部の形成された絶縁テー
プの片面に導電箔が貼着され、パターニング工程では、
貼着された導電箔をパターニングして配線層、各ラン
ド、半導体接続用電極及び先端接続部材が形成され、電
解めっき工程では、パターニング工程の後、電解めっき
により、各ランドの表面にめっき層が形成されるので、
請求項1の効果を奏するテープキャリアを容易且つ確実
に製造できるテープキャリア製造方法を提供できる。
【0088】また、請求項6の発明によれば、第1貼着
工程では、開口部の形成される絶縁テープの片面に第1
導電箔が貼着され、開口部形成工程では、貼着された絶
縁テープと第1導電箔との略中央に、開口部が形成さ
れ、第2貼着工程では、開口部の形成された絶縁テープ
の他の片面に第2導電箔が貼着され、第1パターニング
工程では、第1導電箔がパターニングされて第1配線層
及び各ランドが形成され、層間部材形成工程では、各ラ
ンドと第2導電箔とを電気的に接続するように複数の層
間接続部材が選択的に形成され、第2パターニング工程
では、各層間接続部材を露出させないように第2導電箔
がパターニングされて第2配線層、半導体接続用電極及
び先端接続部材が形成され、電解めっき工程では、第2
パターニング工程の後、電解めっきにより、各ランドの
表面にめっき層が形成されるので、請求項2の効果を奏
するテープキャリアを容易且つ確実に製造できるテープ
キャリア製造方法を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るテープキャリ
アの概略構成を示す平面図
【図2】同実施の形態におけるテープキャリアのデバイ
スホール周辺の構成を模式的に示す平面図
【図3】同実施の形態におけるテープキャリアの構成を
模式的に示す断面図
【図4】同実施の形態におけるテープキャリアの製造方
法を模式的に示す工程断面図
【図5】同実施の形態における半導体装置の構成を模式
的に示す断面図
【図6】本発明の第2の実施の形態におけるデバイスホ
ール周辺の構成を模式的に示す平面図
【図7】本発明の第3の実施の形態に係るテープキャリ
アの概略構成を示す平面図
【図8】同実施の形態におけるテープキャリアの構成を
模式的に示す断面図
【図9】同実施の形態におけるテープキャリアの製造方
法を模式的に示す工程断面図
【図10】同実施の形態におけるテープキャリアの構成
を模式的に示す断面図
【図11】同実施の形態における半導体装置の構成を模
式的に示す断面図
【図12】本発明の第4の実施の形態に係るテープキャ
リアの構成を模式的に示す断面図
【図13】同実施の形態におけるデバイスホール周辺の
構成を模式的に示す平面図
【図14】同実施の形態における半導体装置の構成を模
式的に示す断面図
【図15】従来のテープキャリアの製造方法を模式的に
示す工程断面図
【図16】従来のテープキャリアの製造方法を模式的に
示す工程断面図
【図17】従来のテープキャリアの概略構成を示す平面
【符号の説明】
1,41…ポリイミドテープ 2,4,48…接着剤 3…第1銅箔 3a,43…ランド 3b…GND配線層 5,40…デバイスホール 6…第2銅箔 6a,44…半導体接続用電極 6b…第2配線層 7…穴 8…バイアホール 9…めっき層 10…表面保護層 11,53…ハンダボール 12…スプロケットホール 13、47…主めっきリード 14、46…めっきリード 21,45…先端接続部材 22,51…半導体チップ 23,52…絶縁樹脂 30,60…支持部材 31…アーム部 31a,61a…基端(アーム部) 32,62…支持部 42a…導電箔。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 略中央に半導体チップを搭載するための
    開口部が形成された絶縁テープと、 前記絶縁テープの片面上に選択的に形成された配線層
    と、 前記配線層から連続的に形成され、且つ表面にめっき層
    を有し、外部要素と電気的に接続するための複数のラン
    ドと、 前記配線層から連続的に櫛歯状に形成され、先端が前記
    開口部の周縁よりも内側に位置する半導体接続用電極
    と、 前記半導体接続用電極から連続的に形成され、前記半導
    体接続用電極の櫛歯状の先端を互いに電気的に接続する
    先端接続部材とを備えたことを特徴とするテープキャリ
    ア。
  2. 【請求項2】 略中央に半導体チップを搭載するための
    開口部が形成された絶縁テープと、 前記絶縁テープの片面上に選択的に形成された第1配線
    層と、 前記絶縁テープの他の片面上に選択的に形成された第2
    配線層と、 前記第1配線層と前記第2配線層とを電気的に接続する
    層間接続部材と、 前記第1配線層から連続的に形成され、且つ表面にめっ
    き層を有し、外部要素と電気的に接続するための複数の
    ランドと、 前記第2配線層から連続的に櫛歯状に形成され、先端が
    前記開口部の周縁よりも内側に位置する半導体接続用電
    極と、 前記半導体接続用電極から連続的に形成され、前記半導
    体接続用電極の櫛歯状の先端を互いに電気的に接続する
    先端接続部材とを備えたことを特徴とするテープキャリ
    ア。
  3. 【請求項3】 請求項1又は請求項2に記載のテープキ
    ャリアにおいて、 前記絶縁テープは、前記開口部の周縁から内側に延長し
    て形成され、前記先端接続部材を支持する支持部材を備
    えたことを特徴とするテープキャリア。
  4. 【請求項4】 略中央に半導体チップを搭載するための
    開口部が形成された絶縁テープと、 前記絶縁テープの片面上に選択的に形成された配線層
    と、 前記配線層から連続的に形成され、且つ表面にめっき層
    を有し、外部要素と電気的に接続するための複数のラン
    ドと、 前記配線層から連続的に櫛歯状に形成され、先端が前記
    開口部の周縁よりも内側に位置する半導体接続用電極
    と、 前記絶縁テープから連続的に形成され、前記半導体接続
    用電極の先端よりも前記開口部の内側に位置する支持部
    を有し、前記支持部で前記半導体チップを支持する支持
    手段と、 前記支持部に支持され、前記半導体接続用電極に電気的
    に接続された半導体チップとを備えたことを特徴とする
    半導体装置。
  5. 【請求項5】 請求項1に記載のテープキャリアを製造
    するためのテープキャリア製造方法において、 前記絶縁テープの略中央に前記開口部を形成する開口部
    形成工程と、 前記開口部の形成された絶縁テープの片面に導電箔を貼
    着する導電箔貼着工程と、 前記貼着された導電箔をパターニングして前記配線層、
    前記各ランド、前記半導体接続用電極及び前記先端接続
    部材を形成するパターニング工程と、 前記パターニング工程の後、電解めっきにより、前記各
    ランドの表面に前記めっき層を形成する電解めっき工程
    とを含んでいることを特徴とするテープキャリア製造方
    法。
  6. 【請求項6】 請求項2に記載のテープキャリアを製造
    するためのテープキャリア製造方法において、 前記開口部の形成される絶縁テープの片面に第1導電箔
    を貼着する第1貼着工程と、 前記貼着された絶縁テープと前記第1導電箔との略中央
    に、前記開口部を形成する開口部形成工程と、 前記開口部の形成された絶縁テープの他の片面に第2導
    電箔を貼着する第2貼着工程と、 前記第1導電箔をパターニングして前記第1配線層及び
    前記各ランドを形成する第1パターニング工程と、 前記各ランドと前記第2導電箔とを電気的に接続するよ
    うに複数の層間接続部材を選択的に形成する層間部材形
    成工程と、 前記各層間接続部材を露出させないように前記第2導電
    箔をパターニングして前記第2配線層、前記半導体接続
    用電極及び前記先端接続部材を形成する第2パターニン
    グ工程と、 前記第2パターニング工程の後、電解めっきにより、前
    記各ランドの表面に前記めっき層を形成する電解めっき
    工程とを含んでいることを特徴とするテープキャリア製
    造方法。
JP22512496A 1996-08-27 1996-08-27 テープキャリア及びその製造方法 Expired - Fee Related JP3684700B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22512496A JP3684700B2 (ja) 1996-08-27 1996-08-27 テープキャリア及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22512496A JP3684700B2 (ja) 1996-08-27 1996-08-27 テープキャリア及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1070211A true JPH1070211A (ja) 1998-03-10
JP3684700B2 JP3684700B2 (ja) 2005-08-17

Family

ID=16824347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22512496A Expired - Fee Related JP3684700B2 (ja) 1996-08-27 1996-08-27 テープキャリア及びその製造方法

Country Status (1)

Country Link
JP (1) JP3684700B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010018949A (ko) * 1999-08-24 2001-03-15 마이클 디. 오브라이언 반도체패키지용 회로기판
WO2003012863A1 (en) * 2001-07-31 2003-02-13 Renesas Technology Corp. Semiconductor device and its manufacturing method
US6683732B2 (en) * 2001-02-07 2004-01-27 Pioneer Corporation Objective lens collision preventing device and method for manufacturing the same
WO2007080643A1 (ja) * 2006-01-13 2007-07-19 Genesis Technology Inc. 集積回路チップのキャリアテープ
JP2009081214A (ja) * 2007-09-25 2009-04-16 Hitachi Cable Ltd 半導体装置用基板の製造方法および半導体装置用基板
CN108461431A (zh) * 2017-02-22 2018-08-28 尹势元 电子元件容器及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010018949A (ko) * 1999-08-24 2001-03-15 마이클 디. 오브라이언 반도체패키지용 회로기판
US6683732B2 (en) * 2001-02-07 2004-01-27 Pioneer Corporation Objective lens collision preventing device and method for manufacturing the same
WO2003012863A1 (en) * 2001-07-31 2003-02-13 Renesas Technology Corp. Semiconductor device and its manufacturing method
US6953709B2 (en) 2001-07-31 2005-10-11 Renesas Technology Corp. Semiconductor device and its manufacturing method
WO2007080643A1 (ja) * 2006-01-13 2007-07-19 Genesis Technology Inc. 集積回路チップのキャリアテープ
JP2009081214A (ja) * 2007-09-25 2009-04-16 Hitachi Cable Ltd 半導体装置用基板の製造方法および半導体装置用基板
CN108461431A (zh) * 2017-02-22 2018-08-28 尹势元 电子元件容器及其制造方法
CN108461431B (zh) * 2017-02-22 2022-05-10 尹势元 电子元件容器及其制造方法

Also Published As

Publication number Publication date
JP3684700B2 (ja) 2005-08-17

Similar Documents

Publication Publication Date Title
JP3947292B2 (ja) 樹脂封止型半導体装置の製造方法
JP5135493B2 (ja) 集積回路パッケージ
US9269677B2 (en) Fabrication method of packaging substrate
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP3042613B2 (ja) 半導体装置およびその製造方法
JP2000150702A (ja) 半導体装置の製造方法
JP2000332145A (ja) 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法
JPH1070211A (ja) テープキャリア及びその製造方法
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
JP2001024097A (ja) チップパッケージ基板構造とその製造方法
JP2007053146A (ja) 封止型プリント基板及びその製造方法
JPH088293A (ja) 電子部品の接続構造およびその接続方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP3467410B2 (ja) リードフレームの製造方法
JP3578009B2 (ja) テープキャリア及びその製造方法
JP2002050715A (ja) 半導体パッケージの製造方法
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JP7430988B2 (ja) 電子装置
JP3271500B2 (ja) 半導体装置
JPH118260A (ja) 樹脂封止型半導体装置の製造方法
JPH08330472A (ja) 半導体装置とその製造方法
JP2006294825A (ja) 半導体集積回路装置
JP3910937B2 (ja) 半導体装置
KR200179418Y1 (ko) 반도체패캐이지
JP2836597B2 (ja) フィルムキャリアテープ及びこれを用いた半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees