JP2001319990A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2001319990A
JP2001319990A JP2000135563A JP2000135563A JP2001319990A JP 2001319990 A JP2001319990 A JP 2001319990A JP 2000135563 A JP2000135563 A JP 2000135563A JP 2000135563 A JP2000135563 A JP 2000135563A JP 2001319990 A JP2001319990 A JP 2001319990A
Authority
JP
Japan
Prior art keywords
wiring
terminal electrode
resin
plating
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000135563A
Other languages
English (en)
Inventor
Masakuni Shibamoto
正訓 柴本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000135563A priority Critical patent/JP2001319990A/ja
Publication of JP2001319990A publication Critical patent/JP2001319990A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 端子電極の表面を電解メッキ処理した配線基
板を有する半導体装置において、耐湿信頼性を向上す
る。 【解決手段】 絶縁性基板の第１主面上の第１端子電極
及び前記第１主面と対向する第２主面上の第２端子電極
と、前記第１端子電極と接続され、前記絶縁性基板の外
周部に延びるメッキ配線とが設けられた配線基板と、前
記配線基板の前記第１主面上に固着された半導体チップ
と、前記半導体チップの外部電極と前記配線基板の第１
端子電極を電気的に接続する導電性部材と、前記配線基
板の第１主面上の第１端子電極、半導体チップ、及び導
電性部材を封止する樹脂とからなる樹脂封止型半導体装
置において、前記メッキ配線は、前記配線基板の第１端
子電極が形成される配線層と異なる配線層に設けられ、
スルーホールで接続されている樹脂封止型半導体装置で
ある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板上に固着
された半導体チップを樹脂封止した樹脂封止型半導体装
置に関し、特に、配線基板上の端子電極のメッキに電解
メッキ法を利用した樹脂封止型半導体装置に適用して有
効な技術に関するものである。
【０００２】
【従来の技術】従来、電子機器の高性能化、高機能化が
進む一方で、携帯電話やICカードのように電子機器の携
帯性が重視されており、前記電子機器に搭載される電子
装置の小型化、薄型化が進んでいる。前記電子装置の小
型化に伴い、前記電子装置に用いる半導体装置の小型
化、高密度化も進み、半導体チップとほぼ同じ大きさの
チップサイズパッケージ（ＣＳＰ：Chip Size Packag
e）が利用されている。また、近年では、半導体装置を
より効率良く実装させるために、一枚の配線基板上に複
数の半導体チップを積層させたスタックドＣＳＰ（Ｓ−
ＣＳＰ）等も用いられている。
【０００３】前記Ｓ−ＣＳＰは、例えば、図９に示すよ
うに、配線基板６上に固着された第１半導体チップ８の
外部電極１１及び前記第１半導体チップ８上に固着され
た第２半導体チップ１０の外部電極１２と前記配線基板
６の第１端子電極２をボンディングワイヤ１３で接続
し、前記第１半導体チップ８、第２半導体チップ１０、
第１端子電極２、及びボンディングワイヤ１３の周辺を
封止樹脂１４により封止している。
【０００４】前記第１端子電極２は、スルーホールＴＨ
を介して配線基板６の裏面の第２端子電極３と接続され
ており、裏面に形成された前記第２端子電極（ランド）
３にハンダバンプ１５等を設けて、実装基板に実装され
る。
【０００５】前記ＣＳＰに用いる配線基板６では、前記
第１端子電極２とボンディングワイヤ１３の接着性、導
電性を良くするために前記第１端子電極２上にメッキ処
理を行い金メッキ５を形成している。
【０００６】前記メッキ処理には、比較的容易で、安価
に行える電解メッキ法を用いることが多い。前記電解メ
ッキ法では、個辺化する前のフレーム基板に設けられる
複数のチップ搭載領域を分離分割する切断領域に電解メ
ッキ用の電流供給配線を設けておき、前記チップ搭載領
域内にある第１端子電極２から前記切断領域までメッキ
配線４を引き出して前記電流供給配線と接続しておき、
多数の前記第１端子電極２に一括して電流を供給してメ
ッキ処理を行う。
【０００７】このとき、前記第１端子電極２は短絡して
いるが、半導体チップを搭載した後、前記フレーム基板
を切断領域で切断して個辺化したときに、前記メッキ配
線４と前記切断領域上の電力供給配線も切断され、個々
の独立した端子電極となる。
【０００８】従来のＣＳＰでは、前記メッキ配線４、及
び電力供給配線は、前記第１端子電極２を形成する工程
で一括して形成されており、図９に示したように、前記
半導体装置（ＣＳＰ）の側面には、前記第１端子電極２
から引き出されたメッキ配線４が露出している。
【０００９】前記端子電極上のメッキ処理には、前記電
解メッキ法の他にも、無電解メッキ法を用いる方法があ
る。前記無電解メッキ法の場合、前記電力供給配線及び
メッキ配線は不用であるため、半導体装置の側面にメッ
キ配線が露出しない。
【００１０】
【発明が解決しようとする課題】しかしながら、前記従
来の電解メッキ法を用いてメッキ処理を行った半導体装
置（ＣＳＰ）では、前記フレーム基板を切断して半導体
装置を個辺化する際に、切断領域に引き出されたメッキ
配線４に応力がかかる。前記第１端子電極２上の金メッ
キ５は封止樹脂１４との接着性が低いため、切断時にか
かる応力により前記金メッキ５が施された第１端子電極
２及びメッキ配線４と封止樹脂１４の間が剥離しやすく
なる。そのため、前記封止樹脂１４が剥離したメッキ配
線４から、外部からの汚染物質が進入しやすく、前記メ
ッキ配線４から進入した汚染物質は、前記第１端子電極
２、ボンディングワイヤ１３を介して前記第１半導体チ
ップ８の外部電極１１に到達して故障の原因となる。前
記従来の配線基板６では、図９に示すように、第１端子
電極２を外部に引き出してメッキ配線４としているた
め、前記メッキ配線４から第１半導体チップ８の外部電
極１１あるいは第２半導体チップ１０の外部電極１２ま
での経路が短く、進入した水分などが半導体チップの外
部端子まで到達しやすく、半導体装置の耐湿信頼性が低
下する可能性が高いという問題があった。
【００１１】一方、無電解メッキ法を用いることによ
り、前記メッキ配線４が不用なため、メッキ部分の封止
樹脂との剥離、汚染物質の進入を防ぐことができるが、
前記無電解メッキ法の場合、工程が複雑になり量産が難
しく、製造コストが高くなるという問題があった。
【００１２】本発明の目的は、端子電極の表面を電解メ
ッキ処理した配線基板を有する半導体装置において、耐
湿信頼性を向上することが可能な技術を提供することに
ある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明の概要を説明すれば、以下のとおりである。
【００１５】（１）絶縁性基板の第１主面上の第１端子
電極及び前記第１主面と対向する第２主面上の第２端子
電極と、前記第１端子電極と接続され、前記絶縁性基板
の外周部に延びるメッキ配線とが設けられた配線基板
と、前記配線基板の前記第１主面上に固着された半導体
チップと、前記半導体チップの外部電極と前記配線基板
の第１端子電極を電気的に接続する導電性部材と、前記
配線基板の第１主面上の第１端子電極、半導体チップ、
及び導電性部材を封止する樹脂とからなる樹脂封止型半
導体装置において、前記メッキ配線は、前記配線基板の
第１端子電極が形成される配線層と異なる配線層に設け
られ、スルーホールで接続されている。
【００１６】（２）前記（１）の樹脂封止型半導体装置
において、前記メッキ配線が、前記配線基板の第２端子
電極が形成される配線層に設けられている。
【００１７】（３）前記（１）の樹脂封止型半導体装置
において、前記配線基板は、前記第１端子電極を形成す
る配線層と前記第２端子電極を形成する配線層の間に複
数の配線層を有し、前記メッキ配線が、前記第１端子電
極が形成される配線層以外の配線層に設けられている。
【００１８】前記（１）の手段に記載の樹脂封止型半導
体装置では、配線基板の半導体チップを搭載する面（第
１主面）に形成される前記第１端子電極と、前記第１端
子電極表面にメッキ処理を行う際のメッキ配線が、それ
ぞれ異なる層に設けられ、スルーホールで接続されてい
る。そのため、前記樹脂封止型半導体の側面に露出し、
汚染物質の侵入口となりやすいメッキ配線と、前記第１
端子電極、あるいは半導体チップの外部電極との距離が
長くなる。すなわち、前記メッキ配線から進入した汚染
物質が前記半導体チップの外部電極に到達するまでの時
間を長くできる。また、個辺化の際の応力でメッキと封
止樹脂の界面での剥離が起こった場合でも、剥離部分が
前記半導体装置の側面まで達することが少なくなる。以
上のようなことから、例えば、水分の進入による腐蝕等
が防げ、装置の耐湿信頼性を向上させることができる。
【００１９】このとき、前記（２）の手段のように、前
記第１端子電極が形成される第１主面と対向する第２主
面の第２端子電極が形成される配線層に前記メッキ配線
を設けることにより前記メッキ配線と前記第１端子電極
との距離が一番長くなる。すなわち、前記メッキ配線か
ら進入した汚染物質が前記第１端子電極、あるいは半導
体チップの外部電極に到達するまでの時間をもっとも長
くすることができるので、耐湿信頼性等、装置の信頼性
の向上がもっとも期待できる。
【００２０】また、近年では、端子電極の数が増え、配
線基板内での配線の引き回しが複雑になってきているた
め、前記配線基板として複数の配線層を持つビルドアッ
プ基板等を用いて、効率良く配線を行うようになってき
ている。その場合には、前記（２）の手段のように、前
記第２端子電極が形成される層に限らず、前記（３）の
手段のように、前記第１端子電極が形成される配線層以
外の配線層に前記メッキ配線を設けることにより、前記
メッキ配線から進入した汚染物質が半導体チップの外部
電極に到達するまでの時間を長くできるので、前記樹脂
封止型半導体装置の信頼性を向上させることができる。
【００２１】また、前記配線基板には、ガラスエポキシ
系の絶縁性基板にスパッタリング等で配線パターンを形
成させたものや、ポリイミドテープ上にリード箔を接着
させたもの、あるいはそれらを複数積層させたもの等が
用いられる。
【００２２】以下、本発明について、図面を参照して実
施の形態（実施例）とともに詳細に説明する。なお、実
施例を説明するための全図において、同一機能を有する
ものは、同一符号をつけ、その繰り返しの説明は省略す
る。
【００２３】
【発明の実施の形態】（実施例）図１は、本発明による
一実施例の樹脂封止型半導体装置の概略構成を示す模式
平面図であり、図２は、図１の裏面図で、図１の樹脂封
止型半導体装置を水平方向を回転軸として１８０度回転
させた図であり、図３は図１のＡ−Ａ′線での模式断面
図である。なお、図１では、表面を覆う封止樹脂を省略
して示している。図１乃至図３において、１は絶縁性基
板、２は第１端子電極、３は第２端子電極、４はメッキ
配線、５は金メッキ、６は配線基板、７，９は接着剤、
８は第１半導体チップ、１０は第２半導体チップ、１１
は第１半導体チップ８の外部電極、１２は第２半導体チ
ップ１０の外部電極、１３はボンディングワイヤ、１４
は封止樹脂、１５はハンダバンプ、ＴＨはスルーホール
である。
【００２４】本実施例１の樹脂封止型半導体装置は、図
１乃至図３に示すように、絶縁性基板１の半導体チップ
を固着する面（以下、第１主面と称する）に第１端子電
極２が形成され、前記絶縁性基板１の前記第１主面と対
向する面（以下、第２主面と称する）に第２端子電極３
及びメッキ配線４が形成され、前記第１端子電極２の表
面が金メッキ５で覆われている配線基板６と、前記配線
基板６の第１主面上に接着剤７を介して固着された第１
半導体チップ８と、前記第１半導体チップ８上に接着剤
９を介して固着された第２半導体チップ１０と、前記第
１半導体チップ８の外部電極１１及び前記第２半導体チ
ップ１０の外部電極１２と、前記配線基板６の第１端子
電極２（金メッキ５）を接続するボンディングワイヤ１
３と、前記配線基板６の第１主面上の第１端子電極２、
第１半導体チップ８、第２半導体チップ１０、及びボン
ディングワイヤ１３を封止する封止樹脂１４と、前記配
線基板６の第２端子電極３に接続されたハンダバンプ１
５により構成されている。
【００２５】本実施例の樹脂封止型半導体装置は、図１
乃至図３に示すように、一つのパッケージ内に２種類の
半導体チップが積層されて搭載されているスタックドＣ
ＳＰ（Ｓ−ＣＳＰ）になっている。前記２種類の半導体
チップの例として、前記第１半導体チップ８を３２メガ
ビット（Ｍbit）のフラッシュメモリ、前記第２半導体
チップ１０を４ＭbitのＳＲＡＭ（Static Random Acces
s Memory）として、前記フラッシュメモリ８上に前記Ｓ
ＲＡＭ１０を積層したものが挙げられる。
【００２６】また、本実施例の樹脂封止型半導体装置で
は、電解メッキ法を用いて、前記配線基板６の第１端子
電極２の表面に金メッキ５を形成するためのメッキ配線
４が、図２及び図３に示すように、前記前記配線基板６
の第２主面側に形成されており、前記第１端子電極２
と、前記第２端子電極３及びメッキ配線４はスルーホー
ルＴＨを介して接続されている。そのため、前記メッキ
配線４と前記第１端子電極２の距離が長くなっている。
【００２７】図４及び図５は、本実施例の樹脂封止型半
導体装置を製造に使用するフレーム基板の概略構成を示
す模式図であり、図４（ａ）は第１主面側から見た平面
図、図４（ｂ）は第２主面側から見た平面図で、図４
（ａ）の平面図を水平方向を回転軸として１８０度回転
させて示した図、図５（ａ）は図４（ａ）の部分拡大
図、図５（ｂ）は図４（ｂ）の部分拡大図である。
【００２８】図４において、１６はフレーム基板、１７
は切断領域、１８は電流供給配線、１９は電流供給端
子、６Ａ，６Ｂはそれぞれ配線基板となる領域である。
また、図５において、２Ａ，２Ｂ，２Ｃ，２Ｄはそれぞ
れ第１端子電極、３Ａ，３Ｂ，３Ｃ，３Ｄはそれぞれ第
２端子電極、４Ａ，４Ｂ，４Ｃ，４Ｄはそれぞれメッキ
配線、ＴＨ１，ＴＨ２，ＴＨ３，ＴＨ４はそれぞれスル
ーホール、１７Ａ，１７Ｂはそれぞれ切断領域、１８は
電流供給配線である。
【００２９】本実施例の樹脂封止型半導体装置の製造に
は、図４（ａ）及び図４（ｂ）に示したように、複数の
前記配線基板となる領域６Ａ，６Ｂが切断領域１７で分
離されたフレーム基板１６を使用する。本実施例のフレ
ーム基板１６は、図４（ａ）に示した第１主面の第１端
子電極２の表面に、メッキ処理を施すためのメッキ配
線、前記メッキ配線に電流を供給する電流供給配線１８
及び電流供給端子１９は、図４（ｂ）に示すように第２
主面の切断領域１７上に形成されている。
【００３０】前記フレーム基板１６のうち配線基板とな
る領域６Ａ，６Ｂの第１主面に形成された第１端子電極
と、第２主面に形成された第２端子電極３及びメッキ配
線４は、スルーホールにより接続され、図５（ａ）及び
図５（ｂ）に示すように、第１端子電極２Ａと第２端子
電極３Ａ及びメッキ配線４ＡはスルーホールＴＨ１で接
続されており、第１端子電極２Ｂと第２端子電極３Ｂ及
びメッキ配線４ＢはスルーホールＴＨ２で接続されてお
り、第１端子電極２Ｃと第２端子電極３Ｃ及びメッキ配
線４ＣはスルーホールＴＨ３で接続されており、第１端
子電極２Ｄと第２端子電極３Ｄ及びメッキ配線４Ｄはス
ルーホールＴＨ４で接続されている。また、前記第２主
面に設けられた前記メッキ配線４Ａ，４Ｂ，４Ｃ，４Ｄ
は切断領域１７Ａ，１７Ｂ上に形成された電流供給配線
１８に接続されており、前記フレーム基板１６上の全て
の端子電極が短絡している。
【００３１】図６及び図７は、本実施例の樹脂封止型半
導体装置の各製造工程における模式断面図であり、前記
フレーム基板の切断領域周辺の断面を示している。以
下、図６及び図７に沿って、本実施例の樹脂封止型半導
体装置の製造方法について説明する。
【００３２】まず、図４及び図５に示したような、半導
体チップを搭載する第１主面と対向する第２主面側にメ
ッキ配線４が形成されたフレーム基板１６を用意する。
前記フレーム基板１６は、図６（ａ）に示すように、例
えば、ガラスエポキシ系のような絶縁性基板１の所定の
位置にスルーホールＴＨを形成しておき、前記絶縁性基
板１の両面にエッチング等を用いて、第１端子電極２、
第２端子電極３、メッキ配線４、切断領域１７上の電流
供給配線１８等の配線パターンを形成した後、両面にソ
ルダレジスト等の保護膜２０を形成したものを用いる。
【００３３】次に、図４（ｂ）に示した電流供給端子１
９から、前記電流供給配線１８、メッキ配線４を介して
前記第１端子電極２に電流を供給し、電解メッキ法によ
り、図６（ｂ）に示すように、前記第１端子電極２表面
に金メッキ５を形成する。
【００３４】次に、図６（ｃ）に示すように、前記フレ
ーム基板１６の第１主面上に、樹脂テープ等の接着剤７
を用いて第１半導体チップ（フラッシュメモリ）８を固
着する。
【００３５】次に、図７（ｄ）に示すように、前記第１
半導体チップ８上に、樹脂テープ等の接着剤９を用い
て、前記第１半導体チップ８の外部電極１１を塞がない
位置に第２半導体チップ（ＳＲＡＭ）１０を固着した
後、前記第１半導体チップ８の外部電極１１及び第２半
導体チップ１０の外部電極１２と、前記金メッキ５を施
した第１端子電極２をボンディングワイヤ１３で接続す
る。
【００３６】次に、図７（ｅ）に示すように、前記フレ
ーム基板１６の第１主面全体をレジン等の封止樹脂１４
で覆い、切断領域１７で切断して個辺化した後、前記第
２端子電極３上にハンダバンプ１５を形成すると、図１
乃至図３に示したような樹脂封止型半導体装置ができ
る。
【００３７】前記手順に沿って製造された樹脂封止型半
導体装置は、図３に示すように外部からの汚染物質の進
入口になりやすいメッキ配線４が、配線基板６の半導体
チップを固着する第１主面と対向する第２主面側に形成
されているため、前記メッキ配線４から進入した汚染物
質が、前記配線基板６の第１主面上に形成された第１端
子電極２及びボンディングワイヤ１３を介して、第１半
導体チップ８の外部電極１１、第２半導体チップ１０の
外部電極１２に到達するまでの時間が長くなる。
【００３８】そのため、例えば、前記メッキ配線４から
の水分の進入による装置の耐湿信頼性の低下等が防げ、
装置の信頼性が向上する。
【００３９】また、フレーム基板１６を切断して個辺化
する際にかかる応力で、前記金メッキ５と封止樹脂１４
の接合部分が剥離しやすいが、前記第１端子電極２が配
線基板の側面まで達していないため、前記接合部分の剥
離が装置側面まで達することが少なくなる。そのため、
剥離部分からの汚染物質の侵入を防げ、装置信頼性の低
下を防ぐことができる。
【００４０】以上説明したように、本実施例によれば、
配線基板の半導体チップが固着される第１主面上の第１
端子電極に、電解メッキ法を用いてメッキ処理を行う場
合、メッキ配線を前記第１主面と対向する第２主面側に
形成することにより、前記メッキ配線の露出部分から進
入する汚染物質が半導体チップに到達するまでの時間を
長くすることができるため、装置の信頼性を向上するこ
とができる。
【００４１】また、従来広く用いられている電解メッキ
法でメッキ処理を施しても、装置の信頼性を向上するこ
とができるため、従来の製造方法を大幅に変更すること
なく樹脂封止型半導体装置を製造でき、製造コストの上
昇を抑えることができる。
【００４２】また、本実施例では、第１半導体チップ
（フラッシュメモリ）と第２半導体チップ（ＳＲＡＭ）
の二つの半導体チップを積層した場合を例に挙げたが、
これに限らず、半導体チップが一つの場合でも、三つ以
上の半導体チップを積層させた場合でもよいことはいう
までもない。
【００４３】なお、本実施例では、配線基板６として、
絶縁性基板の両面に配線及び端子電極が形成されている
例を挙げたが、これに限らず、複数の配線層を持つビル
ドアップ基板を用いてもよい。
【００４４】図８は、前記実施例の樹脂封止型半導体装
置の変形例の概略構成を示す模式断面図であり、１Ａは
第１絶縁性基板、１Ｂは第２絶縁性基板、１Ｃは第３絶
縁性基板、２１は内部配線である。
【００４５】近年の小型化、高集積化された半導体装置
や、前記実施例で説明したような、複数の半導体チップ
を積層するＳ−ＣＳＰ型の半導体装置では、外部電極の
端子数が多くなり、前記実施例１で説明したような絶縁
性基板の両面のみに配線層を形成した場合、配線の効率
の良い引き回しが困難になってくる。そのため配線基板
６として、例えば、図８に示すように、前記第１端子電
極２と第２端子電極３の間に第１絶縁性基板１Ａ、第２
絶縁性基板１Ｂ、第３絶縁性基板１Ｃを設け、前記第１
絶縁性基板１Ａと第２絶縁性基板１Ｂの界面の内部配線
２１及びスルーホールＴＨなどで、前記第１端子電極２
と第２端子電極３を効率良く接続できるビルドアップ基
板が用いられる。前記ビルドアップ基板を用いた場合、
前記メッキ配線４は、前記実施例のように第２端子電極
３と同じ配線層に限らず、図８に示すように、中間の配
線層に形成しても良い。このようにすることで、前記第
１端子電極２と同じ配線層にメッキ配線４を形成した場
合に比べ、前記メッキ配線４から進入する汚染物質が第
１半導体チップ８の外部電極１１に到達するまでの時間
を長くすることができ、装置の信頼性を向上することが
できる。
【００４６】また、複数の配線層を持つ配線基板は、前
記ビルドアップ基板に限らず、ポリイミドテープのよう
な樹脂テープ上に、ワニス等でリード箔を貼りつけた配
線テープを複数枚重ねたものであってもよい。
【００４７】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
電解メッキ法を用いて配線基板の端子電極にメッキ処理
をする際に用いるメッキ配線と、前記配線基板に搭載す
る半導体チップの外部電極との距離が長くなるので、汚
染物質の進入時間が長くなり、装置の信頼性を向上でき
る。また、従来広く用いられている電解メッキ法でメッ
キ処理を行っても、装置の信頼性を向上することができ
るため、従来の製造方法を大幅に変更することなく樹脂
封止型半導体装置を製造でき、製造コストの上昇を抑え
ることができる。
【図面の簡単な説明】
【図１】本発明による一実施例の樹脂封止型半導体装置
の概略構成を示す平面図である。
【図２】図１の裏面図である。
【図３】図１のＡ−Ａ線での断面図である。
【図４】本実施例の樹脂封止型半導体装置の製造に用い
るフレーム基板の概略構成を示す模式平面図である。
【図５】図４の部分拡大図である。
【図６】本実施例の樹脂封止型半導体装置の製造工程を
説明するための模式断面図である。
【図７】本実施例の樹脂封止型半導体装置の製造工程を
説明するための模式断面図である。
【図８】前記実施例の樹脂封止型半導体装置の変形例を
示す模式断面図である。
【図９】従来の樹脂封止型半導体装置の概略構成を示す
模式断面図である。
【符号の説明】
１…絶縁性基板、１Ａ…第１絶縁性基板、１Ｂ…第２絶
縁性基板、１Ｃ…第３絶縁性基板、２，２Ａ，２Ｂ，２
Ｃ，２Ｄ…第１端子電極、３，３Ａ，３Ｂ，３Ｃ，３Ｄ
…第２端子電極、４，４Ａ，４Ｂ，４Ｃ，４Ｄ…メッキ
配線、５…金メッキ、６…配線基板、６Ａ，６Ｂ…配線
基板となる領域、７，９…接着剤、８…第１半導体チッ
プ、１０…第２半導体チップ、１１…第１半導体チップ
８の外部電極、１２…第２半導体チップ１０の外部電
極、１３…ボンディングワイヤ、１４…封止樹脂、１５
…ハンダバンプ、１６…フレーム基板、１７，１７Ａ，
１７Ｂ…切断領域、１８…電流供給配線、１９…電流供
給端子、２０…保護膜、２１…内部配線、ＴＨ，ＴＨ
１，ＴＨ２，ＴＨ３，ＴＨ４…スルーホール。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/24

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板の第１主面上の第１端子電極
    及び前記第１主面と対向する第２主面上の第２端子電極
    と、前記第１端子電極と接続され、前記絶縁性基板の外
    周部に延びるメッキ配線とが設けられた配線基板と、前
    記配線基板の前記第１主面上に固着された半導体チップ
    と、前記半導体チップの外部電極と前記配線基板の第１
    端子電極を電気的に接続する導電性部材と、前記配線基
    板の第１主面上の第１端子電極、半導体チップ、及び導
    電性部材を封止する樹脂とからなる樹脂封止型半導体装
    置において、前記メッキ配線は、前記配線基板の第１端
    子電極が形成される配線層と異なる配線層に設けられ、
    スルーホールで接続されていることを特徴とする樹脂封
    止型半導体装置。
  2. 【請求項２】 前記請求項１に記載の樹脂封止型半導体
    装置において、前記メッキ配線が、前記配線基板の第２
    端子電極が形成される配線層に設けられていることを特
    徴とする樹脂封止型半導体装置。
  3. 【請求項３】 前記請求項１に記載の樹脂封止型半導体
    装置において、前記配線基板は、前記第１端子電極を形
    成する配線層と前記第２端子電極を形成する配線層の間
    に複数の配線層を有し、前記メッキ配線が、前記第１端
    子電極が形成される配線層以外の配線層に設けられてい
    ることを特徴とする樹脂封止型半導体装置。
JP2000135563A 2000-05-09 2000-05-09 樹脂封止型半導体装置 Pending JP2001319990A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000135563A JP2001319990A (ja) 2000-05-09 2000-05-09 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000135563A JP2001319990A (ja) 2000-05-09 2000-05-09 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JP2001319990A true JP2001319990A (ja) 2001-11-16

Family

ID=18643624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000135563A Pending JP2001319990A (ja) 2000-05-09 2000-05-09 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2001319990A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371607B2 (en) 2003-05-02 2008-05-13 Seiko Epson Corporation Method of manufacturing semiconductor device and method of manufacturing electronic device
JP2009506534A (ja) * 2005-08-25 2009-02-12 マイクロン テクノロジー， インク． ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
CN113410205A (zh) * 2020-03-16 2021-09-17 铠侠股份有限公司 半导体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371607B2 (en) 2003-05-02 2008-05-13 Seiko Epson Corporation Method of manufacturing semiconductor device and method of manufacturing electronic device
JP2009506534A (ja) * 2005-08-25 2009-02-12 マイクロン テクノロジー， インク． ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
JP4919103B2 (ja) * 2005-08-25 2012-04-18 マイクロン テクノロジー， インク． ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
US8796836B2 (en) 2005-08-25 2014-08-05 Micron Technology, Inc. Land grid array semiconductor device packages
US9355992B2 (en) 2005-08-25 2016-05-31 Micron Technology, Inc. Land grid array semiconductor device packages
CN113410205A (zh) * 2020-03-16 2021-09-17 铠侠股份有限公司 半导体装置
CN113410205B (zh) * 2020-03-16 2024-03-12 铠侠股份有限公司 半导体装置

Similar Documents

Publication Publication Date Title
JP4934053B2 (ja) 半導体装置およびその製造方法
JP3499202B2 (ja) 半導体装置の製造方法
US7863757B2 (en) Methods and systems for packaging integrated circuits
JP5470510B2 (ja) 埋め込まれた導電性ポストを備える半導体パッケージ
US7786567B2 (en) Substrate for electrical device and methods for making the same
US6091137A (en) Semiconductor device substrate and method of manufacturing the same
US8222080B2 (en) Fabrication method of package structure
WO2001065602A1 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
KR20020012901A (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US20120097430A1 (en) Packaging substrate and method of fabricating the same
JP2007184414A (ja) 半導体素子実装用基板、半導体装置及び電子機器
JP2004048048A (ja) 半導体装置およびその製造方法
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
CN110828389A (zh) 半导体装置及其制造方法
US9230895B2 (en) Package substrate and fabrication method thereof
JP4084737B2 (ja) 半導体装置
US10115704B2 (en) Semiconductor device
JP2001319990A (ja) 樹脂封止型半導体装置
JPH1070211A (ja) テープキャリア及びその製造方法
WO2001026146A1 (en) Semiconductor device and method of manufacture thereof
JPH08316360A (ja) Ｉｃ実装構造
JP2000082760A (ja) 半導体装置
JP3578009B2 (ja) テープキャリア及びその製造方法
JP2000133745A (ja) 半導体装置