JP5470510B2 - 埋め込まれた導電性ポストを備える半導体パッケージ - Google Patents

埋め込まれた導電性ポストを備える半導体パッケージ Download PDF

Info

Publication number
JP5470510B2
JP5470510B2 JP2008206689A JP2008206689A JP5470510B2 JP 5470510 B2 JP5470510 B2 JP 5470510B2 JP 2008206689 A JP2008206689 A JP 2008206689A JP 2008206689 A JP2008206689 A JP 2008206689A JP 5470510 B2 JP5470510 B2 JP 5470510B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
conductive
sealing portion
pad
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008206689A
Other languages
English (en)
Other versions
JP2009044160A5 (ja
JP2009044160A (ja
Inventor
坪 完 金
澤 勳 李
チョル 容 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009044160A publication Critical patent/JP2009044160A/ja
Publication of JP2009044160A5 publication Critical patent/JP2009044160A5/ja
Application granted granted Critical
Publication of JP5470510B2 publication Critical patent/JP5470510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Description

本発明は、パッド再配置パターンを通じてファンアウト（ｆａｎ−ｏｕｔ）構造を達成する半導体パッケージに関し、さらに詳細には、封止部の内部に埋め込まれた構造で形成された導電性ポストを備える半導体パッケージに関する。
一般的に、半導体素子で高集積化が達成される方向は、従来には、ウェーハ製造工程でデザインルールの線幅をさらに細くし、トランジスタやキャパシタのような内部構成要素を３次元的に配列して、限定されたウェーハ面積にさらに多くの電子回路を入れ込んで集積度を高める方向が主流であった。
しかし、近年では、薄くなった半導体チップを垂直に積層して、一つの半導体パッケージ内にさらに多くの数の半導体チップを実装して全体的な集積度を高める方向が紹介されている。このように、半導体パッケージの製造技術を通じて半導体素子の集積度を高める方式は、ウェーハ製造工程で集積度を高める時と比較して、コスト、研究開発にかかる時間及び工程の実現可能性面で多くの長所を有しているため、現在これについての研究が活発に進められている。
しかし、半導体チップを垂直に積層する構造の半導体パッケージは、隣接するボンディングパッドの間隔が狭い場合、これを効果的に外部に拡張できるファンアウト（ｆａｎ−ｏｕｔ）具現方法がまだ解決課題として残っているという問題がある。
一方、効率的なファンアウト構造を達成するために使われるパッド再配置パターンを含む半導体チップの積層を通じた半導体パッケージ製造技術が特許文献１に“Ｆａｎ ｏｕｔ ｔｙｐｅ ｗａｆｅｒ ｌｅｖｅｌ ｐａｃｋａｇｅ ｓｔｒｕｃｔｕｒｅ ａｎｄ ｍｅｔｈｏｄ ｏｆ ｔｈｅ ｓａｍｅ”という題目で紹介されている。
米国特許第７１９６４０８号明細書
そこで、本発明は上記従来の半導体パッケージにおける問題点に鑑みてなされたものであって、本発明の目的は、封止部との接着力を改善させ、物理的損傷を吸収できる構造の埋め込まれた導電性ポストを備える半導体パッケージを提供することにある。
上記目的を達成するためになされた本発明による埋め込まれた導電性ポストを備える半導体パッケージは、回路部が形成された活性面が上方に向いた半導体チップと、前記半導体チップの活性面を外部に露出させ、残りの部分を密封する封止部と、前記封止部内で、上面のみが外部に露出され、残りの部分は埋め込まれた構造であって、前記半導体チップの外郭に沿って配置される複数の導電性ポストと、前記半導体チップ及び封止部上で半導体チップのボンディングパッドと前記導電性ポストの上部とを電気的に接続するパッド再配置パターンとを有し、
前記複数の導電性ポストの厚さは、前記半導体チップの厚さより薄いことを特徴とする。
前記導電性ポスト上に位置した前記パッド再配置パターンに付着されるソルダボールをさらに有することが好ましい。
前記導電性ポストは、前記封止部に対し接着力の優れた物質である、銅、鉄、アルミニウム、及び導電性を有するポリマーからなる群より選択される一つを材質とすることが好ましい。
前記封止部を貫通して前記導電性ポストの下面と電気的に接続する貫通電極と、前記封止部の下面で前記貫通電極と電気的に接続された下部ソルダボールパッドとをさらに有することが好ましい。
前記下部ソルダボールパッドに付着されるソルダボールをさらに有することが好ましい。
また、上記目的を達成するためになされた本発明による埋め込まれた導電性ポストを備える半導体パッケージは、回路部が形成された活性面が上方に向いた第１半導体チップと、前記第１半導体チップの活性面のみを外部に露出させ、残りの部分を密封する第１封止部と、前記第１封止部内に、上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、前記第１半導体チップの外郭に沿って配置される複数の第１導電性ポストと、前記第１半導体チップ及び第１封止部上で前記第１半導体チップのボンディングパッドと第１導電性ポストの上部とを電気的に接続するパッド再配置パターンと、前記第１半導体チップ上に活性面が上方に向くように接着手段を通じて搭載される第２半導体チップと、前記第１封止部の上面を覆い、前記第２半導体チップの上面は露出させ、前記導電性ポスト上にあるパッド再配置パターンの一部を露出させる貫通ホールを備える第２封止部と、前記パッド再配置パターンと前記第２半導体チップのボンディングパッドとを電気的に接続する第１導電性パターンとを有し、
前記複数の第１導電性ポストの厚さは、前記第１半導体チップの厚さより薄いことを特徴とする。
前記第１導電性パターンに付着するソルダボールをさらに有することが好ましい。
前記第１封止部を貫通して前記第１導電性ポストの下面と電気的に接続する貫通電極と、前記第１封止部の下面で前記貫通電極と電気的に接続する下部ソルダボールパッドとをさらに有することが好ましい。
前記下部ソルダボールパッドに付着するソルダボールをさらに有することが好ましい。
前記第２半導体チップ上で活性面が上方に向くように搭載される第３半導体チップと、前記第２封止部の上面を覆い、前記第３半導体チップの上面は露出させ、前記第１導電性パターンの一部を露出させる貫通ホールを備える第３封止部と、前記露出された第１導電性パターンと前記第３半導体チップのボンディングパッドとを電気的に接続する第２導電性パターンとをさらに有することが好ましい。
前記第３半導体チップ上で活性面が上方に向くように搭載される第４半導体チップと、前記第３封止部の上面を覆い、前記第４半導体チップの上面は露出させ、内部に設けられた貫通ホールによって前記第２導電性パターンの一部を露出させる第４封止部と、前記露出された第２導電性パターンと前記第４半導体チップのボンディングパッドとを電気的に接続する第３導電性パターンとをさらに有することが好ましい。
また、上記目的を達成するためになされた本発明による埋め込まれた導電性ポストを備える半導体パッケージは、回路部が形成された活性面が上方に向いた第１半導体チップと、前記第１半導体チップの活性面のみを外部に露出させ、残りの部分を密封する第１封止部と、前記第１封止部内に、上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、前記第１半導体チップの外郭に沿って配置される複数の第１導電性ポストと、前記第１半導体チップ及び第１封止部上で前記第１半導体チップのボンディングパッドと第１導電性ポストの上部とを電気的に接続するパッド再配置パターンと、前記第１半導体チップ上に活性面が下方に向くように接着手段を通じて搭載され、半導体チップのボンディングパッドに貫通電極が形成され、前記貫通電極にそれぞれ上部及び下部接続パッドを有し、前記下部接続パッドは、前記パッド再配置パターンと電気的に接続される第２半導体チップと、前記第１封止部上で前記第２半導体チップの側面を覆い包み、前記上部接続パッド及び前記第２半導体チップの上面を外部に露出させる第２封止部とを有し、
前記複数の第１導電性ポストの厚さは、前記第１半導体チップの厚さより薄いことを特徴とする。
前記第２半導体チップは、前記第１半導体チップよりサイズが大きいことが好ましい。
前記第２半導体チップの上部接続パッドに付着するソルダボールをさらに有することが好ましい。
本発明に係る埋め込まれた導電性ポストを備える半導体パッケージによれば、第一に、埋め込まれた構造の導電性ポスト上にソルダボールが付着されるパッドを、パッド再配置パターンを使用して作るため、導電性ポストのない時と比較して、ソルダ接合信頼度を改善しうるという効果がある。
第二に、埋め込まれた構造の導電性ポストによって、上下半導体チップの上下接続のためのコンタクトホールを形成するとき、この部分で損傷が発生することを抑制すると同時に、半導体パッケージのノイズ発生を改善し、電源及び接地を安定化させて全体的な電気的信頼性を改善しうるという効果がある。
第三に、封止部と埋め込まれた構造の導電性ポストとの接着力を向上させて、相互接続のための配線でリフトのような欠陥が発生することを抑制しうるという効果がある。
第四に、印刷回路基板やリードフレームを使用せずとも、純粋に半導体チップのみを封止部の内部で積層してファンアウト構造を有する積層型半導体パッケージを作れるという効果がある。
次に、本発明に係る埋め込まれた導電性ポストを備える半導体パッケージを実施するための最良の形態の具体例を図面を参照しながら説明する。
しかし、後述する実施形態は、本発明を限定しようとする意味ではなく、当業者に本発明の開示が実施可能な形態に完全になるように発明の範囲を知らせるために提供するものである。
〔第１の実施形態〕
図１〜図５は、本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
図１を参照すると、まず、硬質のキャリア基板１００を準備する。
キャリア基板は、金属やポリイミドのような材質を使用しうる。キャリア基板１００は、内部に半導体チップ接着部が設けられており、半導体チップ接着部の縁部に沿って複数の導電性ポスト１０４を接着手段１０２を使用して付着する。
接着手段１０２は、熱や光によって接着力が変化する接着剤であることが望ましい。このとき、接着手段１０２が光によって接着力が変化する場合、硬質のキャリア基板１００は、透光性のある透明材質であることが適している。
次いで、キャリア基板１００の半導体チップ接着部に半導体チップ１０６を接着手段１０２を使用して搭載する。この時にも、接着手段１０２は、熱や光によって接着力が変化する材質であることが適している。また、半導体チップ１０６が搭載される方向は、回路が形成された活性面がキャリア基板１００の表面と当接するように搭載することが適している。
一方、導電性ポスト１０４は、先に、キャリア基板１００に付着したものを使用することもでき、これを変形させて半導体チップ１０６を搭載した後、導電性ポスト１０４を再び付着する方式で適用することもできる。
図２を参照すると、キャリア基板１００の上部にエポキシモールドコンパウンド（ＥＭＣ：Ｅｐｏｘｙ Ｍｏｌｄ Ｃｏｍｐｏｕｎｄ）あるいはエンカプセラントのような封止材を使用してモールディング（ｍｏｌｄｉｎｇ）工程を実施する。これにより、導電性ポスト１０４、半導体チップ１０６及びキャリア基板１００の上面は、封止部１０８によって密封される。
図３を参照すると、キャリア基板１００に熱を印加するか、または光を照射して接着手段１０２の接着力を弱化させる。
次いで、キャリア基板１００を封止部１０８と分離させて除去した後、その結果物をひっくり返す。
これにより、複数の導電性ポスト１０４の上面及び半導体チップ１０６の活性面が上部に露出される。
そして、導電性ポスト１０４及び半導体チップ１０６の残りの部分は、封止部１０８内に埋め込まれた構造となる。
導電性ポスト１０４は、封止部１０８に対して接着力の優れた物質を使用して形成することが適しており、一例として、銅、鉄、アルミニウム、及び導電性を有するポリマーからなる群より選択される一つを使用しうる。
また、導電性ポスト１０４の厚さは、半導体チップ１０６より薄い範囲内で多様に適用しうる。一方、導電性ポスト１０４は、物理的な損傷を抑制する目的でのみ適用されれば、第１封止部１０８と適切な接着力を維持し、硬度のみあれば、絶縁物質に代替させて適用することもできる。
図４を参照すると、キャリア基板１００が除去された結果物で半導体チップ１０６のボンディングパッド（図示せず）と導電性ポスト１０４とを電気的に接続するパッド再配置パターン１１０を形成する。パッド再配置パターン１１０を形成する方法は、封止部１０８が形成された結果物の上面にまず絶縁膜（図示せず）を形成し、次いで、パターニング工程を実施して半導体チップ１０６のボンディングパッド領域と、導電性ポスト１０４の上部とを露出させる。このとき、半導体チップ１０６がメモリ素子である場合、表面に露出されたヒュージング（ｆｕｓｉｎｇ）領域（冗長性のためのヒューズ回路部）が絶縁膜によって覆われれば、半導体チップ１０６の電気的信頼性を高めうる。
次いで、絶縁膜上に半導体チップ１０６のボンディングパッドと導電性ポスト１０４とを接続するパッド再配置パターン１１０を銅材質で形成する。パッド再配置パターン１１０は、スパッタリングを利用してシード層をまず形成した後、シード層上に電気メッキ層を形成して作ることができ、これを変形して、まず無電解メッキでシード層を形成した後、再び電解メッキでシード層上に電気メッキ層を作ることもできる。
本実施形態では、パッド再配置パターン１１０は、銅を使用して作ることを一つの例として説明したが、パッド再配置パターン１１０は、導電性を有する他の材質に変えて適用可能である。
図５を参照すると、埋め込まれた導電性ポストを備える半導体パッケージ２００のパッド再配置パターン１１０上にソルダボール１１２を付着し、シンギュレーション（ｓｉｎｇｕｌａｔｉｏｎ）工程を実施して１個単位の半導体パッケージ２００の製造を完了する。
これにより、リードフレームや印刷回路基板のような骨格材を使用せずとも、半導体チップ１０６が封止部１０８に埋め込まれた構造で半導体パッケージ２００を作りうる。半導体パッケージ２００は、導電性ポスト１０４及びパッド再配置パターン１１０によって効率的なファンアウト構造を実現しうるため、半導体チップ１０６のボンディングパッド間隔が狭くなっても、これを効率的に再配置しうる。
次いで、図５を参照して、本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２００の構造について説明する。
本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２００は、回路部が形成された活性面が上に向いた半導体チップ１０６と、半導体チップ１０６の活性面を外部に露出させ、残りの部分を密封する封止部１０８と、封止部内で上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、半導体チップ１０６の外郭に沿って配置された複数の導電性ポスト１０４と、半導体チップ１０６及び封止部１０８上で半導体チップ１０６のボンディングパッドと導電性ポスト１０４の上部とを電気的に接続するパッド再配置パターン１１０及びパッド再配置パターン上に付着されるソルダボール１１２とを備える。
また、本発明では、導電性ポスト１０４がソルダボール１１２が付着されるパッド再配置パターン１１０の下部に存在するので、導電性ポスト１０４がない時と比較して、ソルダボール１１２とパッド再配置パターン１１０とのソルダ接合信頼度（ＳＪＲ：Ｓｏｌｄｅｒ Ｊｏｉｎｔ Ｒｅｌｉａｂｉｌｉｔｙ）が改善され、パッド再配置パターン１１０と封止部１１０との接着力を改善させて、この部分でのリフト欠陥の発生を抑制しうる。
図６は、本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの変形例を説明するための断面図である。
図６を参照すると、図５の埋め込まれた導電性ポストを備える半導体パッケージ２００は、半導体パッケージの内部に一つの半導体チップが含まれることを中心に説明した。
しかし、図５の半導体パッケージ２００の下部に印刷回路基板（ＰＣＢ：Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）と電気的に接続される接続端子を作る場合、本発明による埋め込まれた導電性ポストを備える半導体パッケージ２００は、ＰＯＰ（ＰＯＰ：Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）構造でその使用範囲を拡大適用しうる。
すなわち、上部パッド再配置パターン１１０上に搭載されたソルダボール１１２に他の半導体パッケージをさらに搭載して、さらに多様な機能を行う半導体パッケージを具現しうる。
本発明の第１の実施形態の変形例による埋め込まれた導電性ポストを備える半導体パッケージ２０２をＰＯＰ構造に適用するために、まず封止部１０８の下方を貫通する下部コンタクトホールを形成して導電性ポスト１０４の下面を露出させる。このとき、埋め込まれた構造の導電性ポスト１０４は、下部コンタクトホールを形成する過程でパッド再配置パターン１１０に損傷が発生することを抑制するバッファの役割を行う効果がある。
次いで、コンタクトホールの内部を導電物質で充填してコンタクト電極１１４を形成する。
次いで、コンタクト電極１１４と接続された下部ソルダボールパッド１１６を形成し、下部ソルダボールパッド１１６にソルダボール１１２を付着する。下部ソルダボールパッド１１６に付着されたソルダボール１１２は、印刷回路基板と電気的に接続され、パッド再配置パターン１１２に接続されたソルダボール１１２は、他の半導体パッケージと接続される場合、本発明の第１の実施形態の変形例による半導体パッケージ２０２は、ＰＯＰ構造を有する。
〔第２の実施形態〕
図７〜図１１は、本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
図７〜図１１を参照すると、本実施形態による埋め込まれた導電性ポストを備える半導体パッケージは、２つの封止部の内部にそれぞれ半導体チップを有し、それらが積層された形態の半導体パッケージである。
パッド再配置パターン１１２を作る工程までは、前述した第１の実施形態と同じであるため、ここで説明を省略し、前述した第１の実施形態の図４についての説明に続けてその製造方法を説明する。
詳細に説明すると、第１半導体チップ１０６と導電性ポスト１０４とが第１封止部１０８内に埋め込まれた構造で形成され、第１半導体チップ１０６のボンディングパッドと導電性ポストとがパッド再配置パターン１１０によって接続された結果物に、下面に接着手段１２０が付着した第２半導体チップ１１８を第１半導体チップ１０６上に搭載する（図７参照）。このとき、第２半導体チップ１１８のサイズ及び厚さは、第１半導体チップ１０６と同一でないこともあり得、回路部が形成された活性面は、上方を向くように搭載することが適している。
次いで、第２半導体チップ１１８が搭載された結果物に第２封止部１２２をモールディング工程で形成する（図８参照）。
第２封止部１２２は、パッド再配置パターン１１０の一部を除外した第１封止部１０８の上面を覆い、高さが第２半導体チップ１１８と同じであることが適している。第２封止部１２２のコンタクトホール１２４は、第２封止部１２２を形成した後、レーザドリリング、ドリリング、ウェットエッチングのうちから選択される一つの方法でコンタクトホール１２４を形成しうる。
このとき、コンタクトホールを形成する過程で、導電性ポスト１０４は、パッド再配置パターン１１０で損傷が発生することを抑制するバッファの役割を行える。すなわち、パッド再配置パターン１１０のみある場合、導電性ポスト１０４と比較して、薄いパッド再配置パターン１１０と第２封止部１２２との接合力が弱くなるが、下部にある埋め込まれた構造の導電性ポスト１０４がこれを支持するため、接合力が弱くなることを抑制しうる。
また、コンタクトホール１２４を形成する過程で、コンタクトホールの深さがパッド再配置パターン１１０の下方に形成されても、パッド再配置パターン１１０と下部にある導電性ポスト１０４とは、相互電気的に接続された状態であるため、これを補完しうる。
次いで、パッド再配置パターン１１０と第２半導体チップ１１８のボンディングパッドとを接続する第１導電性パターン１２６を形成する（図９参照）。
第２導電性パターン１２６を形成するために、第１の実施形態のように、絶縁膜パターン（図示せず）をまず形成し、スパッタリングによるシード層を形成し、シード層上に電気メッキ層を形成する方式で第１導電性パターン１２６を形成しうる。
次いで、第１導電性パターン１２６上にソルダボール１１２を付着する（図１０参照）。
最後に、ソルダボール１１２が付着した結果物にシンギュレーション工程を実施して半導体チップ１０６、１１８が二つ積層された構造の半導体パッケージ２０４に対する製造工程を完了する。
次いで、図１１を参照して、本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０４の構造を説明する。
本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０４は、回路部が形成された活性面が上方を向いた第１半導体チップ１０６と、第１半導体チップ１０６の活性面のみを外部に露出させ、残りの部分を密封する第１封止部１０８と、第１封止部１０８内で上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、第１半導体チップ１０６の外郭に沿って配置される複数の第１導電性ポスト１０４と、第１半導体チップ１０６及び第１封止部１０８上で第１半導体チップ１０６のボンディングパッドと第１導電性ポスト１０４の上部とを電気的に接続するパッド再配置パターン１１０とを備える。
また、本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０４は、第１半導体チップ１０６上で活性領域が上方を向くように接着手段１２０を通じて搭載された第２半導体チップ１１８と、第１封止部１０８の上面を覆い、第２半導体チップ１１８の上面は露出させ、導電性ポスト１０４上にあるパッド再配置パターン１１０の一部を露出させる貫通ホールを備える第２封止部１２２と、パッド再配置パターン１１０と第２半導体チップ１１８のボンディングパッドとを電気的に接続させる第１導電性パターン１２６及び第１導電性パターン上に形成されたソルダボール１１２とを備える。
一方、本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０４は、第１及び第２半導体チップ１０６、１１８を接続する相互接続配線であるパッド再配置パターン１１０及び第１導電性パターン１２６の下部に導電性ポスト１０４があるため、この部分での電気的な接続をさらに安定化させ、信号配線間にノイズ発生を防止し、電源及び接地を安定化させて全体的な電気的信頼性を改善しうる効果がある。
図１２は、本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの変形例を説明するための断面図である。
図１２は、本発明の第２の実施形態による半導体パッケージをＰＯＰ形態に変形させた積層型半導体パッケージ２０６の断面図である。
その製造工程及び構造は、上述の図６での説明と同じであるため、ここでは重複を避けて説明を省略する。
〔第３の実施形態〕
図１３は、本発明の第３の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０８の断面図であり、図１４は、第３の実施形態による半導体パッケージをＰＯＰに適用できるように変形させた半導体パッケージ２１０の断面図である。
図１３及び図１４を参照すると、第２半導体チップ１１８上に上述した第２の実施形態で説明したものと同じ方式で、第３半導体チップ１２８と、第３封止部１３２、及び第２導電性パターン１３４を形成し、第３半導体チップ１２８上にさらに第４半導体チップ１３６、第４封止部１４０、及び第３導電性パターン１４２とソルダボール１１２を形成して、封止部の内部に４個の半導体チップが積層された積層型半導体パッケージ２０８を作成する。符号１３０及び１３８は接着テープ等のような接着手段を表す。
また、積層型半導体パッケージ２０８をＰＯＰ構造の半導体パッケージ２１０に作成するために、図１４のように、第１封止部１０８の内部にコンタクト電極１１４、下部ソルダボールパッド１１６及びソルダボール１１２をさらに形成しうる。
本実施形態では、４個の半導体チップが積層されたことを一例として説明したが、これは、６個、８個等、多様に変形適用が可能である。
図１５〜図２０は、図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。
図１５〜図１８を参照すると、上述した第３の実施形態では、第１導電性パターン１２６と第２導電性パターン１３４との接続を第２封止部１２２の上部で実施したが、第１導電性パターン１２６と第２導電性パターン１３４との接続は、図１５に示すように、第２封止部１２２の下部（第１封止部１０８の上面）で、パッド再配置パターン１１０の導電性ポスト１０４との接触部分上と接するように実施できる。
符号１４４Ａ、１４４Ｂ、１４４Ｃは、層間絶縁膜であって、パッド再配置パターン１１０、第１導電性パターン１２６及び第２導電性パターン１４３の下に形成しうる。
このとき、パッド再配置パターン１１０、第１導電性パターン１２６、及び第２導電性パターン１３４は、それぞれ層間絶縁膜１４４Ａ、１４４Ｂ、１４４Ｃに形成されたコンタクトホールを通じて半導体チップに形成されたボンディングパッドと相互接続される。
また、図１６のように、第２導電性パターン１３４と第１導電性パターン１２６との接触領域が、パッド再配置パターン１１０の導電性ポスト１０４接触部分上の領域とずれるように形成される。また、図面には示していないが、第２導電性パターン１３４と第１導電性パターン１２６との接触領域の第２封止部１２２内に第１封止部と同一形態の他の第２導電性ポストを形成する方式に変形することもできる。
そして、図１７のように、第１導電性パターン１２６の形成により発生した溝領域に導電物質１４６を充填し、導電物質１４６上で第１導電性パターン１２６と第２導電性パターン１３４と接続する方式に変形することもできる。
そして、第１導電性パターン１２６と第２導電性パターン１３４とを接続する方式は、図１８のように、第１及び第２導電性パターン１２６、１３４の導電性ポスト１０４直上部分に一つのコンタクトホールを形成してそれぞれを垂直に接続する方式をとることも可能である。
このとき、コンタクトホールの内部には、充填物質１４８を内部に充填することが適しており、充填物質１４８は、導電物質あるいは絶縁物質を半導体素子の機能によって適切に選択して使用しうる。また、パッド再配置パターン１１０、第１〜第３導電性パターン１２６、１３４、１４２及び下部ソルダボールパッド１１６（図１４）の表面は、必要に応じて適切な表面処理を行うことが好ましい。
一方、第２封止部１２２をエッチングしてパッド再配置パターン１１０面を露出させる場合、エッチングされた部分を導電物質１４６で充填すれば、第１導電性パターン１２６を図１９のように直線状に形成する方式に変形可能である。
また、図２０のように、第１及び第２導電性パターン１２６、１３４を直線状に作り、第２及び第３封止部１２２、１３２を貫通しつつ、パッド再配置パターン１１０を露出させるコンタクトホールを形成した後、その内部に導電物質１４８を充填する方式にも変形可能である。
図２１は、本発明の第４の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの断面図である。
図２１を参照すると、本発明の第４の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０８は、回路部が形成された活性面が上方に向く第１半導体チップ１０６と、第１半導体チップの活性面のみを外部に露出させ、残りの部分を密封する第１封止部１０８と、第１封止部１０８内で上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、第１半導体チップ１０６の外郭に沿って配置される複数の第１導電性ポスト１０４と、第１半導体チップ１０６及び第１封止部１０８上で第１半導体チップ１０６のボンディングパッドと第１導電性ポスト１０４の上部とを電気的に接続するパッド再配置パターン１１０とを備える。
次に、本発明の第４の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０８は、第１半導体チップ１０６上で活性面が下方に向くように接着手段１２０を通じて搭載され、半導体チップのボンディングパッド位置下に貫通電極１１４ａが形成され、貫通電極１１４ａの上部及び下部にそれぞれ接続パッド（１１５ｂ、１１５ａ）を有し、下部接続パッド１１５ａは、パッド再配置パターン１０４と電気的に接続される第２半導体チップ１１８ａを備える。
次に、本発明の第４の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０８は、第１封止部１０８上で第２半導体チップ１１８ａの側面を覆い包み、上部接続パッド１１５ｂ及び第２半導体チップ１１８ａの下面（活性面の対向面）を外部に露出させる第２封止部１２２を備える。
本実施形態によれば、第２半導体チップ１１８ａは、そのサイズが第１半導体チップ１０６より大きいことが適しており、第２半導体チップ１１８ａでボンディングパッド位置下の貫通電極１１４ａが形成される位置は、第１導電性ポスト１０４と相互に対応する位置に形成されることが適している。このような貫通電極１１４ａは、第２半導体チップ１１８ａのボンディングパッドが形成された位置に公知の方法を通じて形成し、一例として、レーザドリリング後に、導電物質を充填する方式等を通じて形成可能である。
また、接着手段１２０は、導電性接着剤であって、望ましくは、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電接着フィルム）を使用しうる。そして、下部接続パッド１１５及びパッド再配置パターン１１０の電気的接続のみ保障されれば、非導電性接着剤を使用するか、または別途の接着手段を使用せず、第２封止部１２２の封止材で第１半導体チップ１０６と第２半導体チップ１１８との離隔された空間を充填することもできる。
上記の実施形態では、第２半導体チップ１１８ａの活性面が下に向くように説明したが、これを上に向くように変形させて適用してもよい。
最後に、本実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０８は、上部接続パッド１１５ｂに付着されたソルダボール１１２をさらに備える。したがって、ソルダボール１１２を通じて本半導体パッケージが応用されるＰＣＢ等に付着されて作動する。
図２２及び図２３は、本発明の実施形態による埋め込まれた導電性ポストを備える半導体素子の応用例を説明するためのブロック図である。
図２２は、本発明の実施形態による埋め込まれた導電性ポストを備える半導体パッケージが応用されるカードを示す概略的なブロック図である。
図２２を参照すると、制御機４１０とメモリ４２０とは、電気的な信号を交換するように配される。例えば、制御機４１０で命令を出せば、メモリ４２０は、データを伝送しうる。ここで、メモリ４２０は、上述の埋め込まれた導電性ポストを備える半導体パッケージ２１０（図１４）の形態を取り得る。
このようなカード４００は、マルチメディアカード（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ：ＭＭＣ）または保安用デジタルカードのようなメモリ装置として利用される。
図２３は、本発明の実施形態による埋め込まれた導電性ポストを備える半導体パッケージが応用されるシステムを示す概略的なブロック図である。
図２３を参照すると、プロセッサ５１０、入／出力装置５３０、及びメモリ５２０は、バス５４０を利用して相互データ通信を行える。プロセッサ５１０は、プログラムを実行し、システム５００を制御する役割を行う。入／出力装置５３０は、システム５００のデータの入力または出力に利用される。システム５００は、入／出力装置５３０を利用して外部装置、例えば、個人用コンピュータまたはネットワークに接続されて、外部装置と相互データを交換しうる。
このとき、メモリ５２０は、本発明の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２１０（図１４参照）の形態を取り得、プロセッサ５１０の動作のためのコード及びデータを保存しうる。システム５００は、モバイルフォン、ＭＰ３プレイヤ、ナビゲーション装置、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ）、または家電製品に利用される。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明は、マルチメディアカード、保安用デジタルカード、モバイルフォン、ＭＰ３プレイヤ、ナビゲーション装置、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ）、または家電製品等に利用可能である。
本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。 本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。 本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。 本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。 本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。 本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの変形例を説明するための断面図である。 本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。 本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。 本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。 本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。 本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。 本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの変形例を説明するための断面図である。 本発明の第３の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの断面図である。 本発明の第３の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの変形例を説明するための断面図である。 図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。 図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。 図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。 図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。 図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。 図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。 本発明の第４の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの断面図である。 本発明の実施形態による埋め込まれた導電性ポストを備える半導体パッケージが応用されるカードを示す概略的なブロック図である。 本発明の実施形態による埋め込まれた導電性ポストを備える半導体パッケージが応用されるシステムを示す概略的なブロック図である。
符号の説明
１００ キャリア基板
１０２ 接着手段
１０４ （第１）導電性ポスト
１０６ （第１）半導体チップ
１０８ （第１）封止部
１１０ パッド再配置パターン
１１２ ソルダボール
１１４ コンタクト電極
１１４ａ 貫通電極
１１５ａ 下部接続パッド
１１５ｂ 上部接続パッド
１１６ 下部ソルダボールパッド
１１８、１１８ａ 第２半導体チップ
１２０ 接着手段
１２２ 第２封止部
１２４ コンタクトホール
１２６ 第１導電性パターン
１２８ 第３半導体チップ
１３０、１３８ 接着手段
１３２ 第３封止部
１３４ 第２導電性パターン
１３６ 第４半導体チップ
１４０ 第４封止部
１４２ 第３導電性パターン
１４４（Ａ、Ｂ、Ｃ） 層間絶縁膜
１４６ 導電物質
１４８ 充填物質
２００、２０２、２０４、２０６、２０８、２１０ 半導体パッケージ

Claims (14)

  1. 回路部が形成された活性面が上方に向いた半導体チップと、
    前記半導体チップの活性面を外部に露出させ、残りの部分を密封する封止部と、
    前記封止部内で、上面のみが外部に露出され、残りの部分は埋め込まれた構造であって、前記半導体チップの外郭に沿って配置される複数の導電性ポストと、
    前記半導体チップ及び封止部上で半導体チップのボンディングパッドと前記導電性ポストの上部とを電気的に接続するパッド再配置パターンとを有し、
    前記複数の導電性ポストの厚さは、前記半導体チップの厚さより薄いことを特徴とする埋め込まれた導電性ポストを備える半導体パッケージ。
  2. 前記導電性ポスト上に位置した前記パッド再配置パターンに付着されるソルダボールをさらに有することを特徴とする請求項１に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
  3. 前記導電性ポストは、前記封止部に対し接着力の優れた物質である、銅、鉄、アルミニウム、及び導電性を有するポリマーからなる群より選択される一つを材質とすることを特徴とする請求項１に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
  4. 前記封止部を貫通して前記導電性ポストの下面と電気的に接続する貫通電極と、
    前記封止部の下面で前記貫通電極と電気的に接続された下部ソルダボールパッドとをさらに有することを特徴とする請求項１に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
  5. 前記下部ソルダボールパッドに付着されるソルダボールをさらに有することを特徴とする請求項４に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
  6. 回路部が形成された活性面が上方に向いた第１半導体チップと、
    前記第１半導体チップの活性面のみを外部に露出させ、残りの部分を密封する第１封止部と、
    前記第１封止部内に、上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、前記第１半導体チップの外郭に沿って配置される複数の第１導電性ポストと、
    前記第１半導体チップ及び第１封止部上で前記第１半導体チップのボンディングパッドと第１導電性ポストの上部とを電気的に接続するパッド再配置パターンと、
    前記第１半導体チップ上に活性面が上方に向くように接着手段を通じて搭載される第２半導体チップと、
    前記第１封止部の上面を覆い、前記第２半導体チップの上面は露出させ、前記導電性ポスト上にあるパッド再配置パターンの一部を露出させる貫通ホールを備える第２封止部と、
    前記パッド再配置パターンと前記第２半導体チップのボンディングパッドとを電気的に接続する第１導電性パターンとを有し、
    前記複数の第１導電性ポストの厚さは、前記第１半導体チップの厚さより薄いことを特徴とする埋め込まれた導電性ポストを備える半導体パッケージ。
  7. 前記第１導電性パターンに付着するソルダボールをさらに有することを特徴とする請求項６に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
  8. 前記第１封止部を貫通して前記第１導電性ポストの下面と電気的に接続する貫通電極と、
    前記第１封止部の下面で前記貫通電極と電気的に接続する下部ソルダボールパッドとをさらに有することを特徴とする請求項６に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
  9. 前記下部ソルダボールパッドに付着するソルダボールをさらに有することを特徴とする請求項８に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
  10. 前記第２半導体チップ上で活性面が上方に向くように搭載される第３半導体チップと、
    前記第２封止部の上面を覆い、前記第３半導体チップの上面は露出させ、前記第１導電性パターンの一部を露出させる貫通ホールを備える第３封止部と、
    前記露出された第１導電性パターンと前記第３半導体チップのボンディングパッドとを電気的に接続する第２導電性パターンとをさらに有することを特徴とする請求項６に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
  11. 前記第３半導体チップ上で活性面が上方に向くように搭載される第４半導体チップと、
    前記第３封止部の上面を覆い、前記第４半導体チップの上面は露出させ、内部に設けられた貫通ホールによって前記第２導電性パターンの一部を露出させる第４封止部と、
    前記露出された第２導電性パターンと前記第４半導体チップのボンディングパッドとを電気的に接続する第３導電性パターンとをさらに有することを特徴とする請求項１０に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
  12. 回路部が形成された活性面が上方に向いた第１半導体チップと、
    前記第１半導体チップの活性面のみを外部に露出させ、残りの部分を密封する第１封止部と、
    前記第１封止部内に、上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、前記第１半導体チップの外郭に沿って配置される複数の第１導電性ポストと、
    前記第１半導体チップ及び第１封止部上で前記第１半導体チップのボンディングパッドと第１導電性ポストの上部とを電気的に接続するパッド再配置パターンと、
    前記第１半導体チップ上に活性面が下方に向くように接着手段を通じて搭載され、半導体チップのボンディングパッドに貫通電極が形成され、前記貫通電極にそれぞれ上部及び下部接続パッドを有し、前記下部接続パッドは、前記パッド再配置パターンと電気的に接続される第２半導体チップと、
    前記第１封止部上で前記第２半導体チップの側面を覆い包み、前記上部接続パッド及び前記第２半導体チップの上面を外部に露出させる第２封止部とを有し、
    前記複数の第１導電性ポストの厚さは、前記第１半導体チップの厚さより薄いことを特徴とする埋め込まれた導電性ポストを備える半導体パッケージ。
  13. 前記第２半導体チップは、前記第１半導体チップよりサイズが大きいことを特徴とする請求項１２に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
  14. 前記第２半導体チップの上部接続パッドに付着するソルダボールをさらに有することを特徴とする請求項１２に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
JP2008206689A 2007-08-10 2008-08-11 埋め込まれた導電性ポストを備える半導体パッケージ Active JP5470510B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020070080595A KR100885924B1 (ko) 2007-08-10 2007-08-10 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
KR10-2007-0080595 2007-08-10
US12/104,333 2008-04-16
US12/104,333 US8093703B2 (en) 2007-08-10 2008-04-16 Semiconductor package having buried post in encapsulant and method of manufacturing the same

Publications (3)

Publication Number Publication Date
JP2009044160A JP2009044160A (ja) 2009-02-26
JP2009044160A5 JP2009044160A5 (ja) 2011-10-06
JP5470510B2 true JP5470510B2 (ja) 2014-04-16

Family

ID=40345696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008206689A Active JP5470510B2 (ja) 2007-08-10 2008-08-11 埋め込まれた導電性ポストを備える半導体パッケージ

Country Status (5)

Country Link
US (2) US8093703B2 (ja)
JP (1) JP5470510B2 (ja)
KR (1) KR100885924B1 (ja)
CN (1) CN101364579B (ja)
TW (1) TWI438883B (ja)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
US8193615B2 (en) * 2007-07-31 2012-06-05 DigitalOptics Corporation Europe Limited Semiconductor packaging process using through silicon vias
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US7964450B2 (en) * 2008-05-23 2011-06-21 Stats Chippac, Ltd. Wirebondless wafer level package with plated bumps and interconnects
EP2286446A1 (en) * 2008-06-02 2011-02-23 Nxp B.V. Electronic device and method of manufacturing an electronic device
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
US8466542B2 (en) * 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US8026608B2 (en) * 2009-03-24 2011-09-27 General Electric Company Stackable electronic package
JP5330065B2 (ja) * 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US8367470B2 (en) * 2009-08-07 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die
EP2302403A1 (en) * 2009-09-28 2011-03-30 Imec Method and device for testing TSVs in a 3D chip stack
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8759209B2 (en) 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
CN102244972A (zh) * 2010-04-08 2011-11-16 王忠诚 电路板及其应用
US8421210B2 (en) 2010-05-24 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
US9620455B2 (en) * 2010-06-24 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8193610B2 (en) * 2010-08-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming B-stage conductive polymer over contact pads of semiconductor die in Fo-WLCSP
TWI426587B (zh) * 2010-08-12 2014-02-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
KR101695352B1 (ko) * 2010-08-12 2017-01-12 삼성전자 주식회사 리드 프레임 및 이를 갖는 반도체 패키지
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
KR20120091694A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 반도체 패키지
TWI462201B (zh) * 2011-03-04 2014-11-21 Adl Engineering Inc 半導體封裝結構及其製造方法
US8461691B2 (en) * 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
US8288209B1 (en) * 2011-06-03 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of using leadframe bodies to form openings through encapsulant for vertical interconnect of semiconductor die
US9123763B2 (en) * 2011-10-12 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure having at least one package comprising one die being disposed in a core material between first and second surfaces of the core material
US8975741B2 (en) 2011-10-17 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming package-on-package structures
JP5870626B2 (ja) * 2011-11-01 2016-03-01 富士通株式会社 半導体装置及び半導体装置の製造方法
EP2613349B1 (en) * 2012-01-05 2019-11-20 Nxp B.V. Semiconductor package with improved thermal properties
US8658473B2 (en) 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
KR101985236B1 (ko) 2012-07-10 2019-06-03 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
KR101970291B1 (ko) * 2012-08-03 2019-04-18 삼성전자주식회사 반도체 패키지의 제조 방법
US8963336B2 (en) 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
US9496211B2 (en) * 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
US9293404B2 (en) * 2013-01-23 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-applying supporting materials between bonded package components
US9379041B2 (en) 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
US9184128B2 (en) * 2013-12-13 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package and methods of forming the same
CN103681372B (zh) * 2013-12-26 2016-07-06 华进半导体封装先导技术研发中心有限公司 扇出型圆片级三维半导体芯片的封装方法
MY171261A (en) * 2014-02-19 2019-10-07 Carsem M Sdn Bhd Stacked electronic packages
US9527723B2 (en) 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
JP6317629B2 (ja) * 2014-06-02 2018-04-25 株式会社東芝 半導体装置
JP6318016B2 (ja) * 2014-06-10 2018-04-25 株式会社ディスコ 積層デバイスの製造方法
US10257937B2 (en) * 2014-07-07 2019-04-09 Infineon Technologies Austria Ag Device for electrically coupling a plurality of semiconductor device layers by a common conductive layer
CN106158772B (zh) * 2015-03-27 2018-12-18 蔡亲佳 板级嵌入式封装结构及其制作方法
US9576918B2 (en) * 2015-05-20 2017-02-21 Intel IP Corporation Conductive paths through dielectric with a high aspect ratio for semiconductor devices
KR101651362B1 (ko) * 2015-05-22 2016-08-25 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US10090241B2 (en) * 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
KR102420125B1 (ko) * 2015-12-10 2022-07-13 삼성전자주식회사 반도체 패키지 및 이의 제조방법
KR20170085833A (ko) * 2016-01-15 2017-07-25 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
US9818729B1 (en) * 2016-06-16 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and method
US11114359B2 (en) * 2018-09-13 2021-09-07 Dialog Semiconductor (Uk) Limited Wafer level chip scale package structure
CN109580077B (zh) * 2018-12-06 2020-07-28 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 压力传感器结构及其制作方法
KR20200094529A (ko) * 2019-01-30 2020-08-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
TWI798922B (zh) * 2021-11-08 2023-04-11 財團法人工業技術研究院 半導體結構及其製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261709A (ja) * 1996-09-27 1998-09-29 Nec Corp 半導体装置の製造方法
JP3184493B2 (ja) * 1997-10-01 2001-07-09 松下電子工業株式会社 電子装置の製造方法
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP4240899B2 (ja) * 2001-03-26 2009-03-18 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN101714516A (zh) * 2001-08-24 2010-05-26 肖特股份公司 用于形成触点的方法及封装的集成电路组件
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
JP3853219B2 (ja) * 2002-01-18 2006-12-06 イビデン株式会社 半導体素子内蔵基板および多層回路基板
US6639309B2 (en) 2002-03-28 2003-10-28 Sandisk Corporation Memory package with a controller on one side of a printed circuit board and memory on another side of the circuit board
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
EP1636842B1 (en) 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP4073830B2 (ja) 2003-06-20 2008-04-09 松下電器産業株式会社 半導体チップ内蔵モジュールの製造方法
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US7459781B2 (en) 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US6943106B1 (en) * 2004-02-20 2005-09-13 Micron Technology, Inc. Methods of fabricating interconnects for semiconductor components including plating solder-wetting material and solder filling
DE102004020497B8 (de) 2004-04-26 2006-06-14 Infineon Technologies Ag Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen
JP4457779B2 (ja) * 2004-06-30 2010-04-28 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP2007012762A (ja) * 2005-06-29 2007-01-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
CN100481420C (zh) 2005-09-08 2009-04-22 南茂科技股份有限公司 堆叠型芯片封装结构、芯片封装体及其制造方法
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
TWI284976B (en) 2005-11-14 2007-08-01 Via Tech Inc Package, package module and manufacturing method of the package
JP2007194436A (ja) 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
KR100800473B1 (ko) * 2006-06-30 2008-02-04 삼성전자주식회사 재배선 칩 패드를 갖는 적층 칩 및 이를 이용한 적층 칩패키지
US7435675B2 (en) * 2006-06-30 2008-10-14 Intel Corporation Method of providing a pre-patterned high-k dielectric film
KR100826979B1 (ko) * 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
US20080197469A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Multi-chips package with reduced structure and method for forming the same
KR100914977B1 (ko) 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
US7879652B2 (en) * 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module

Also Published As

Publication number Publication date
KR100885924B1 (ko) 2009-02-26
US20090039491A1 (en) 2009-02-12
US20120077311A1 (en) 2012-03-29
CN101364579A (zh) 2009-02-11
KR20090016149A (ko) 2009-02-13
JP2009044160A (ja) 2009-02-26
US8093703B2 (en) 2012-01-10
TWI438883B (zh) 2014-05-21
US8846446B2 (en) 2014-09-30
TW200908273A (en) 2009-02-16
CN101364579B (zh) 2013-03-20

Similar Documents

Publication Publication Date Title
JP5470510B2 (ja) 埋め込まれた導電性ポストを備える半導体パッケージ
US9224699B2 (en) Method of manufacturing semiconductor package having magnetic shield unit
US8729690B2 (en) Assembly having stacked die mounted on substrate
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
KR102111739B1 (ko) 반도체 패키지 및 그 제조방법
JP5002533B2 (ja) スタック型チップパッケージ構造
JP2011091407A (ja) 半導体パッケージ及びその製造方法並びにデータ送受信システム
JPWO2007066409A1 (ja) 半導体装置およびその製造方法
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2006196709A (ja) 半導体装置およびその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
KR20150050798A (ko) 반도체 패키지 및 그 제조방법
TW200839971A (en) Chip package module
KR20170008588A (ko) 에스오씨 및 메모리칩들이 적층된 반도체 패키지
JP2014096547A (ja) 半導体装置及びその製造方法
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
KR101123805B1 (ko) 스택 패키지 및 그 제조방법
JP4658529B2 (ja) 集積回路モジュールの構造
CN202940236U (zh) 封装基板构造
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR20120091694A (ko) 반도체 패키지
JP4083376B2 (ja) 半導体モジュール
KR100743653B1 (ko) 적층 반도체 패키지 및 그 제조 방법
KR20210008780A (ko) 브리지 다이를 포함한 반도체 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131126

R150 Certificate of patent or registration of utility model

Ref document number: 5470510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250