JP4658529B2 - 集積回路モジュールの構造 - Google Patents

Description

本発明は、半導体素子を搭載するモジュール技術に係るもので、特に複数の半導体チップ及び複数の集積回路パッケージをカードまたはワイヤリングボード上に効率的に搭載することができる集積回路モジュールの構造に関する。

一般に、カプセル化（encapsulated）された半導体チップを有する集積回路パッケージにおいて、パッケージのサイズは小型化趨勢に従い段々縮小されつつある。最近ではベア（bare）チップと殆ど同一なサイズを有するいわばチップサイズパッケージ（CSP）が開発された。
一方、通信端末機、コンピューターなどのような電子的システムの使用者らが高性能のシステムを要求するに従い、ダイナミックランダムアクセスメモリのような半導体メモリ装置も日々高速動作化及び高集積化されつつある。

電子的システムの高性能化に応じてメモリモジュールまたはメモリカードなどのような集積回路モジュールに採用される半導体メモリ装置はより大きな貯蔵容量を有する必要がある。しかし、半導体メモリ装置のチップサイズまたはパッケージサイズが大きくなるほど、集積回路モジュールの構成のために、複数のチップまたは複数のパッケージを、設定されたスペースを有するボードに搭載するには、その負担がもっと大きくなる。

勿論、工程技術が発展するに従い同一な面積に具現できるメモリ容量も段々増加するため、メモリ容量の増加がメモリチップサイズまたはパッケージサイズの増加を直接的に惹起しない。しかし、メモリ装置が初期製品で且つ微細工程技術が完全に開発されていない場合は、通常使用される工程技術がそのまま用いられることができるため、増加されたメモリ容量を有するメモリチップまたはパッケージは相対的に大きなサイズとして製造される。つまり、メモリ容量が増加するに従いメモリチップまたはパッケージのサイズは殆ど必須的に増大されることになる。

図９aは通常の集積回路モジュールの搭載構造を例示的に示したものである。図示したように、複数のDRAMパッケージ２０がワイヤリングボード１０に搭載されたものが示される。ここで、前記ワイヤリングボード１０は長方形のグラスエポキシ樹脂シートから作られ、電子的システムのマザーボードとの電気的接続のためのコネクターピン１２が形成される。DRAMチップをカプセルに入れた前記DRAMパッケージ２０は下部に配列された複数のリードまたはボールグリッドアレイ（BGA）の接続ボールを通じて前記ワイヤリングボード１０にそれぞれ電気的に連結される。それぞれ一つのDRAMパッケージ２０は図示したように一定した幅W1と長さL1を有する。

メモリ容量が増加する場合に前記DRAMパッケージ２０の幅W1のサイズは図９ｂの幅W2のサイズに増加されることができる。図９ｂの集積回路モジュールの場合、図９aに示したように、９個のDRAMパッケージ２１がワイヤリングボード１０に全て搭載されることが不可能になるか、または難しくなる。なぜならば、図９ｂでのDRAMパッケージ２１の幅W2のサイズはメモリ容量の増加に従い図９aでのDRAMパッケージ２０の幅W１のサイズよりも大きく、ワイヤリングボード１０の搭載空間は制限されているからである。前記ワイヤリングボード１０の長手側のサイズはメモリモジュールの場合に通常ほぼ
１３３．３５ｍｍである。もし、メモリパッケージの長さL2のサイズが図９aの長さL1のサイズに比べ顕著に縮小された場合であれば、パッケージの配置を変更する試みをすることができるが、図９ｂのような場合であれば全てのパッケージを搭載することは実質的に不可能になる。

図９ｂのような場合、9番目のパッケージC9を搭載するためにはメモリモジュールのフォーム因子（form factor）が変更されるべきであるが、フォーム因子の変更は既存のシステムとの交換性問題及び変更の効率性問題を深刻に惹起させる。

そこで、制限された搭載スペーサー内にチップまたはパッケージを高密度に搭載する技術が切実に必要とされる。半導体集積回路パッケージに対する搭載（実装）密度を改善するための従来技術のうちの一つは、例えば、２００１年１月２日付でアズマの他数人に特許査定された米国特許番号USP６，１６９，３２５号の題目“半導体デバイス”の下に開示されている。前記特許は高密度搭載及びワイヤリングボードの厚さの減少のため、支持リードを用いてワイヤリングボードのマウンティング表面に対しテープキャリヤパッケージ（TCPｓ）を一定した角度に傾斜されるように搭載する技術を開示している。
米国特許番号USP６，１６９，３２５号

然るに、前記特許は高密度実装を達成するが、支持リードを用いて集積回路モジュールを傾斜するように構成する作業がわりに複雑で、ボールグリッドアレイ（BGA）型のメモリパッケージの搭載には適用しにくいとの問題点がある。
このため、集積回路パッケージのサイズが増加する場合でも集積回路モジュールのフォーム因子を変更させずとも複数のパッケージを制限された空間に最適に搭載することができる技術が求められる。

そこで、本発明の目的は従来の問題点を解決することができる集積回路モジュールの構造を提供することにある。
本発明の他の目的は、集積回路パッケージのサイズが増加される場合でも集積回路モジュールのフォーム因子を変更させずとも複数のパッケージを制限された空間に最適に搭載することができる集積回路モジュールを提供することにある。
本発明のまた他の目的は、ボールグリッドアレイ型の半導体メモリパッケージを高密度に搭載するに適合したメモリモジュールの構造を提供することにある。
本発明のまた他の目的は、サイズの増加されたパッケージをパッケージ数の減少なしに既存のワイヤリングボードに最適に搭載することができる集積回路モジュールの構造を提供することにある。

本発明のまた他の目的は、サイズの増大されたメモリチップを互換性のあるワイヤリングボードに立体的に離隔されるように搭載することができる改善されたメモリカードの構造を提供することにある。
本発明のまた他の目的は、メモリチップまたはパッケージのサイズが増加されてから減少した場合でもワイヤリングボードのワイヤリングを変更させずとも直前の搭載方法で容易に転換することができるメモリモジュールの搭載構造及びその方法を提供することにある。

このような目的を達成するため本発明による集積回路モジュールの構造は、少なくとも一表面に第１方向に設定された搭載長さ及び第２方向に設定された搭載幅を有する搭載空間が形成されたワイヤリングボードと、前記ワイヤリングボードの前記搭載長さよりもパッケージ搭載合成長さの方がもっと大きい複数の集積回路パッケージと、を備え、前記複数の集積回路パッケージのうち一部チップは前記搭載空間に直接的に搭載され、残りのチップは前記一部チップとそれぞれのエッジ近くで平面的に互いに重畳され、且つ、垂直的には互いに離隔した状態で前記搭載空間に間接的に搭載されることを特徴とする。

また、本発明による少なくとも一表面に第１方向に設定された搭載長さ及び第２方向に設定された搭載幅を有する搭載空間が形成されたワイヤリングボードに、前記搭載長さよりもパッケージ搭載合成長さの方が一層大きい複数の集積回路パッケージを搭載するための方法は、前記複数の集積回路パッケージのうち一部パッケージは前記搭載空間に直接的に搭載し、残りのパッケージは前記一部パッケージとそれぞれのエッジ近くで平面的に互いに重畳され、且つ垂直的には互いに離隔された状態で前記搭載空間に間接的に搭載することを特徴とする。

好ましくは、前記残りのパッケージはそれぞれ対応されるインターフォーザーと連結されることにより、前記一部のパッケージとは段差を有し、且つ搭載空間に間接的に搭載されることができる。

上記の集積回路モジュールの構造及び搭載方法によると、集積回路チップ及びパッケージのサイズが増加される場合でも集積回路モジュールのフォーム因子を変更させずとも複数のチップまたはパッケージを制限された空間に最適に搭載できるとの効果があり、また、サイズの増加されたパッケージがパッケージ個数の減少なしにワイヤリングボードに搭載され、メモリチップまたはパッケージのサイズが増加されてから減少された場合でもワイヤリングボードのワイヤリングを変更させずとも直前の搭載方法で容易に転換できるとの効果がある。

以下、本発明に従い複数の集積回路チップまたはパッケージがカード或いはワイヤリングボード上に搭載された集積回路モジュールの搭載構造に対する好ましい実施例が添付された図面を参照して例をあげて説明される。他の図面に表示されていても同一ないし類似した機能を有する構成要素は同一ないし類似した参照符号として表れる。

図１は本発明による集積回路モジュールの搭載構造を平面的に示した図である。図示したように、集積回路モジュールは少なくとも一表面に第１方向（長い方）に設定された搭載長さ及び第２方向（短い方）に設定された搭載幅を有する搭載空間が形成されたワイヤリングボード１０と、前記ワイヤリングボード１０の前記搭載長さよりもパッケージ搭載合成長さの方が一層大きい複数の集積回路パッケージC１−C９と、を備える。ここで、前記複数の集積回路パッケージC1−C9のうち一部パッケージ２１は前記搭載空間に直接的に搭載され、残りのパッケージ３１は前記一部パッケージ２１とそれぞれのエッジ近くで平面的に互いに重畳され、且つ、垂直的には互いに離隔された状態で前記搭載空間に間接的に搭載される。

ここで、前記パッケージ搭載合成長さは前記複数の集積回路パッケージC１−C９に対するそれぞれの幅サイズの和、及び前記複数の集積回路パッケージC１−C９間の配置間隔サイズの和を含むことを意味し、前記ワイヤリングボード１０の搭載長さは前記ワイヤリングボード１０の第１方向（長い方）に対し設定された有効搭載サイズをさす。前記有効搭載サイズは前記ワイヤリングボード１０のエッジマージンサイズ及び他の電子回路素子の搭載スペーサーを除き、前記ワイヤリングボード１０に設定されるサイズをさす。
上記のような本発明の搭載構造により、集積回路モジュールのフォーム因子は変更される必要がなく、複数のチップ及びパッケージが制限された搭載空間に最適に搭載されることになる。

一方、図１で前記‘重畳’との意味は平面的に重ねることを意味するので、垂直的にまたは立体的に段差が得られる。つまり、高密度搭載のため、隣接したメモリチップまたはパッケージ同士は垂直方向に段差を有し、平面的にはエッジ部位が互いに重畳される形態であるため、既存の集積回路モジュールのフォーム因子をそのまま維持し且つ従来に搭載し難かった集積回路製品に対する搭載が達成されることになる。

図１において、前記残りのパッケージ３１はそれぞれ対応されるインターポーザ（interposer）を通じて前記ワイヤリングボード１０に電気的に連結されることができる。
上記のように、図１の集積回路モジュールの搭載構造は工程技術の開発に負ってメモリチップまたはパッケージの幅及び長さが再度以前のサイズに縮小される場合でも、ワイヤリングボードのワイヤリングを変更させずとも直前の搭載方法により容易に転換することができる。

図２は図１による具体的第１実施例を示した図である。図示したように、複数の集積回路パッケージ２１からなり電気的連結が前記ワイヤリングボードの搭載空間に直接的に搭載されることにより達成される第１集積回路パッケージグループC２、C４、C６、C８と、複数の集積回路パッケージ３１からなり電気的連結が前記第１集積回路パッケージグループC２、C4、C6、C8のパッケージとはそれぞれのエッジ近くで平面的に互いに重畳され、且つ垂直的には互いに離隔された状態で前記搭載空間に間接的に搭載されることにより達成される第２集積回路パッケージグループC１、C３、C５、C７、C９が示される。

また、複数のインターポーザ４０は前記第１、２集積回路パッケージグループC１−C９に属する集積回路パッケージのパッケージ搭載合成長さが前記ワイヤリングボード１０の長い方の方向に設定された搭載長さよりも一層大きい場合でも搭載がなされるようにするため、前記第２集積回路パッケージグループC１、C３、C５、C７、C９のパッケージ３１にそれぞれ連結されて前記第２集積回路パッケージグループC１、C３、C５、C７、C９のパッケージと前記ワイヤリングボード１０の前記搭載空間の間を電気的にインターフェースする。

図１のようなモジュールの搭載構造がかならず図２に示されるようにインターポーザ４０を通じてのみ具現されるものではないが、図２のインターポーザ４０を用いる搭載構造は従来の搭載方法を大きく変更させずともなされることにより、容易に適用することができるとの効果がある。

図３は図２のインターポーザと接続される集積回路パッケージの構造を示した図である。図２に示した前記第２集積回路パッケージグループC１、C３、C５、C７、C９のパッケージ３１はソルダボールを通じてそれぞれのインターポーザ４０とフリップチップ接続された後、図３に示すように、図面の下端部のインターポーザベースプレート４０aの切断線L２と上端部のインターポーザベースプレート４０ｂの切断線L１にそって切断されることにより分離的に取られる。図２及び図３においてパッケージ３１とインターポーザ４０間の電気的連結を担当するソルダボール、即ち、上部のボールSB２は下部のソルダボールSB１に比べ溶融点の高い材質でなることが好ましい。なぜならば、インターポーザ４０と連結されたパッケージを再度ワイヤリングボード１０に連結する場合、前記上部のソルダボールSB２が再度溶融されてから堅くなりながら、結合部にボイドなどが生成される憂いがあるからである。ボイドが生成された場合、電気的連結が正しくなされないため、接合不良が招来されることができる。つまり、一般的な場合に同一な融点を有するソルダボールをインターポーザ４０の上下部に同一に使用しても特別な問題はないが、パッケージ３１とインターポーザ４０間の電気的連結を担当するソルダボールSB２はインターポーザ４０とワイヤリングボード１０間の電気的連結を担当するソルダボールSB１に比べ溶融点の高いものが接合不良の事前防止のためにはよい。

図４は本発明の第２実施例による集積回路モジュールの搭載構造を具体的に示した図である。また、図５は図４のインターポーザモジュールの構造を示す。
図４において、第２集積回路パッケージグループC１、C３、C５、C７、C９のパッケージ３１はそれぞれ対応されるインターポーザ４０と連結され、且つインターポーザモジュール５０により分離されずに互いに連結される。このような搭載構造は搭載作業の容易性を提供する。図４の構造を図２と比較するとき、搭載空間の外部にワイヤリングボード１０の長い方の方向に配置された連結部４２が追加されたのが示される。前記連結部４２によりそれぞれのインターポーザ４０は互いに分離されずにくし形態に一体化される。

前記第２集積回路パッケージグループC１、C３、C５、C７、C９のパッケージ３１はソルダボールを通じてそれぞれのインターポーザ４０とフリップチップ接続された後、図５に示されるように、図面の切断線L１、L２にそって選択的に切断されることにより、下端に示されるように、くし形態の部分モジュールとして取られる。

図６乃至図８は本発明の実施例に従い用いられるインターポーザの構造に対する例をそれぞれ示す図である。
まず、図６に示すように、インターポーザ４０は両面に銅薄板４７a、４７ｂがパターンされて形成された樹脂材質のベース素材４１を含む。前記銅薄板４７a、４７ｂはスルーホールの側面に形成された銅材質のコンタクト部を通じて連結される。符号４２a、４２ｂ、４８は全て絶縁ラミネーティングのための絶縁レジスト層である。前記銅薄板４７a、４７ｂはそれぞれボンディングパターン層４６ａ、４６ｂと電気的に連結され、上部及び下部のパッド電極４５、４９は前記絶縁レジスト層４２a、４２ｂの開口を通じて露出され、前記ボンディングパターン層４６a、４６ｂにそれぞれ対応して形成される。前記図６のインターポーザ４０の構造により、前記ソルダボール（バンプ）SB２、SB１間は電気的に互いに連結される。

また、他の構造を示した図７を参照すると、前記インターポーザ４０はパッド電極４５が形成された絶縁樹脂材質のベース素材４１を含む。前記パッド電極４５は前記ベース素材４１のスルーホール４３に充填された導電性プラグ４４と電気的に接触される。上部絶縁レジスト層４２は前記ベース素材の上部表面と前記パッド電極４５の一部を覆っている。図７のインターポーザ４０の構造によっても前記ソルダボール（ボンプ）SB２、SB１間は電気的に互いに連結される。

図８はスルーホール内部の充填工程を必要としないインターポーザ４０の簡単な構造を示す。図面を基準として左側は平面図、右側は前記平面図内のラインX−X'にそって切断した断面図である。ソルダボールSB２、SB１はスルーホールの垂直上下部には直接的に配置されないが、スルーホールの内壁とベース素材４１の両面に形成された銅などの導電性薄板４７を通じて電気的に互いに連結される。図８に示すようなインターポーザ４０の構造においては製造作業が図６の場合に比べ相対的に簡単となり、スルーホールの内部を充填する作業が省略されるとの長所がある。また、スルーホールを避けて上下部のソルダボールSB２、SB１がベース素材４１の両面に形成された導電性薄板４７とソルダーリングされるため、電気的接続の信頼性が高く保障されることになる。

このようなインターポーザ４０及び複数のインターポーザが一体に具備されたインターポーザモジュール５０の使用により、第２集積回路パッケージグループC1、C3、C5、C7、C9のパッケージ３１は前記第１集積回路パッケージグループC２、C４、C６、C８のパッケージ２１とそれぞれのエッジ近傍で平面的に互いに重畳され、且つ垂直的には互いに離隔された状態に搭載される。

上記の説明では本発明の実施例を中心にして図面を用いて説明されたが、本発明の技術的思想の範囲内で本発明を多様に変形または変更できるのは本発明が属する分野の当業者には明白なものである。例えば、思案の異なった場合にインターポーザの構造及びパッケージの配置、電気的接続関係を多様に変更できるのは勿論のことである。

本発明による集積回路モジュールの搭載構造を平面的に示した図である。 図１による具体的第１実施例を示した図である。 図２のインターポーザと接続される集積回路パッケージの構造を示した図である。 本発明の第２実施例による集積回路モジュールの搭載構造を具体的に示した図である。 図４のインターポーザモジュールの構造を示した図である。 本発明の実施例に従い用いられるインターポーザの構造に対する多様な例を示した図である。 本発明の実施例に従い用いられるインターポーザの構造に対する多様な例を示した図である。 本発明の実施例に従い用いられるインターポーザの構造に対する多様な例を示した図である。 通常の集積回路モジュールの搭載構造を例示的に示した図である。 通常の集積回路モジュールの搭載構造を例示的に示した図である。

符号の説明

１０ ワイヤリングボード
１２ コネクターピン
Ｃ１〜Ｃ９ 集積回路パッケージ
２１ 集積回路パッケージのうち一部パッケージ
３１ 集積回路パッケージのうち残りのパッケージ

Claims (14)

1. 集積回路モジュールの構造において、
   少なくとも一表面に第１方向に設定された搭載長さ及び第２方向に設定された搭載幅を有する搭載空間が形成されたワイヤリングボードと、
   前記ワイヤリングボードの前記搭載長さよりもパッケージ搭載合成長さの方が大きい複数の集積回路パッケージと、を備え、
   前記複数の集積回路パッケージのうち一部パッケージは前記搭載空間に直接的に搭載され、残りのパッケージは前記一部パッケージとそれぞれのエッジ部位で平面的に互いに重畳され、且つ、垂直的には互いに離隔した状態で前記搭載空間にインターポーザを介して間接的に搭載され、
   前記インターポーザは、底面で前記ワイヤリングボードと第１半田付けバンプを通じて接続され、上面で前記残りのパッケージと第２半田付けバンプを通じてフリップチップ接続され、
   前記インターポーザの第１方向の長さは、前記残りのパッケージの第１方向の長さよりも短いことを特徴とする集積回路モジュールの構造。
2. 前記第１方向に設定された搭載長さは、前記パッケージ搭載合成長さから前記第１方向に互いに重畳される重畳長さの和を引いた長さよりも大きいかまたは同じであることを特徴とする請求項１に記載の集積回路モジュールの構造。
3. 前記集積回路パッケージは互いに同じディメンションを有し、幅方向が前記第１方向と一致することを特徴とする請求項１に記載の集積回路モジュールの構造。
4. 前記第２方向に設定された搭載幅は前記集積回路パッケージのそれぞれの第２方向の長さよりも大きいかまたは同じであることを特徴とする請求項１に記載の集積回路モジュールの構造。
5. 集積回路モジュールの構造において、
   少なくとも一表面に第１方向に設定された搭載長さ及び第２方向に設定された搭載幅を有する搭載空間が形成されたワイヤリングボードと、
   複数の集積回路パッケージからなり、前記搭載空間に直接的に搭載されて前記ワイヤリングボードに電気的に接続する第１集積回路パッケージグループと、
   複数の集積回路パッケージからなり、前記第１集積回路パッケージグループのパッケージとそれぞれのエッジ部位で平面的に互いに重畳され、且つ垂直的には互いに離隔された状態で前記搭載空間に間接的に搭載されて前記ワイヤリングボードに電気的に接続される第２集積回路パッケージグループと、
   前記第１及び第２集積回路パッケージグループに属する集積回路パッケージのパッケージ搭載合成長さが前記ワイヤリングボードの前記搭載長さより大きい場合でも搭載できるようにするため、前記第２集積回路パッケージグループのパッケージにそれぞれ連結されて、前記第２集積回路パッケージグループのそれぞれのパッケージと前記ワイヤリングボードの前記搭載空間との間をインターフェースする複数のインターポーザを含むインターポーザ部と、を備え、
   前記複数のインターポーザのそれぞれは、底面で前記ワイヤリングボードと第１半田付けバンプを通じて接続され、上面で前記第２集積回路パッケージグループのパッケージと第２半田付けバンプを通じてフリップチップ接続され、
   前記インターポーザの第１方向の長さは、前記第２集積回路パッケージグループのパッケージの第１方向の長さよりも短いことを特徴とする集積回路モジュールの構造。
6. 前記第１方向に設定された搭載長さは、前記パッケージ搭載合成長さから前記第１方向に互いに重畳される重畳長さの和を引いた長さよりも大きいことを特徴とする請求項５に記載の集積回路モジュールの構造。
7. 前記第１及び第２集積回路パッケージグループ内の前記集積回路パッケージは互いに同じディメンションを有し、幅方向が前記第１方向と一致することを特徴とする請求項６に記載の集積回路モジュールの構造。
8. 前記第２方向に設定された搭載幅は前記集積回路パッケージのそれぞれの第２方向の長さよりも大きいかまたは同じであることを特徴とする請求項７に記載の集積回路モジュールの構造。
9. 前記第１及び第２集積回路パッケージグループ内の前記集積回路パッケージは互いに交互に前記搭載空間に配置されることを特徴とする請求項８に記載の集積回路モジュールの構造。
10. 集積回路モジュールの構造において、
    少なくとも一表面に第１方向に設定された搭載長さ及び第２方向に設定された搭載幅を有する搭載空間が形成されたワイヤリングボードと、
    複数の集積回路パッケージからなり、前記搭載空間に直接的に搭載されて前記ワイヤリングボードに電気的に接続する第１集積回路パッケージグループと、
    複数の集積回路パッケージからなり、前記第１集積回路パッケージグループのパッケージとそれぞれのエッジ部位で平面的に互いに重畳され、且つ垂直的には互いに離隔された状態で前記搭載空間に間接的に搭載されて前記ワイヤリングボードに電気的に接続される第２集積回路パッケージグループと、
    前記第１及び第２集積回路パッケージグループに属する集積回路パッケージのパッケージ搭載合成長さが前記ワイヤリングボードの前記搭載長さより大きい場合でも搭載できるようにするため、前記第２集積回路パッケージグループのパッケージに連結されて前記第２集積回路パッケージグループのパッケージと前記ワイヤリングボードの前記搭載空間との間をインターフェースするインターポーザモジュールと、を備え、
    前記インターポーザモジュールは複数のインターポーザと前記インターポーザを前記搭載空間の外部で互いに連結するための連結部を含み、
    前記複数のインターポーザのそれぞれは、底面で前記ワイヤリングボードと第１半田付けバンプを通じて接続され、上面で前記第２集積回路パッケージグループのパッケージと第２半田付けバンプを通じてフリップチップ接続され、
    前記インターポーザの第１方向の長さは、前記第２集積回路パッケージグループのパッケージの第１方向の長さよりも短いことを特徴とする集積回路モジュールの構造。
11. メモリモジュールの構造において、
    少なくとも一表面に第１方向に設定された搭載長さ及び第２方向に設定された搭載幅を有する搭載空間が形成されたワイヤリングボードと、
    前記ワイヤリングボードの前記搭載長さよりもチップ搭載合成長さが大きい複数のメモリチップと、を備え、
    前記複数のメモリチップのうち一部チップは前記搭載空間に直接的に搭載され、残りのチップは前記一部チップとそれぞれのエッジ部位で平面的に互いに重畳され、且つ垂直的には互いに離隔された状態で前記搭載空間にインターポーザを介して間接的に搭載され、
    前記インターポーザは、底面で前記ワイヤリングボードと第１半田付けバンプを通じて接続され、上面で前記残りのチップと第２半田付けバンプを通じてフリップチップ接続され、
    前記インターポーザの第１方向の長さは、前記残りのチップの第１方向の長さよりも短いことを特徴とするメモリモジュールの構造。
12. 前記一部チップと前記残りのチップは互いに交互に搭載されることを特徴とする請求項１１に記載のメモリモジュールの構造。
13. 少なくとも一表面に第１方向に設定された搭載長さ及び第２方向に設定された搭載幅を有する搭載空間が形成されたワイヤリングボードに、前記搭載長さよりもパッケージ搭載合成長さの方が大きい複数の集積回路パッケージを搭載するための方法において、
    前記複数の集積回路パッケージのうち一部パッケージを前記搭載空間に直接的に搭載する段階と、
    前記複数の集積回路パッケージのうち残りのパッケージを前記一部パッケージとそれぞれのエッジ部位で平面的に互いに重畳し、且つ垂直的には互いに離隔された状態で前記搭載空間にインターポーザを介して間接的に搭載する段階と、からなり、
    前記インターポーザは、底面で前記ワイヤリングボードと第１半田付けバンプを通じて接続され、上面で前記残りのパッケージと第２半田付けバンプを通じてフリップチップ接続され、
    前記インターポーザの第１方向の長さは、前記残りのパッケージの第１方向の長さよりも短いことを特徴とする方法。
14. 前記残りのパッケージは、複数の前記インターポーザが連結部により前記搭載空間の外部で互いに連結されて形成されるインターポーザモジュールにより前記ワイヤリングボードに搭載されることを特徴とする請求項１３に記載の方法。

Images