CN1641876A - 集成电路模块中的安装结构 - Google Patents

集成电路模块中的安装结构 Download PDF

Info

Publication number
CN1641876A
CN1641876A CNA2004101032947A CN200410103294A CN1641876A CN 1641876 A CN1641876 A CN 1641876A CN A2004101032947 A CNA2004101032947 A CN A2004101032947A CN 200410103294 A CN200410103294 A CN 200410103294A CN 1641876 A CN1641876 A CN 1641876A
Authority
CN
China
Prior art keywords
integrated circuit
encapsulation
installing space
module
wiring plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101032947A
Other languages
English (en)
Other versions
CN100524747C (zh
Inventor
赵正显
苏秉世
张珍圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1641876A publication Critical patent/CN1641876A/zh
Application granted granted Critical
Publication of CN100524747C publication Critical patent/CN100524747C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明的实施例包括用于高密度安装的集成电路模块结构。一实施例包括：一个布线板，在它的至少一个表面上具有一安装空间，该空间具有在第一方向中确定的安装长度和在第二方向中确定的安装宽度；以及多个集成电路封装，其具有的封装安装组合长度长于布线板的安装长度。一个实施例也可以具有多个集成电路封装中直接安装在安装空间上的一些封装，同时其它封装间接安装在安装空间上。本实施例可以具有水平上相互交叠并垂直上相互隔开的封装。实施例允许即使当集成电路芯片或封装尺寸增加时，在有限的面积中安装多个芯片或封装，同时不改变集成电路模块的形状因素。

Description

集成电路模块中的安装结构
技术领域
本发明涉及半导体器件安装，更具体地涉及一种用于在卡或布线板(wiring board)上有效安装多个半导体芯片或多个集成电路封装的集成电路模块。
背景技术
具有密封的半导体芯片的集成电路(IC)封装的尺寸持续减小。近来开发的芯片尺寸封装(CSP)具有近似裸芯片的尺寸。
用于通讯或计算的电子系统的用户不断需要更高的性能，从而愈发需要如DRAM(动态随机存取存储器)的半导体存储器件中的高速度和高集成度。
随着电子系统趋于更高性能，附带的半导体存储器件需要具有更大的存储容量。然而，随着半导体存储器件中芯片或封装变得更大，在具有预定空间的板上安装多个芯片或封装产生了很多困难。
随着工艺技术的发展，存储密度逐步增加，于是存储容量的增加不必增加存储芯片尺寸或封装尺寸。然而，存储器件技术的改进总是不够。存储器件经常使用通常的工艺技术，这导致了较大的存储芯片或封装。
图1a示出了示例性的IC模块安装结构。参考图1a，多个DRAM封装20安装在布线板10上。布线板10由矩形玻璃环氧树脂薄板制成，并且含有与母板电连接的接线插脚12。DRAM封装20密封了DRAM芯片，并通过如球栅阵列(BGA)的连接焊球或通过多个引线与布线板10连接。DRAM封装20具有预定的宽度W1和长度L1，如图所示。
随着存储容量增加，宽度W1会增加到宽度W2，如图1b所示。如图所示，对于集成电路模块，在布线板10上含有所有9个DRAM封装21很难或不可能。因此，图1b中DRAM封装21的宽度W2大于图1a所示的DRAM封装20的宽度W1，限制了布线板10的安装空间。布线板10的长边目前约133.35mm。因此，参考图1b，通过改变存储模块的形状因子仅可以安装9个封装C9，因此引起了兼容性和效率问题。与图1a的长度L1相比，也可以调节长度，例如图1b中存储封装的长度L2，但是仍然不足以安装所有的封装，如图1b所示。
因此，需要能够在有限的空间内安装芯片或封装。提高半导体集成电路封装的安装密度的以前的措施证明存在不足。例如，2001年1月2日授权给Azuma等人的美国专利No.6,169,325公开了在布线板上以预定角度倾斜安装载带封装(TCP)。在Azuma的专利中，这用支撑引线实现。
然而，Azuma专利中的措施复杂，特别是通过使用支撑引线倾斜地构成集成电路模块。对于BGA型存储器封装该问题更复杂。
因此，需要在有限的空间中安装多个封装，同时不改变集成电路形状因子。此外，随着集成电路封装的尺寸的不断增加始终存在这种需要。
发明内容
本发明的示例实施例提供了一种集成电路模块及其结构，以有效地在有限的空间内安装多个封装。在一个实施例中，可以以常规形状因子安装封装。也可以用更大的集成电路封装安装封装。各实施例可以高密度地安装球栅阵列(BGA)型半导体存储器封装。而且，一实施例可以在现有的布线板上安装更大的封装而不降低封装的数量。
而且，示例实施例可以提供改进的存储卡结构、存储模块安装结构及其方法，允许在布线板上三维安装尺寸增大的存储器芯片。示例实施例允许以前的安装方式同时没有改变布线板，即使存储器芯片或封装尺寸增加并随后恢复到以前的尺寸。
根据本发明的一个方面，集成电路模块的结构可以包括：在它的至少一个表面上具有安装空间的布线板，安装空间具有第一方向上确定的安装长度和第二方向上确定的安装宽度；以及多个集成电路封装，集成电路封装的封装安装组合长度长于布线板的安装长度。多个集成电路封装中的一些芯片可以直接安装在安装空间上，其它芯片可以间接安装在安装空间上。在一实施例中，芯片通过相互垂直地间隔开而可以水平交叠。
根据一个实施例的方法，在多个集成电路封装中，一些封装可以直接安装在安装空间上，而其它封装可以间接安装在安装空间上。在一实施例中，封装通过相互垂直地间隔开而可以水平交叠。间接安装的封装通过与每个对应的插入器(interposer)的连接可与直接安装的封装成台阶。
因此，在集成电路模块的结构和安装方法中，有在有限的空间中有效地安装多个芯片或封装同时没有改变形状因子的优点。而且，可以以此方式安装多个芯片，即使集成电路芯片或封装尺寸增加时。此外，即使在布线板上安装尺寸增大的封装也可以使用结构和安装方法，同时不改变封装的数量。类似地，即使存储器芯片或封装尺寸增加然后再次减小时，这里公开的安装方法可以容易地改变为以前采用的安装方法，同时不必改变布线板。
附图说明
从下面参考附图的说明中本发明的示例性实施例的以上和其它特点将变得显而易见，其中：
图1a和1b示出了常规集成电路模块的安装结构作为各例；
图2为根据本发明的一个方面的集成电路模块的安装结构的平面图；
图3示出了参考图2的本发明的第一示例实施例；
图4示出了参考图3与插入器连接的集成电路封装的制造；
图5示出了根据第二示例实施例的集成电路模块的安装结构；
图6示出了参考图5的插入器模块；以及
图7到9示出了根据各示例实施例的用于插入器结构的多种例子。
具体实施方式
下面参考图2到9更详细地介绍本发明的各实施例，其中相同的部件提供有相同的参考符号和附图标记。然而，本发明可以体现为许多不同形式，并且不应解释为限于这里陈述的各示例实施例。更适当地，提供这些实施例以便本公开更充分和完整。
图2是平面图，示出了集成电路模块的实施例安装结构。参考图2，集成电路模块包括具有安装空间的布线板10。安装空间在它的至少一个表面上具有在作为长边方向的第一方向上确定的安装长度，以及在作为短边方向的第二方向上确定的安装宽度。布线板还具有多个集成电路封装C1-C9，它们具有大于布线板10的安装长度的封装安装组合长度。多个集成电路封装C1-C9中的一些封装21直接安装在安装空间上，其它的封装31间接安装在安装空间上。封装21和31在彼此垂直隔开的同时可水平地交叠。
在本实施例中，封装安装组合长度包含多个集成电路封装C1-C9的各宽度尺寸的总和、以及多个集成电路封装C1-C9之间设置的间隔尺寸的总和。布线板10的安装长度可以表明对于布线板10的第一方向(长度方向)确定的有效安装尺寸。而且，有效安装尺寸可以由布线板10确定，并且可以排除布线板10的边缘空白尺寸以及其它电子电路器件的安装空间。
在此结构中，集成电路模块的形状因子不需要改变，并且多个芯片或封装可以有效地安装在有限的安装空间内。
而且，在图2中，上述“交叠”表示水平交叠，产生了垂直并且三维的台阶覆盖。也就是，对于高密度安装，台阶覆盖垂直地形成在相邻的存储器芯片或封装之间。此结构允许边缘部分之间的水平交叠。因此，可以使用现有的集成电路模块形状因子，允许安装常规难以有效安装的集成电路产品。在一个实施例中，芯片、模块、任何所安装的器件与布线板平行。
在图2中，封装31可以通过对应的插入器与布线板10电连接。
如上面参考图2对集成电路模块的安装结构的介绍，安装可以容易地改变为以前采用的安装，同时不改变布线板，即使存储器芯片或封装尺寸增加然后再次减小。
图3详细示出了第一示例实施例。参考图3，存在第一集成电路封装组C2，C4，C6，C8，其可由多个集成电路封装21组成，并且可以直接安装在布线板的安装空间上。此外，第二集成电路封装组C1，C3，C5，C7，C9可以包括多个集成电路封装31，并且可以间接安装在安装空间上。通过彼此垂直隔开，第二集成电路封装组可以与第一集成电路封装组C2，C4，C6，C8的封装水平交叠。
而且，多个插入器40可以与第二集成电路封装组C1，C3，C5，C7，C9的封装31单独连接，以电连接封装和布线板10。即使第一和第二集成电路封装组C1-C9中包括的集成电路封装的封装安装组合长度长于布线板10的安装长度，这些插入器允许进行安装。
虽然实施例模块安装结构不要求如图3所示的插入器40，但是使用插入器40的安装结构对常规的安装方法需要很少的改变(即使有的话)。
图4示出了与图3所述的插入器连接的集成电路封装。图3中所示的第二集成电路封装组C1，C3，C5，C7，C9的封装31可以通过焊料球与每个插入器40倒装芯片连接。因此，对于图4所示的封装31，通过沿图的下部中所示的插入器基板40a的切割线L2以及沿图的上部中所示的插入器基板40b的切割线L1切割，可以分别处理插入器基板40a和插入器基板40b。
在图3和4中，与下焊料球SB1相比，电连接封装31和插入器40的焊料球，即上焊料球SB2可以由高熔点材料制成。使用更高熔点的材料防止了在将连接到插入器40上的封装与布线板10连接的过程中，上焊料球SB2熔化并再次硬化时在接点中形成空洞等。如果产生了空洞，那么会造成电断路，产生接点缺陷。通常，对于具有类似熔点的焊料球不存在问题，然而使用具有单独熔点的焊料球可以预先防止接点缺陷。
图5详细示出了根据本发明第二示例实施例的集成电路模块的安装结构。图6示出图5所述插入器模块的制造。
在图5中，第二集成电路封装组C1，C3，C5，C7，C9的封装31可以与对应的插入器40连接。此外，通过插入器模块50，封装31可以彼此连接，而不脱离。此安装结构简化了安装。将图5的结构与图3相比，图5含有沿安装空间的外部设置在布线板10上的连接部42。各插入器40可以成为一体，形状类似梳子，而不彼此隔开。
第二集成电路封装组C1，C3，C5，C7，C9的封装31可以通过焊料球与每个插入器40倒装芯片连接，然后可以沿图6所示的切割线L1，L2选择性地切割，以提供如图的下部中所示的梳子形模块部分。
图7到9示出了根据示例实施例使用的插入器结构的各例。
首先参考图7，插入器40可以含有基底部件41。一种示例基底部件41可以包括通过形成在其两面上的铜薄板47a、47b的图形形成的树脂材料。铜薄板47a、47b可以通过形成在通孔侧面上的铜材料的接触部分相互连接。附图标记42a、42b和48都表示用于叠层绝缘的绝缘保护(register)层。铜薄板47a，47b均可以电连接到键合图形层46a，46b。由此通过绝缘保护层42a，42b的开口露出了上和下焊盘电极45，49，每个可以对应于键合图形层46a，46b形成。在图7所示的插入器40的结构中，电连接焊料凸点SB2和SB1。
参考图8所示的结构，插入器40可以含有绝缘树脂材料的基底部件41，在其上形成了焊盘电极45。焊盘电极45可电接触导电插塞44。导电插塞44填充了基底部件41的通孔43。绝缘保护层42可以覆盖基底部件的上表面以及一部分焊盘电极45。在图8所示的插入器40的结构中，焊料球(凸点)SB2，SB1相互电连接。
参考图9，插入器40可以包括致使通孔内部不需要填充工艺的简单结构。在图9中，左图示出了平面图，右图示出了沿平面图的线X-X’截取的剖面图。焊料球SB2，SB1可以通过在通孔内壁中以及基底部件41的两面上形成的铜等的导电薄膜47相互电连接。这允许但不要求焊料球SB2，SB1不与通孔的上部和下部垂直地设置。在图9所示的插入器40的结构中，相对于图7简化了制造。而且，在图9中，结构省略了填充通孔内部的需要。此外，焊料球SB2和SB1可以与形成在基底部件41的两面上以及通孔之外的导电薄膜47焊接，由此增加了电连接的可靠性。
包括插入器模块50和插入器40的多个插入器可以一体地形成。通过相互垂直隔开，这允许第二集成电路封装组C1，C3，C5，C7，C9的封装31与第一集成电路封装组C2，C4，C6，C8的封装21水平上相互交叠。
如上所述，在集成电路模块的结构中，多个芯片或封装可以有效地安装在有限的空间内，同时不改变集成电路模块的形状因子。甚至在集成电路芯片或封装的尺寸增加时，同样适用。此外，即使存储器芯片或封装尺寸增加然后再次减小，更大的封装可以安装在布线板上，同时不减少封装的数量，安装或安装方法可以容易地改变为以前采用的安装或安装方法，同时不改变布线板。
对于本领域技术人员来说，显然可以不偏离本发明的精神或范围而作出修改和变化。因此，这些和其它变化和修改可视为包括在所附权利要求及其等效物限定的本发明的精神和范围内。

Claims (20)

1.一种集成电路模块，包括：
具有安装空间的布线板；
多个集成电路封装；以及
所述多个集成电路封装中的第一组封装直接安装在该安装空间上，以及第二组封装间接安装在该安装空间上并与该直接安装的封装部分交叠。
2.根据权利要求1的模块，还包括与所述多个集成电路封装的组合安装长度相比具有更短安装长度的安装空间。
3.根据权利要求1的模块，其中所述集成电路封装基本上尺寸相同。
4.根据权利要求1的模块，其中该布线板的安装宽度至少与所述集成电路封装的宽度相同。
5.根据权利要求1的模块，其中所述多个集成电路封装中的至少一些基本上与该布线板平行。
6.一种集成电路模块，包括：
具有安装空间的布线板；
直接安装在该安装空间上的第一集成电路封装组；
间接安装在该安装空间上的第二集成电路封装组，其中所述第二集成电路封装组的至少一些封装与所述第一集成电路封装组的封装部分交叠；以及
多个插入器，将所述第二集成电路封装组的封装与该布线板的该安装空间连接。
7.根据权利要求6的模块，还包括与所述第一和第二集成电路封装组的组合安装长度相比具有更短安装长度的安装空间。
8.根据权利要求6的模块，其中所述集成电路封装基本上尺寸相同。
9.根据权利要求6的模块，其中该布线板的安装宽度至少与所述集成电路封装的宽度相同。
10.根据权利要求6的模块，其中所述第一和第二集成电路封装组的集成电路封装在该安装空间上交替。
11.根据权利要求6的模块，其中所述多个插入器与焊料倒装芯片连接，并且与所述第二集成电路封装组的封装相应地连接。
12.根据权利要求6的模块，其中所述第二集成电路封装组中的至少一些封装基本上与该布线板平行。
13.一种集成电路模块，包括：
具有安装空间的布线板；
直接安装在该安装空间上的第一集成电路封装组；
间接安装在该安装空间上的第二集成电路封装组，其中所述第二集成电路封装组的至少一些封装与所述第一集成电路封装组的封装部分交叠；以及
与所述第二集成电路封装组的封装连接的插入器模块，所述插入器模块将所述第二集成电路封装组与该布线板的安装空间连接。
14.根据权利要求13的模块，其中该插入器模块在该安装空间外部将多个插入器相互连接。
15.一种存储器模块，包括：
具有安装空间的布线板；
多个存储器芯片；以及
所述多个存储器芯片中的第一组芯片直接安装在该安装空间上，以及第二组芯片间接安装在该安装空间上并与该直接安装的芯片部分交叠。
16.根据权利要求15的模块，其中直接安装的芯片和间接安装的芯片在该布线板上交替。
17.根据权利要求15的模块，其中所述第二组芯片中的至少一些基本上与该布线板平行。
18.一种方法，包括：
在安装空间上直接安装多个集成电路封装中的第一组封装；以及
在该安装空间上间接安装多个集成电路封装中的第二组封装，间接安装的封装与直接安装的封装部分交叠。
19.根据权利要求18的方法，其中间接安装的封装以插入器和插入器模块中的至少一个安装。
20.根据权利要求18的方法，其中所述多个集成电路封装的至少一些基本上与该安装空间平行。
CNB2004101032947A 2003-11-13 2004-11-12 集成电路模块中的安装结构 Expired - Fee Related CN100524747C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR80105/2003 2003-11-13
KR10-2003-0080105A KR100513422B1 (ko) 2003-11-13 2003-11-13 집적회로 모듈의 구조
KR80105/03 2003-11-13

Publications (2)

Publication Number Publication Date
CN1641876A true CN1641876A (zh) 2005-07-20
CN100524747C CN100524747C (zh) 2009-08-05

Family

ID=34567712

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101032947A Expired - Fee Related CN100524747C (zh) 2003-11-13 2004-11-12 集成电路模块中的安装结构

Country Status (4)

Country Link
US (1) US7227258B2 (zh)
JP (1) JP4658529B2 (zh)
KR (1) KR100513422B1 (zh)
CN (1) CN100524747C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102375968A (zh) * 2010-08-05 2012-03-14 手持产品公司 具有用于标记读取终端的集成电路结构的图像引擎

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834826B1 (ko) * 2007-01-25 2008-06-03 삼성전자주식회사 취급손상을 줄인 집적회로 모듈의 구조 및 모듈의 종단저항 배치방법
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
CN102282661A (zh) 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
US9603252B1 (en) * 2013-11-12 2017-03-21 Smart Modular Technologies, Inc. Integrated circuit device system with elevated configuration and method of manufacture thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02231752A (ja) * 1989-03-03 1990-09-13 Fujitsu Ltd 半導体装置
JP2861686B2 (ja) * 1992-12-02 1999-02-24 日本電気株式会社 マルチチップモジュール
JP3123338B2 (ja) * 1993-04-05 2001-01-09 松下電器産業株式会社 集積回路装置
JP3152834B2 (ja) 1993-06-24 2001-04-03 株式会社東芝 電子回路装置
JP3099051B2 (ja) * 1993-06-25 2000-10-16 株式会社日立製作所 半導体実装装置
JPH0730009A (ja) * 1993-07-15 1995-01-31 Toshiba Corp 半導体装置および半導体装置の製造方法
US6130475A (en) * 1993-12-07 2000-10-10 International Business Machines Corporation Clock distribution system for synchronous circuit assemblies
US6005778A (en) * 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5904497A (en) * 1997-08-22 1999-05-18 Micron Technology, Inc. Method and apparatus for semiconductor assembly which includes testing of chips and replacement of bad chips prior to final assembly
JP3718039B2 (ja) 1997-12-17 2005-11-16 株式会社日立製作所 半導体装置およびそれを用いた電子装置
US5998860A (en) * 1997-12-19 1999-12-07 Texas Instruments Incorporated Double sided single inline memory module
JP2000183082A (ja) * 1998-12-18 2000-06-30 Hitachi Ltd 半導体装置およびその製造方法
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
KR100343453B1 (ko) * 1999-10-28 2002-07-11 박종섭 다중 적층형 메모리 모듈
DE10134986B4 (de) * 2001-07-18 2004-04-29 Infineon Technologies Ag Verbindung gehäusegefaßter integrierter Speicherbausteine mit einer Leiterplatte
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102375968A (zh) * 2010-08-05 2012-03-14 手持产品公司 具有用于标记读取终端的集成电路结构的图像引擎
CN102375968B (zh) * 2010-08-05 2017-04-12 手持产品公司 具有用于标记读取终端的集成电路结构的图像引擎

Also Published As

Publication number Publication date
CN100524747C (zh) 2009-08-05
KR20050046113A (ko) 2005-05-18
JP4658529B2 (ja) 2011-03-23
US20050104206A1 (en) 2005-05-19
JP2005150680A (ja) 2005-06-09
KR100513422B1 (ko) 2005-09-09
US7227258B2 (en) 2007-06-05

Similar Documents

Publication Publication Date Title
KR100753415B1 (ko) 스택 패키지
KR101454884B1 (ko) 적층된 집적회로 패키지 인 패키지 시스템
US7507915B2 (en) Stack structure of carrier boards embedded with semiconductor components and method for fabricating the same
KR101925427B1 (ko) 적층가능 마이크로전자 패키지 구조
CN103797578B (zh) 封装中的存储器模块
CN1193424C (zh) 半导体装置
US7354800B2 (en) Method of fabricating a stacked integrated circuit package system
US9559043B2 (en) Multi-level leadframe with interconnect areas for soldering conductive bumps, multi-level package assembly and method for manufacturing the same
US6380616B1 (en) Semiconductor component with a number of substrate layers and at least one semiconductor chip, and method of producing the semiconductor component
US8338929B2 (en) Stacked-type chip package structure and fabrication method thereof
KR100813625B1 (ko) 반도체 소자 패키지
CN1388584A (zh) 半导体器件
US6777794B2 (en) Circuit mounting method, circuit mounted board, and semiconductor device
CN102117798A (zh) 堆叠封装
CN1832121A (zh) 利用桥层的多芯片模块的信号再分配
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
KR20190004964A (ko) 반도체 패키지
CN111341753A (zh) 一种埋入式封装器件
CN100524747C (zh) 集成电路模块中的安装结构
US6803666B2 (en) Semiconductor chip mounting substrate and semiconductor device using the same
US9595490B2 (en) 3D system-level packaging methods and structures
CN1298203C (zh) 电路装置
KR20170016551A (ko) 반도체 패키지
KR100891538B1 (ko) 칩 스택 패키지
US8084790B2 (en) Image sensing device and packaging method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20111112