JPH0730009A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH0730009A JPH0730009A JP5175373A JP17537393A JPH0730009A JP H0730009 A JPH0730009 A JP H0730009A JP 5175373 A JP5175373 A JP 5175373A JP 17537393 A JP17537393 A JP 17537393A JP H0730009 A JPH0730009 A JP H0730009A
- Authority
- JP
- Japan
- Prior art keywords
- tcp
- printed circuit
- outer lead
- circuit board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 18
- 238000005452 bending Methods 0.000 claims description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 22
- 235000010384 tocopherol Nutrition 0.000 description 22
- 235000019731 tricalcium phosphate Nutrition 0.000 description 22
- 238000005476 soldering Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101710117064 Trimethylamine corrinoid protein 1 Proteins 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 101100260044 Arabidopsis thaliana TCP5 gene Proteins 0.000 description 2
- 101000666730 Homo sapiens T-complex protein 1 subunit alpha Proteins 0.000 description 2
- 101100098979 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CCT5 gene Proteins 0.000 description 2
- 102100038410 T-complex protein 1 subunit alpha Human genes 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体パッケ−ジの実装をより簡易な構成で
高密度化できると共に、この半導体パッケ−ジのリペア
性にも優れる半導体装置および半導体装置の製造方法を
提供することを目的とする。 【構成】 プリント基板１２の両面にそれぞれＴＣＰ１
３（半導体パッケ−ジ）を実装し、これをケ−ス１１で
覆ってなるメモリカ−ド１０であって、上記ＴＣＰ１３
は１方向にのみ突設されかつ折り曲げ自在なアウタリ−
ド１４を有し、このアウタリ−ド１４は、このＴＣＰ１
３と上記プリント基板１２との間に取り回されこの位置
Ａでこのプリント基板に接続されているものである。
高密度化できると共に、この半導体パッケ−ジのリペア
性にも優れる半導体装置および半導体装置の製造方法を
提供することを目的とする。 【構成】 プリント基板１２の両面にそれぞれＴＣＰ１
３（半導体パッケ−ジ）を実装し、これをケ−ス１１で
覆ってなるメモリカ−ド１０であって、上記ＴＣＰ１３
は１方向にのみ突設されかつ折り曲げ自在なアウタリ−
ド１４を有し、このアウタリ−ド１４は、このＴＣＰ１
３と上記プリント基板１２との間に取り回されこの位置
Ａでこのプリント基板に接続されているものである。
Description
【０００１】
【産業上の利用分野】この発明は、例えば、メモリカ−
ド内に設けられたプリント基板に半導体パッケ−ジであ
るＴＣＰを実装してなる半導体装置およびその半導体装
置の製造方法に関するものである。
ド内に設けられたプリント基板に半導体パッケ−ジであ
るＴＣＰを実装してなる半導体装置およびその半導体装
置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置として、例えば薄型カ−ド状
のケ−ス内にＩＣが実装されてなるメモリカ−ドがあ
る。メモリカ−ドに実装されるＩＣとしては、プラスチ
ックパッケ−ジであるＴＳＯＰ（薄型ＳＯＰ）を用いる
のが一般的となっている。
のケ−ス内にＩＣが実装されてなるメモリカ−ドがあ
る。メモリカ−ドに実装されるＩＣとしては、プラスチ
ックパッケ−ジであるＴＳＯＰ（薄型ＳＯＰ）を用いる
のが一般的となっている。
【０００３】このＴＳＯＰを用いたメモリカ−ドは、図
６（ａ）に１で示すようなもので、ケ−ス２内にプリン
ト基板３を配設し、このプリント基板３の両面あるいは
片面にＴＳＯＰ４…をアウタリ−ドボンディングしてな
る。
６（ａ）に１で示すようなもので、ケ−ス２内にプリン
ト基板３を配設し、このプリント基板３の両面あるいは
片面にＴＳＯＰ４…をアウタリ−ドボンディングしてな
る。
【０００４】現在、メモリカ−ド１の規格として、厚さ
ｔ＝２．２ｍｍとｔ＝３．３ｍｍのものがある。上記Ｔ
ＳＯＰ４は、厚さｔ1 ＝１．２ｍｍ、スタンドオフ高さ
ｔ2 ＝０．２ｍｍであるから、厚さｔ＝２．２ｍｍのメ
モリカ−ド１の場合には上記プリント基板３の片面のみ
へ、また、厚さｔ＝３．３ｍｍのメモリカ−ド１の場合
には図６（ａ）に示すように上記プリント基板３の両面
への実装が可能である。
ｔ＝２．２ｍｍとｔ＝３．３ｍｍのものがある。上記Ｔ
ＳＯＰ４は、厚さｔ1 ＝１．２ｍｍ、スタンドオフ高さ
ｔ2 ＝０．２ｍｍであるから、厚さｔ＝２．２ｍｍのメ
モリカ−ド１の場合には上記プリント基板３の片面のみ
へ、また、厚さｔ＝３．３ｍｍのメモリカ−ド１の場合
には図６（ａ）に示すように上記プリント基板３の両面
への実装が可能である。
【０００５】一方、メモリカ−ド１のさらなる高容量化
および高機能化を図るため、ＴＣＰ（Tape carier pack
ege ）を使用したメモリカ−ドの開発が進められてい
る。このＴＣＰはＴＡＢ（Tape Automated Bonding）の
技術を利用して成形するパッケ−ジで、厚さｔ1 ＝０．
５ｍｍと上記ＴＳＯＰに比較して薄形にすることができ
る。
および高機能化を図るため、ＴＣＰ（Tape carier pack
ege ）を使用したメモリカ−ドの開発が進められてい
る。このＴＣＰはＴＡＢ（Tape Automated Bonding）の
技術を利用して成形するパッケ−ジで、厚さｔ1 ＝０．
５ｍｍと上記ＴＳＯＰに比較して薄形にすることができ
る。
【０００６】したがって、このＴＣＰを使用して厚さ
３．３ｍｍのメモリカ−ドを製造する場合、図６（ｂ）
に示すように、メモリカ−ド１´内に２枚のプリント基
板３、３を設けると共にそれぞれのプリント基板３、３
の両面にＴＣＰ５…を実装し、メモリカ−ド１内のＩＣ
を４層化する構造も可能である。
３．３ｍｍのメモリカ−ドを製造する場合、図６（ｂ）
に示すように、メモリカ−ド１´内に２枚のプリント基
板３、３を設けると共にそれぞれのプリント基板３、３
の両面にＴＣＰ５…を実装し、メモリカ−ド１内のＩＣ
を４層化する構造も可能である。
【０００７】
【発明が解決しようとする課題】しかし、図６（ｂ）に
示すメモリカ−ド１´には、以下に説明する解決すべき
課題が考えられる。第１に、プリント基板３を２枚使用
するため、プリント基板３どうしを接続するための配線
を設けることが必要となり、このメモリカ−ド１´の構
造が複雑化することがある。
示すメモリカ−ド１´には、以下に説明する解決すべき
課題が考えられる。第１に、プリント基板３を２枚使用
するため、プリント基板３どうしを接続するための配線
を設けることが必要となり、このメモリカ−ド１´の構
造が複雑化することがある。
【０００８】第２に、これらのプリント基板３に設ける
図示しないコネクタ部の形状も複雑化し、このメモリカ
−ド１´の製造性や信頼性が低下したりコストアップと
なることがある。
図示しないコネクタ部の形状も複雑化し、このメモリカ
−ド１´の製造性や信頼性が低下したりコストアップと
なることがある。
【０００９】第３に、プリント基板３を２枚使用するた
め、その分一枚のプリント基板３の厚さを薄くしなけれ
ばならず、プリント基板３の設計や製作等が困難になる
ことがある。
め、その分一枚のプリント基板３の厚さを薄くしなけれ
ばならず、プリント基板３の設計や製作等が困難になる
ことがある。
【００１０】第４に、メモリカ−ド１´を組み立てた
後、電気テスト等により、上記４つのＴＣＰ５のうち上
記２枚のプリント基板３、３間に位置するＴＣＰ５に不
良が発見されることが考えられる。この場合、このＴＣ
Ｐ５をプリント基板からリペアするには、上記２枚のプ
リント基板３、３を一旦分離させなければならず、作業
性が非常に悪くなるということがある。
後、電気テスト等により、上記４つのＴＣＰ５のうち上
記２枚のプリント基板３、３間に位置するＴＣＰ５に不
良が発見されることが考えられる。この場合、このＴＣ
Ｐ５をプリント基板からリペアするには、上記２枚のプ
リント基板３、３を一旦分離させなければならず、作業
性が非常に悪くなるということがある。
【００１１】この発明は、このような事情に鑑みてなさ
れたもので、半導体パッケ−ジの実装をより簡易な構成
で高密度化できると共に、この半導体パッケ−ジのリペ
ア性にも優れる半導体装置およびこの半導体装置の製造
方法を提供することを目的とするものである。
れたもので、半導体パッケ−ジの実装をより簡易な構成
で高密度化できると共に、この半導体パッケ−ジのリペ
ア性にも優れる半導体装置およびこの半導体装置の製造
方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】この発明は、第１の手段
は、基板に半導体パッケ−ジを実装してなる半導体装置
において、上記半導体パッケ−ジは、所定の方向に突設
されかつ折り曲げ自在なアウタリ−ドを有し、このアウ
タリ−ドは、上記半導体パッケ−ジと上記基板との間に
取り回されこの位置で上記基板に接続されていることを
特徴とする半導体装置である。
は、基板に半導体パッケ−ジを実装してなる半導体装置
において、上記半導体パッケ−ジは、所定の方向に突設
されかつ折り曲げ自在なアウタリ−ドを有し、このアウ
タリ−ドは、上記半導体パッケ−ジと上記基板との間に
取り回されこの位置で上記基板に接続されていることを
特徴とする半導体装置である。
【００１３】この発明の第２の手段は、半導体パッケ−
ジから突出したアウタリ−ドを基板に接続することで半
導体装置を製造する半導体装置の製造方法において、上
記アウタリ−ドを基板に接続した後、このアウタリ−ド
の中途部を支点にして上記半導体パッケ−ジを折り返
し、上記アウタリ−ドと基板との接続部をこの半導体パ
ッケ−ジと基板との間に位置させたことを特徴とする半
導体装置の製造方法。
ジから突出したアウタリ−ドを基板に接続することで半
導体装置を製造する半導体装置の製造方法において、上
記アウタリ−ドを基板に接続した後、このアウタリ−ド
の中途部を支点にして上記半導体パッケ−ジを折り返
し、上記アウタリ−ドと基板との接続部をこの半導体パ
ッケ−ジと基板との間に位置させたことを特徴とする半
導体装置の製造方法。
【００１４】第３の手段は、基板に複数の半導体パッケ
−ジを実装してなる半導体装置において、各半導体パッ
ケ−ジは所定の方向に突設されかつ基板に接続されたア
ウタリ−ドを有し、上記基板に対して傾いた状態で互い
に積層保持されていることを特徴とする半導体装置であ
る。
−ジを実装してなる半導体装置において、各半導体パッ
ケ−ジは所定の方向に突設されかつ基板に接続されたア
ウタリ−ドを有し、上記基板に対して傾いた状態で互い
に積層保持されていることを特徴とする半導体装置であ
る。
【００１５】第４の手段は、半導体パッケ−ジから突出
したアウタリ−ドを基板に接続することで半導体装置を
製造する半導体装置の製造方法において、上記アウタリ
−ドを基板に接続すると共に、このアウタリ−ドの中途
部を支点として上記半導体パッケ−ジを折り曲げ、この
半導体パッケ−ジを上記基板に対して傾いた状態で保持
したことを特徴とする半導体装置の製造方法である。
したアウタリ−ドを基板に接続することで半導体装置を
製造する半導体装置の製造方法において、上記アウタリ
−ドを基板に接続すると共に、このアウタリ−ドの中途
部を支点として上記半導体パッケ−ジを折り曲げ、この
半導体パッケ−ジを上記基板に対して傾いた状態で保持
したことを特徴とする半導体装置の製造方法である。
【００１６】
【作用】第１、第２の手段によれば、半導体パッケ−ジ
のアウタリ−ドをこの半導体パッケ−ジと基板との間に
取り回し、この位置で基板に接続してなる半導体装置を
得ることができる。また、第３、第４の手段によれば、
複数の半導体パッケ−ジを基板に対して傾けた状態で積
層保持してなる半導体装置を得ることができる。
のアウタリ−ドをこの半導体パッケ−ジと基板との間に
取り回し、この位置で基板に接続してなる半導体装置を
得ることができる。また、第３、第４の手段によれば、
複数の半導体パッケ−ジを基板に対して傾けた状態で積
層保持してなる半導体装置を得ることができる。
【００１７】
【実施例】以下、この発明の実施例を図１〜図５を参照
して説明する。なお、従来例の項で説明した構成要素と
同一の構成要素には同一符号を付してその説明は省略す
る。
して説明する。なお、従来例の項で説明した構成要素と
同一の構成要素には同一符号を付してその説明は省略す
る。
【００１８】まず、この発明の第１の実施例について図
１を参照して説明する。図１中（ｂ）は、厚さｔ＝２．
２ｍｍ規格のメモリカ−ド１０の一部を示す縦断面図で
あり、図中１１はこのメモリカ−ド１０のケ−スであ
る。このケ−ス１１は例えばステンレス製の板材１１ａ
によって形成されている。そして、このケ−ス１１内に
はプリント基板１２が配設されている。
１を参照して説明する。図１中（ｂ）は、厚さｔ＝２．
２ｍｍ規格のメモリカ−ド１０の一部を示す縦断面図で
あり、図中１１はこのメモリカ−ド１０のケ−スであ
る。このケ−ス１１は例えばステンレス製の板材１１ａ
によって形成されている。そして、このケ−ス１１内に
はプリント基板１２が配設されている。
【００１９】このプリント基板１２の表面および裏面に
は、それぞれ、ＴＣＰ１３（半導体パッケ−ジ）が実装
されている。このＴＣＰ１３は、１方向にのみ突出する
アウタリ−ド１４を有すると共にこのアウタリ−ド１４
は折り曲げられ、このアウタリ−ド１４の先端部と上記
プリント基板１２との接続部分ＡはこのＴＣＰ１３とプ
リント基板１２との間に位置するようになっている。
は、それぞれ、ＴＣＰ１３（半導体パッケ−ジ）が実装
されている。このＴＣＰ１３は、１方向にのみ突出する
アウタリ−ド１４を有すると共にこのアウタリ−ド１４
は折り曲げられ、このアウタリ−ド１４の先端部と上記
プリント基板１２との接続部分ＡはこのＴＣＰ１３とプ
リント基板１２との間に位置するようになっている。
【００２０】次に、このメモリカ−ド１０に使用される
ＴＣＰ１３の構成について図２を参照して説明する。こ
のＴＣＰ１３は、あらかじめ一面側に配線パタ−ン１５
ａが形成されてなる可撓性シネフィル状のキャリアテ−
プ１５に、図に１６で示すＩＣ（半導体素子）をインナ
−リ−ドボンディングし、これに樹脂１７による封止を
施した後、このキャリアテ−プ１５を矩形状に打ち抜く
ことで成形したものである。
ＴＣＰ１３の構成について図２を参照して説明する。こ
のＴＣＰ１３は、あらかじめ一面側に配線パタ−ン１５
ａが形成されてなる可撓性シネフィル状のキャリアテ−
プ１５に、図に１６で示すＩＣ（半導体素子）をインナ
−リ−ドボンディングし、これに樹脂１７による封止を
施した後、このキャリアテ−プ１５を矩形状に打ち抜く
ことで成形したものである。
【００２１】同図に示すように、上記キャリアテ−プ１
５に設けられた配線パタ−ン１５ａは、このキャリアテ
−プ１５の一辺側に取り回され、上述したアウタリ−ド
はこの一辺から１方向にのみ突設されている。なお、こ
のアウタリ−ド１４は、例えば銅箔で成形されたもので
折り曲げ自在となっている。
５に設けられた配線パタ−ン１５ａは、このキャリアテ
−プ１５の一辺側に取り回され、上述したアウタリ−ド
はこの一辺から１方向にのみ突設されている。なお、こ
のアウタリ−ド１４は、例えば銅箔で成形されたもので
折り曲げ自在となっている。
【００２２】次に、このＴＣＰ１３を上記プリント基板
１２に実装する工程を図１（ａ）を参照して説明する。
なお、上記プリント基板１２の表面（上面）には、図示
しないが、上記ＴＣＰ１３のアウタリ−ド１４が接続さ
れる電極パッドがあらかじめ設けられている。
１２に実装する工程を図１（ａ）を参照して説明する。
なお、上記プリント基板１２の表面（上面）には、図示
しないが、上記ＴＣＰ１３のアウタリ−ド１４が接続さ
れる電極パッドがあらかじめ設けられている。
【００２３】まず、上記ＴＣＰ１３を配線パタ−ン１５
ａが設けられた面を上記プリント基板１２に対向させた
状態で保持し、上記アウタリ−ド１４の先端部Ａを上記
プリント基板１２の電極パッドにアウタリ−ドボンディ
ングする。
ａが設けられた面を上記プリント基板１２に対向させた
状態で保持し、上記アウタリ−ド１４の先端部Ａを上記
プリント基板１２の電極パッドにアウタリ−ドボンディ
ングする。
【００２４】このアウタリ−ドボンディングは、加熱さ
れたボンディングツ−ルを用いて上記アウタリ−ド１４
を上記基板に対して加熱し加圧する方法や、リフロ−ハ
ンダ付けにより一括的にハンダ付けする方法等により行
う。
れたボンディングツ−ルを用いて上記アウタリ−ド１４
を上記基板に対して加熱し加圧する方法や、リフロ−ハ
ンダ付けにより一括的にハンダ付けする方法等により行
う。
【００２５】このＴＣＰ１３がプリント基板１２の表面
にアウタリ−ドボンディングされたならば、このＴＣＰ
１３を上記アウタリ−ド１４の長さ方向中途部を支点に
して図に矢印（イ）で示すように折り返す。
にアウタリ−ドボンディングされたならば、このＴＣＰ
１３を上記アウタリ−ド１４の長さ方向中途部を支点に
して図に矢印（イ）で示すように折り返す。
【００２６】このことで、同図（ｂ）に示すように、こ
のＴＣＰ１３のアウタリ−ド１４と上記プリント基板１
２の接続部ＡはこのＴＣＰ１３とプリント基板１２との
間に位置することとなる。
のＴＣＰ１３のアウタリ−ド１４と上記プリント基板１
２の接続部ＡはこのＴＣＰ１３とプリント基板１２との
間に位置することとなる。
【００２７】このようにしてこのプリント基板１２の表
面にＴＣＰ１３が実装されたならば、このプリント基板
１２は裏返し、このプリント基板１２の裏面にも上述し
たと同様の方法によりＴＣＰ１３を実装する。
面にＴＣＰ１３が実装されたならば、このプリント基板
１２は裏返し、このプリント基板１２の裏面にも上述し
たと同様の方法によりＴＣＰ１３を実装する。
【００２８】このことで、上記プリント基板１２の表面
および裏面に合計２個のＴＣＰ１３が実装されたことと
なる。なお、図示しないが、このプリント基板１２の他
の位置にも、これと同様の方法により表面および裏面に
合計２個のＴＣＰ１３を実装することが可能である。
および裏面に合計２個のＴＣＰ１３が実装されたことと
なる。なお、図示しないが、このプリント基板１２の他
の位置にも、これと同様の方法により表面および裏面に
合計２個のＴＣＰ１３を実装することが可能である。
【００２９】ついで、このようにして実装されたＴＣＰ
１３を上記ケ−スで覆うと共に上記プリント基板１２に
図示しないコネクタを設けることで、厚さ２．２ｍｍ規
格のメモリカ−ド１´が完成する。
１３を上記ケ−スで覆うと共に上記プリント基板１２に
図示しないコネクタを設けることで、厚さ２．２ｍｍ規
格のメモリカ−ド１´が完成する。
【００３０】このような構成によれば、以下に説明する
効果がある。第１に、アウタリ−ド１４が１方向にのみ
延出されてなるＴＣＰ１３を用いた。このことで、図６
を引用して示すアウタリ−ドが２方向あるいは４方向に
突出されてなる半導体パッケ−ジ４、５（他のＴＣＰも
含む）を実装する場合に比較して上記アウタリ−ド１４
の位置決めが容易となり高精度な実装を容易に行える。
効果がある。第１に、アウタリ−ド１４が１方向にのみ
延出されてなるＴＣＰ１３を用いた。このことで、図６
を引用して示すアウタリ−ドが２方向あるいは４方向に
突出されてなる半導体パッケ−ジ４、５（他のＴＣＰも
含む）を実装する場合に比較して上記アウタリ−ド１４
の位置決めが容易となり高精度な実装を容易に行える。
【００３１】第２に、アウタリ−ド１４とプリント基板
１２との接続部Ａを、このＴＣＰ１３とプリント基板１
２との間に位置させた。このことで、実装に要する面積
を少なくすることができるから、その分、実装の高密度
化を図ることができる。
１２との接続部Ａを、このＴＣＰ１３とプリント基板１
２との間に位置させた。このことで、実装に要する面積
を少なくすることができるから、その分、実装の高密度
化を図ることができる。
【００３２】また、上記アウタリ−ドは１４は折り曲げ
自在であるから、このアウタリ−ド１４をプリント基板
１２に接続した後、このアウタリ−ド１４の長さ方向中
途部を支点にこのＴＣＰ１３を折り返すのみで、上記ア
ウタリ−ド１４とプリント基板１２の接続部ＡをこのＴ
ＣＰ１３とプリント基板１２の間に位置させることがで
きる。
自在であるから、このアウタリ−ド１４をプリント基板
１２に接続した後、このアウタリ−ド１４の長さ方向中
途部を支点にこのＴＣＰ１３を折り返すのみで、上記ア
ウタリ−ド１４とプリント基板１２の接続部ＡをこのＴ
ＣＰ１３とプリント基板１２の間に位置させることがで
きる。
【００３３】第３に、上記ＴＣＰ１３に不良が発見さ
れ、このＴＣＰ１３をリペアしたい場合がある。この場
合には、上記ＴＣＰ１３を矢印（イ）と反対側に折り返
せば、上記アウタリ−ド１４とプリント基板１２との接
続部Ａを容易に露出させることができる。このことで、
このＴＣＰのリペアも容易に行うことができる。
れ、このＴＣＰ１３をリペアしたい場合がある。この場
合には、上記ＴＣＰ１３を矢印（イ）と反対側に折り返
せば、上記アウタリ−ド１４とプリント基板１２との接
続部Ａを容易に露出させることができる。このことで、
このＴＣＰのリペアも容易に行うことができる。
【００３４】次に、この発明の第２の実施例を図３を参
照して説明する。なお、上記第１の実施例と同一の構成
要素には、同一符号を付してその説明は省略する。この
第２の実施例のメモリカ−ド１´は、図３（ａ）に示す
ように、厚さｔ＝３．３ｍｍ規格のものである。このメ
モリカ−ド１´は、上記第１の実施例と同様にケ−ス１
１内にプリント基板１２を具備する。このプリント基板
１２の表面および裏面には、それぞれこのプリント基板
１２側から順に２個のＴＣＰ１３ａ、１３ｂが互いに積
層された状態で実装されている。
照して説明する。なお、上記第１の実施例と同一の構成
要素には、同一符号を付してその説明は省略する。この
第２の実施例のメモリカ−ド１´は、図３（ａ）に示す
ように、厚さｔ＝３．３ｍｍ規格のものである。このメ
モリカ−ド１´は、上記第１の実施例と同様にケ−ス１
１内にプリント基板１２を具備する。このプリント基板
１２の表面および裏面には、それぞれこのプリント基板
１２側から順に２個のＴＣＰ１３ａ、１３ｂが互いに積
層された状態で実装されている。
【００３５】なお、この第１、第２のＴＣＰ１３ａ、１
３ｂは、上記第１の実施例において説明したＴＣＰ１３
と同一の構成を有するもので、それぞれ、１方向にのみ
アウタリ−ド１４が突設されている。
３ｂは、上記第１の実施例において説明したＴＣＰ１３
と同一の構成を有するもので、それぞれ、１方向にのみ
アウタリ−ド１４が突設されている。
【００３６】そして、上記第１、第２のＴＣＰ１３ａ、
１３ｂから導出されたアウタリ−ド１４と上記プリント
基板１２との接続部分Ａ、Ｂは、共に上記第１のＴＣＰ
１３ａとプリント基板１２との間に位置するようになっ
ている。
１３ｂから導出されたアウタリ−ド１４と上記プリント
基板１２との接続部分Ａ、Ｂは、共に上記第１のＴＣＰ
１３ａとプリント基板１２との間に位置するようになっ
ている。
【００３７】次に、これら第１、第２のＴＣＰ１３ａ、
１３ｂを上記プリント基板１２に実装する工程を図３
（ｂ）に基づいて説明する。なお、上記プリント基板１
２の表面には、図示しないが、上記第１のＴＣＰ１３ａ
のアウタリ−ド１４が接続される複数の電極パッドと、
上記第２のＴＣＰ１３ｂのアウタリ−ド１４が接続され
る電極パッドとが、互いに所定寸法離間した位置に形成
されている。
１３ｂを上記プリント基板１２に実装する工程を図３
（ｂ）に基づいて説明する。なお、上記プリント基板１
２の表面には、図示しないが、上記第１のＴＣＰ１３ａ
のアウタリ−ド１４が接続される複数の電極パッドと、
上記第２のＴＣＰ１３ｂのアウタリ−ド１４が接続され
る電極パッドとが、互いに所定寸法離間した位置に形成
されている。
【００３８】まず、上記第１のＴＣＰ１３ａを、上記配
線パタ−ン１５ａが設けられた面を上記プリント基板１
２に対向させた状態で保持し、第２のＴＣＰ１３ｂを、
配線パタ−ン１５ａが設けられていない面を上記プリン
ト基板１２に対向させた状態で保持する。
線パタ−ン１５ａが設けられた面を上記プリント基板１
２に対向させた状態で保持し、第２のＴＣＰ１３ｂを、
配線パタ−ン１５ａが設けられていない面を上記プリン
ト基板１２に対向させた状態で保持する。
【００３９】そして、上記第１のＴＣＰ１３ａのアウタ
リ−ド１４の先端部Ａおよび上記第２のＴＣＰ１３ｂの
アウタリ−ド１４の先端部Ｂを上記プリント基板１２に
アウタリ−ドボンディングする。このアウタリ−ドボン
ディングは、例えばリフロ−ハンダ付けにより一括的に
行う。
リ−ド１４の先端部Ａおよび上記第２のＴＣＰ１３ｂの
アウタリ−ド１４の先端部Ｂを上記プリント基板１２に
アウタリ−ドボンディングする。このアウタリ−ドボン
ディングは、例えばリフロ−ハンダ付けにより一括的に
行う。
【００４０】上記第１、第２のＴＣＰ１３ａ、１３ｂの
アウタリ−ド１４がプリント基板１２にそれぞれアウタ
リ−ドボンディングされたならば、上記第１のＴＣＰ１
３ａを上記アウタリ−ド１４の長さ方向中途部を支点に
して、図に矢印（ロ）で示すように上記第２のＴＣＰ１
３ｂ側へ折り返す。
アウタリ−ド１４がプリント基板１２にそれぞれアウタ
リ−ドボンディングされたならば、上記第１のＴＣＰ１
３ａを上記アウタリ−ド１４の長さ方向中途部を支点に
して、図に矢印（ロ）で示すように上記第２のＴＣＰ１
３ｂ側へ折り返す。
【００４１】このことで、上記第１、第２のＴＣＰ１３
ａ、１３ｂのアウタリ−ド１４と上記プリント基板１２
の接続部Ａ、Ｂは共に上記第１のＴＣＰ１３ａと上記プ
リント基板１２との間に位置することとなる。
ａ、１３ｂのアウタリ−ド１４と上記プリント基板１２
の接続部Ａ、Ｂは共に上記第１のＴＣＰ１３ａと上記プ
リント基板１２との間に位置することとなる。
【００４２】次に、上記第２のＴＣＰ１３ｂを、上記ア
ウタリ−ド１４の長さ方向中途部を支点にして図に矢印
（ハ）で示すように折り返し、上記第１のＴＣＰ１３ａ
に積層する。
ウタリ−ド１４の長さ方向中途部を支点にして図に矢印
（ハ）で示すように折り返し、上記第１のＴＣＰ１３ａ
に積層する。
【００４３】このことで、上記第１、第２のＴＣＰ１３
ａ、１３ｂの実装は終了する。ついで、上記プリント基
板１２を裏返し、このプリント基板１２の裏面にも、上
記表面の場合と同様にして上記第１、第２のＴＣＰ１３
ａ、１３ｂを実装する。
ａ、１３ｂの実装は終了する。ついで、上記プリント基
板１２を裏返し、このプリント基板１２の裏面にも、上
記表面の場合と同様にして上記第１、第２のＴＣＰ１３
ａ、１３ｂを実装する。
【００４４】このことで、上記プリント基板１２の所定
位置に合計４個のＴＣＰ１３（２ａ、１３ｂ）が実装さ
れたこととなる。なお、このプリント基板の他の位置に
も、必要に応じてこれと同様の実装が施される。
位置に合計４個のＴＣＰ１３（２ａ、１３ｂ）が実装さ
れたこととなる。なお、このプリント基板の他の位置に
も、必要に応じてこれと同様の実装が施される。
【００４５】ついで、この第１、第２のＴＣＰ１３ａ、
１３ｂに上記ケ−ス１１を装着すると共に上記プリント
基板１２に図示しないコネクタを設けることで、このメ
モリカ−ド１０´は完成する。
１３ｂに上記ケ−ス１１を装着すると共に上記プリント
基板１２に図示しないコネクタを設けることで、このメ
モリカ−ド１０´は完成する。
【００４６】このような構成によれば、以下に説明する
効果がある。第１に、プリント基板１２を一枚にして、
このプリント基板１２の表面および裏面にそれぞれ２個
の第１、第２のＴＣＰ１３ａ、１３ｂを実装した。この
ことにより以下の効果がある。
効果がある。第１に、プリント基板１２を一枚にして、
このプリント基板１２の表面および裏面にそれぞれ２個
の第１、第２のＴＣＰ１３ａ、１３ｂを実装した。この
ことにより以下の効果がある。
【００４７】まず、プリント基板１２を一枚にしたの
で、図６（ｂ）を引用して示す従来例において必要だっ
た２枚のプリント基板３、３間の配線が不要になり、コ
ネクタの取り付けが容易になる。
で、図６（ｂ）を引用して示す従来例において必要だっ
た２枚のプリント基板３、３間の配線が不要になり、コ
ネクタの取り付けが容易になる。
【００４８】また、図６（ｂ）に示すようにプリント基
板３を２枚用いる場合には、このメモリカ−ド１´の薄
型化のために一枚のプリント基板３の厚さを薄くする必
要があり、このプリント基板３の設計や製造が困難であ
った。しかし、この第２の実施例によれば、プリント基
板１２は１枚であるからプリント基板１３の厚さは従来
どおりとすることができる。
板３を２枚用いる場合には、このメモリカ−ド１´の薄
型化のために一枚のプリント基板３の厚さを薄くする必
要があり、このプリント基板３の設計や製造が困難であ
った。しかし、この第２の実施例によれば、プリント基
板１２は１枚であるからプリント基板１３の厚さは従来
どおりとすることができる。
【００４９】このことで、より簡易な構成でメモリカ−
ド１０´（半導体装置）の薄型化および高密度実装化を
図ることが可能になる。第２に、アウタリ−ド１４が１
方向にのみ突出する第１、第２のＴＣＰ１３ａ、１３ｂ
を用い、これらアウタリ−ド１４とプリント基板１２と
の接続部Ａ、Ｂを上記第１のＴＣＰ１３ａの下側に位置
させた。このことにより以下の効果がある。
ド１０´（半導体装置）の薄型化および高密度実装化を
図ることが可能になる。第２に、アウタリ−ド１４が１
方向にのみ突出する第１、第２のＴＣＰ１３ａ、１３ｂ
を用い、これらアウタリ−ド１４とプリント基板１２と
の接続部Ａ、Ｂを上記第１のＴＣＰ１３ａの下側に位置
させた。このことにより以下の効果がある。
【００５０】プリント基板１２に２個のＴＣＰを積層し
た状態で実装する方法としては、この発明によるものの
他に図５に示すような構造のものも考えられる。この構
造は、アウタリ−ド２０が２方向あるいは４方向に突出
する通常のＴＣＰを用いたもので、まず、図に２１ａで
示すＴＣＰ（以下「第１のＴＣＰ２１ａ」）をプリント
基板２２にアウタリ−ドボンディングした後、この第１
のＴＣＰ２１ａに他のＴＣＰ２１ｂ（以下「第２のＴＣ
Ｐ２１ｂ」）を積層し、この第２のＴＣＰ２１ｂを上記
プリント基板２２にアウタリ−ドボンディングしてなる
ものである。
た状態で実装する方法としては、この発明によるものの
他に図５に示すような構造のものも考えられる。この構
造は、アウタリ−ド２０が２方向あるいは４方向に突出
する通常のＴＣＰを用いたもので、まず、図に２１ａで
示すＴＣＰ（以下「第１のＴＣＰ２１ａ」）をプリント
基板２２にアウタリ−ドボンディングした後、この第１
のＴＣＰ２１ａに他のＴＣＰ２１ｂ（以下「第２のＴＣ
Ｐ２１ｂ」）を積層し、この第２のＴＣＰ２１ｂを上記
プリント基板２２にアウタリ−ドボンディングしてなる
ものである。
【００５１】しかし、このような構成であると、上記第
１、第２のＴＣＰ２１ａ、２１ｂのアウタリ−ド２０と
プリント基板２２との接続部が、互いに隣り合って設け
られることとなる。このため、上記プリント基板２２に
設ける電極パッド等の配線の引き回しが困難となるとい
うことがある。
１、第２のＴＣＰ２１ａ、２１ｂのアウタリ−ド２０と
プリント基板２２との接続部が、互いに隣り合って設け
られることとなる。このため、上記プリント基板２２に
設ける電極パッド等の配線の引き回しが困難となるとい
うことがある。
【００５２】また、第１、第２のＴＣＰ２１ａ、２１ｂ
をプリント基板２２上にアウタリ−ドボンディングする
には、上記第１のＴＣＰ２１ａをアウタリ−ドボンディ
ングした後、第２のＴＣＰ２１ｂをアウタリ−ドボンデ
ィングすることが必要となる。このため、上記第２のＴ
ＣＰ２１ｂのアウタリ−ドボンディングには、より高度
な技術が要求されるということがある。
をプリント基板２２上にアウタリ−ドボンディングする
には、上記第１のＴＣＰ２１ａをアウタリ−ドボンディ
ングした後、第２のＴＣＰ２１ｂをアウタリ−ドボンデ
ィングすることが必要となる。このため、上記第２のＴ
ＣＰ２１ｂのアウタリ−ドボンディングには、より高度
な技術が要求されるということがある。
【００５３】すなわち、この第２のＴＣＰ２１ｂの下側
には上記第１のＴＣＰ２１ａがすでに実装されている。
このため、上記第２のＴＣＰ２１ｂを上記第１のＴＣＰ
２１ａ上に載置するのみでは上記アウタリ−ド２０を上
記プリント基板２２に確実に接触させることが困難であ
る。
には上記第１のＴＣＰ２１ａがすでに実装されている。
このため、上記第２のＴＣＰ２１ｂを上記第１のＴＣＰ
２１ａ上に載置するのみでは上記アウタリ−ド２０を上
記プリント基板２２に確実に接触させることが困難であ
る。
【００５４】したがって、上記ＴＣＰ２１ｂを高精度に
位置決め保持することが必要となし、リフロ−ハンダ付
けによる一括接合を行うことができないということがあ
る。
位置決め保持することが必要となし、リフロ−ハンダ付
けによる一括接合を行うことができないということがあ
る。
【００５５】さらに、上記第１のＴＣＰ２１ａのアウタ
リ−ド２０と第２のＴＣＰ２１ｂのアウタリ−ド２０と
が略同じ箇所に隣り合ってアウタリ−ドボンディングさ
れることとなるので、高精度な位置決めを行わなければ
両者が互いに接触してショ−トなどの不良が生じること
となる。
リ−ド２０と第２のＴＣＰ２１ｂのアウタリ−ド２０と
が略同じ箇所に隣り合ってアウタリ−ドボンディングさ
れることとなるので、高精度な位置決めを行わなければ
両者が互いに接触してショ−トなどの不良が生じること
となる。
【００５６】また、アウタリ−ドボンディング後の電気
検査により、上記第１のＴＣＰ２１ａについての不良が
発見され、上記第１のＴＣＰ２１ａをプリント基板２２
からリペアする必要性が生じた場合には、この第１のＴ
ＣＰ２１ａだけでなく上記第２のＴＣＰ２１ｂをもリペ
アする必要がある。
検査により、上記第１のＴＣＰ２１ａについての不良が
発見され、上記第１のＴＣＰ２１ａをプリント基板２２
からリペアする必要性が生じた場合には、この第１のＴ
ＣＰ２１ａだけでなく上記第２のＴＣＰ２１ｂをもリペ
アする必要がある。
【００５７】しかし、図３（ａ）に示すこの発明の第２
の実施例によれば、以上の不都合を解消することが可能
になる。すなわち、上記第１のＴＣＰ１３ａのアウタリ
−ド１４と、第２のＴＣＰ１３ｂのアウタリ−ド１４
は、隣り合うことなくそれぞれ離間した位置Ａ、Ｂに接
続されることとなるので、プリント基板１２における電
極パッドの形成等、配線の引き回しが容易になる。
の実施例によれば、以上の不都合を解消することが可能
になる。すなわち、上記第１のＴＣＰ１３ａのアウタリ
−ド１４と、第２のＴＣＰ１３ｂのアウタリ−ド１４
は、隣り合うことなくそれぞれ離間した位置Ａ、Ｂに接
続されることとなるので、プリント基板１２における電
極パッドの形成等、配線の引き回しが容易になる。
【００５８】また、上記第１、第２のＴＣＰのアウタリ
−ドは別々の位置に接続されることから、１箇所アウタ
リ−ドが密集することはない。このため、それぞれの位
置決めを行いやすく、また、それらを同時にかつリフロ
−ハンダ付けによりボンディングすることも容易にな
る。
−ドは別々の位置に接続されることから、１箇所アウタ
リ−ドが密集することはない。このため、それぞれの位
置決めを行いやすく、また、それらを同時にかつリフロ
−ハンダ付けによりボンディングすることも容易にな
る。
【００５９】また、上記第１のＴＣＰ１３ａをプリント
基板１２からリペアする場合には、上記第２のＴＣＰ１
３ｂを上記アウタリ−ド１４の中途部を支点にして、折
り戻せば、上記第１のＴＣＰ１３ａのみをリペアするこ
とができる。
基板１２からリペアする場合には、上記第２のＴＣＰ１
３ｂを上記アウタリ−ド１４の中途部を支点にして、折
り戻せば、上記第１のＴＣＰ１３ａのみをリペアするこ
とができる。
【００６０】さらに、このような構成によれば、アウタ
リ−ド１４の接続部Ａ、ｂが第１のＴＣＰ１３ａの裏側
に位置するようになるので、この接続部が半導体パッケ
−ジの外側に位置する場合に比べ、実装に要する面積を
小さくすることができる。したがって、実装の高密度化
を図ることができる効果がある。
リ−ド１４の接続部Ａ、ｂが第１のＴＣＰ１３ａの裏側
に位置するようになるので、この接続部が半導体パッケ
−ジの外側に位置する場合に比べ、実装に要する面積を
小さくすることができる。したがって、実装の高密度化
を図ることができる効果がある。
【００６１】次に、この発明の第３の実施例について説
明する。なお、上記第１の実施例と同一の構成要素には
同一符号を付してのその説明は省略する。このメモリカ
−ド１０´´は、上記第１の実施例と同様に、ケ−ス１
１内に、プリント基板１２を具備する。
明する。なお、上記第１の実施例と同一の構成要素には
同一符号を付してのその説明は省略する。このメモリカ
−ド１０´´は、上記第１の実施例と同様に、ケ−ス１
１内に、プリント基板１２を具備する。
【００６２】このプリント基板１２の表面（上面）に
は、１方向にのみアウタリ−ド１４を突出させた複数の
ＴＣＰ１３…が、上記アウタリ−ド１４を上記プリント
基板１２にアウタリ−ドボンディングされ、かつこのプ
リント基板１２に対して若干傾いた状態で上記プリント
基板１２の表面と平行な方向に積層保持されている。一
方、このプリント基板１２の裏面にも、同様に複数のＴ
ＣＰが積層されている。
は、１方向にのみアウタリ−ド１４を突出させた複数の
ＴＣＰ１３…が、上記アウタリ−ド１４を上記プリント
基板１２にアウタリ−ドボンディングされ、かつこのプ
リント基板１２に対して若干傾いた状態で上記プリント
基板１２の表面と平行な方向に積層保持されている。一
方、このプリント基板１２の裏面にも、同様に複数のＴ
ＣＰが積層されている。
【００６３】このようなメモリカ−ド１０´´の製造方
法（ＴＣＰの実装方法）としては、第１に、図４に示す
状態で上記複数のＴＣＰ１３…を保持し、これらすべて
のＴＣＰ１３…のアウタリ−ド１４をリフロ−ハンダ付
けにより一括的に上記プリント基板１２に接続する方法
が考えられる。
法（ＴＣＰの実装方法）としては、第１に、図４に示す
状態で上記複数のＴＣＰ１３…を保持し、これらすべて
のＴＣＰ１３…のアウタリ−ド１４をリフロ−ハンダ付
けにより一括的に上記プリント基板１２に接続する方法
が考えられる。
【００６４】また第２に、一つのＴＣＰ１３をアウタリ
−ドボンディングした後、このＴＣＰ１３のアウタリ−
ド１４を略９０°に折り曲げてこのＴＣＰ１３を略垂直
に立設し、他のＴＣＰ１３も順次この方法によりアウタ
リ−ドボンディングし立設した後、すべてのＴＣＰ１３
…を折り戻して、図４に示す状態で保持する方法が考え
られる。
−ドボンディングした後、このＴＣＰ１３のアウタリ−
ド１４を略９０°に折り曲げてこのＴＣＰ１３を略垂直
に立設し、他のＴＣＰ１３も順次この方法によりアウタ
リ−ドボンディングし立設した後、すべてのＴＣＰ１３
…を折り戻して、図４に示す状態で保持する方法が考え
られる。
【００６５】このような構成によれば、複数のＴＣＰ１
３…を積層した構造であって、しかも各ＴＣＰ１３のア
ウタリ−ド１４のプリント基板との接続部Ａ…は互いに
離間している。したがって、上記第２の実施例と同様
に、上記複数のＴＣＰ１３…を同時にかつリフロ−ハン
ダ付けによって一括的にアウタリ−ドボンディングする
ことが容易になる。
３…を積層した構造であって、しかも各ＴＣＰ１３のア
ウタリ−ド１４のプリント基板との接続部Ａ…は互いに
離間している。したがって、上記第２の実施例と同様
に、上記複数のＴＣＰ１３…を同時にかつリフロ−ハン
ダ付けによって一括的にアウタリ−ドボンディングする
ことが容易になる。
【００６６】また、これら複数のＴＣＰ１３…のうちの
一つのＴＣＰ１３のみのリペアは、他のＴＣＰ１３を上
記アウタリ−ド１４の中途部を支点にして折り曲げれば
それら他のＴＣＰ１３をリペアすることなく行える。
一つのＴＣＰ１３のみのリペアは、他のＴＣＰ１３を上
記アウタリ−ド１４の中途部を支点にして折り曲げれば
それら他のＴＣＰ１３をリペアすることなく行える。
【００６７】また、このような構成にのメモリカ−ド１
０´´によれば、規格厚さ寸法内でより多くのＴＣＰ１
３を収容することができるから、さらなる高密度実装化
を図ることもできる。
０´´によれば、規格厚さ寸法内でより多くのＴＣＰ１
３を収容することができるから、さらなる高密度実装化
を図ることもできる。
【００６８】なお、この発明は、上記一実施例に限定さ
れるものではなく、発明の要旨を変更しない範囲で種々
変形可能である。例えば、上記一実施例では、半導体装
置としてメモリカ−ド１０を例に挙げたが、これに限定
されるものではない。メモリカ−ド１０ではない他の電
子機器であっても適用可能である。
れるものではなく、発明の要旨を変更しない範囲で種々
変形可能である。例えば、上記一実施例では、半導体装
置としてメモリカ−ド１０を例に挙げたが、これに限定
されるものではない。メモリカ−ド１０ではない他の電
子機器であっても適用可能である。
【００６９】また、上記一実施例では、上記プリント基
板１２の表面および裏面の両面にＴＣＰ１３の実装を施
したが、これに限定されるものではなく、片面のみに実
装するようにしても良い。
板１２の表面および裏面の両面にＴＣＰ１３の実装を施
したが、これに限定されるものではなく、片面のみに実
装するようにしても良い。
【００７０】また、上記一実施例で用いたＴＣＰ１３
は、上記図２に示すようにフィルムキャリア１５の全面
に亘って配線パタ−ン１５ａが形成されていたが、これ
に限定されるものではない。
は、上記図２に示すようにフィルムキャリア１５の全面
に亘って配線パタ−ン１５ａが形成されていたが、これ
に限定されるものではない。
【００７１】ＩＣ１６として、アウタリ−ド１４が突出
される側に有効電極が集中して設けられているものを用
いるようにすれば、上記フィルムキャリア１５の全面に
亘って配線パタ−ン１５ａを設ける必要はなくなる。こ
のようにすれば、配線パタ−ン１５ａの取り回しが容易
になり、さらなる多端子化を図れ、より高密度な実装を
行うことができる効果がある。
される側に有効電極が集中して設けられているものを用
いるようにすれば、上記フィルムキャリア１５の全面に
亘って配線パタ−ン１５ａを設ける必要はなくなる。こ
のようにすれば、配線パタ−ン１５ａの取り回しが容易
になり、さらなる多端子化を図れ、より高密度な実装を
行うことができる効果がある。
【００７２】
【発明の効果】以上のべた発明によれば、半導体パッケ
−ジの実装をより簡易な構成で高密度化できると共に、
この半導体パッケ−ジのリペア性にも優れる半導体装置
およびこの半導体装置の製造方法を提供することができ
る。
−ジの実装をより簡易な構成で高密度化できると共に、
この半導体パッケ−ジのリペア性にも優れる半導体装置
およびこの半導体装置の製造方法を提供することができ
る。
【図１】（ａ）は、この発明の第１の実施例を示す概略
構成図、（ｂ）は、同じくＴＣＰ実装工程を示す工程
図。
構成図、（ｂ）は、同じくＴＣＰ実装工程を示す工程
図。
【図２】同じく、ＴＣＰを示す平面図および縦断面図。
【図３】（ａ）は、この発明の第２の実施例を示す概略
構成図、（ｂ）は、同じくＴＣＰ実装工程を示す工程
図。
構成図、（ｂ）は、同じくＴＣＰ実装工程を示す工程
図。
【図４】第３の実施例を示す縦断面図。
【図５】従来例を示す縦断面図。
【図６】（ａ）および（ｂ）は従来例を示す縦断面図。
１０…メモリカ−ド、１３…ＴＣＰ（半導体パッケ−
ジ）、１４…アウタリ−ド、Ａ…アウタリ−ドとプリン
ト基板との接続部。
ジ）、１４…アウタリ−ド、Ａ…アウタリ−ドとプリン
ト基板との接続部。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/07 25/18 25/10 25/11 // Ｇ０６Ｋ 19/077 Ｇ０６Ｋ 19/00 Ｋ
Claims (4)
- 【請求項１】 基板に半導体パッケ−ジを実装してなる
半導体装置において、 上記半導体パッケ−ジは、所定の方向に突設されかつ折
り曲げ自在なアウタリ−ドを有し、このアウタリ−ド
は、上記半導体パッケ−ジと上記基板との間に取り回さ
れこの位置で上記基板に接続されていることを特徴とす
る半導体装置。 - 【請求項２】 半導体パッケ−ジから突出したアウタリ
−ドを基板に接続することで半導体装置を製造する半導
体装置の製造方法において、 上記アウタリ−ドを基板に接続した後、このアウタリ−
ドの中途部を支点にして上記半導体パッケ−ジを折り返
し、上記アウタリ−ドと基板との接続部をこの半導体パ
ッケ−ジと基板との間に位置させたことを特徴とする半
導体装置の製造方法。 - 【請求項３】 基板に複数の半導体パッケ−ジを実装し
てなる半導体装置において、 各半導体パッケ−ジは所定の方向に突設されかつ基板に
接続されたアウタリ−ドを有し、上記基板に対して傾い
た状態で互いに積層保持されていることを特徴とする半
導体装置。 - 【請求項４】 半導体パッケ−ジから突出したアウタリ
−ドを基板に接続することで半導体装置を製造する半導
体装置の製造方法において、 上記アウタリ−ドを基板に接続すると共に、このアウタ
リ−ドの中途部を支点として上記半導体パッケ−ジを折
り曲げ、この半導体パッケ−ジを上記基板に対して傾い
た状態で保持したことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5175373A JPH0730009A (ja) | 1993-07-15 | 1993-07-15 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5175373A JPH0730009A (ja) | 1993-07-15 | 1993-07-15 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730009A true JPH0730009A (ja) | 1995-01-31 |
Family
ID=15994971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5175373A Pending JPH0730009A (ja) | 1993-07-15 | 1993-07-15 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730009A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335717B1 (ko) * | 2000-02-18 | 2002-05-08 | 윤종용 | 고용량 메모리 카드 |
| JP2005150680A (ja) * | 2003-11-13 | 2005-06-09 | Samsung Electronics Co Ltd | 集積回路モジュールの構造 |
| US8897051B2 (en) | 2012-10-15 | 2014-11-25 | J-Devices Corporation | Semiconductor storage device and method for producing the same |
-
1993
- 1993-07-15 JP JP5175373A patent/JPH0730009A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335717B1 (ko) * | 2000-02-18 | 2002-05-08 | 윤종용 | 고용량 메모리 카드 |
| JP2005150680A (ja) * | 2003-11-13 | 2005-06-09 | Samsung Electronics Co Ltd | 集積回路モジュールの構造 |
| JP4658529B2 (ja) * | 2003-11-13 | 2011-03-23 | 三星電子株式会社 | 集積回路モジュールの構造 |
| US8897051B2 (en) | 2012-10-15 | 2014-11-25 | J-Devices Corporation | Semiconductor storage device and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100530911B1 (ko) | 배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법,회로 기판 및 전자 기기 | |
| US6677670B2 (en) | Semiconductor device | |
| US5910885A (en) | Electronic stack module | |
| JP3718039B2 (ja) | 半導体装置およびそれを用いた電子装置 | |
| KR100576902B1 (ko) | 카드형 기록 매체 및 그 제조 방법 | |
| US6469377B1 (en) | Semiconductor device | |
| US20060268213A1 (en) | Low-cost flexible film package module and method of manufacturing the same | |
| JP2002207986A (ja) | カード型記録媒体及びその製造方法 | |
| JPH0730009A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003108963A (ja) | カード型記録媒体及びその製造方法 | |
| JP2023006225A (ja) | フレキシブルプリント配線板 | |
| JP2507564B2 (ja) | マルチチップ半導体装置とその製造方法 | |
| JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JPH06291248A (ja) | 半導体装置 | |
| JPH02229461A (ja) | 半導体装置 | |
| JP3895465B2 (ja) | 基板の実装方法、基板の実装構造 | |
| EP0551529B1 (en) | Method for replacing chips | |
| TW548804B (en) | Semiconductor device and its manufacturing method | |
| KR101096438B1 (ko) | 반도체 패키지 및 이를 이용한 적층 반도체 패키지 제조방법 | |
| JPH0548359U (ja) | 半導体装置 | |
| JP2504969Y2 (ja) | 半導体の実装構造 | |
| JPH0810192Y2 (ja) | 半導体の実装構造 | |
| JPH1167829A (ja) | 電子部品の実装方法及び該方法に用いる電子部品と配線基板 | |
| JPS60129897A (ja) | 小型電子機器 | |
| JPH0815717A (ja) | 液晶表示装置 |