JPH02229461A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02229461A JPH02229461A JP1048551A JP4855189A JPH02229461A JP H02229461 A JPH02229461 A JP H02229461A JP 1048551 A JP1048551 A JP 1048551A JP 4855189 A JP4855189 A JP 4855189A JP H02229461 A JPH02229461 A JP H02229461A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- packages
- circuit board
- semiconductor device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 4
- 230000006870 function Effects 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001524 infective effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係り、特に実装の高密度化を図る
に好適な半導体装置に関する。
に好適な半導体装置に関する。
従来、プリント基板にペアチップを搭載し、両者の電極
相互をボンディングによって接続する半導体装置におい
ては、第７図に示すように、プラスチック・リデット・
チップキャリア（ＰＬＣＣ’）やフラット・パッケージ
・プラスチック（Ｐ Ｐ Ｐ）等の表面実装型のＩＣパ
ッケージ１）をプリント基板１２に実装していた。尚、
１３はＩＣパッ沃一ジ１）より両側に突出するリード端
子である．しかし、このような実装法によって、プリン
ト碁板１２の両面に実装しようとすると、同一位置には
片面に１個づつの計２個の実装に限られる．このように
、実装密度はパッケージの種類によってほぼ一義的に決
まる．したがって、メモリカード等のように超高密度の
実装が要求される製品に対しては、ベアチップを用いる
ことになるが、この場合でも、多数個の搭載時は歩留り
が低下する為に適用が不可能である． このため、ｔＣパッケージの多数個の搭載に対しては、
ＩＣパッケージを積層化して対処している． 〔発明が解決しようとする課題〕 ところが、前記の如きＩＣパッケージの積層化にあって
、ＰＰＰＳＰＬＣＣ型などのパッケージを積層するため
には、特別のソケット等を必要とし、薄型化が不可能で
あると共に工程が増加する結果、コストアップを招くこ
とになる．本発明は、上記従来技術の実情に鑑みて成さ
れたものであり、表面実装型のパッケージの高密度実装
を大型化させること無く行えるようにした半導体装置を
提供することを目的とする．〔課題を解決するための手
段〕 上記目的を達成するために本発明は、プリント基板の中
央部にＩＣチップを搭載する収納部を設け、その収納部
の周囲に前記ＩＣチップの電極に接続されるボンディン
グ用端子を形成し、更に該ボンディング用端子の夫々に
接続される外部端子電極を基板側面に形成して構成され
るＩＣパッケージの複数を積層して構成したものである
。
相互をボンディングによって接続する半導体装置におい
ては、第７図に示すように、プラスチック・リデット・
チップキャリア（ＰＬＣＣ’）やフラット・パッケージ
・プラスチック（Ｐ Ｐ Ｐ）等の表面実装型のＩＣパ
ッケージ１）をプリント基板１２に実装していた。尚、
１３はＩＣパッ沃一ジ１）より両側に突出するリード端
子である．しかし、このような実装法によって、プリン
ト碁板１２の両面に実装しようとすると、同一位置には
片面に１個づつの計２個の実装に限られる．このように
、実装密度はパッケージの種類によってほぼ一義的に決
まる．したがって、メモリカード等のように超高密度の
実装が要求される製品に対しては、ベアチップを用いる
ことになるが、この場合でも、多数個の搭載時は歩留り
が低下する為に適用が不可能である． このため、ｔＣパッケージの多数個の搭載に対しては、
ＩＣパッケージを積層化して対処している． 〔発明が解決しようとする課題〕 ところが、前記の如きＩＣパッケージの積層化にあって
、ＰＰＰＳＰＬＣＣ型などのパッケージを積層するため
には、特別のソケット等を必要とし、薄型化が不可能で
あると共に工程が増加する結果、コストアップを招くこ
とになる．本発明は、上記従来技術の実情に鑑みて成さ
れたものであり、表面実装型のパッケージの高密度実装
を大型化させること無く行えるようにした半導体装置を
提供することを目的とする．〔課題を解決するための手
段〕 上記目的を達成するために本発明は、プリント基板の中
央部にＩＣチップを搭載する収納部を設け、その収納部
の周囲に前記ＩＣチップの電極に接続されるボンディン
グ用端子を形成し、更に該ボンディング用端子の夫々に
接続される外部端子電極を基板側面に形成して構成され
るＩＣパッケージの複数を積層して構成したものである
。
また、基板相互の外部端子電極同志を簡単に接続できる
ようにするため、複数のＩＣパッケージの積み重ね方向
の各外部端子電極の相互をリード端子によって接続し、
或いは、プリント基板のボンディング用端子の外周部に
、ダム部及び位置合わせ用の突起を設けると共に、該突
起の反対側に凹部を設けるようにするのがよい。
ようにするため、複数のＩＣパッケージの積み重ね方向
の各外部端子電極の相互をリード端子によって接続し、
或いは、プリント基板のボンディング用端子の外周部に
、ダム部及び位置合わせ用の突起を設けると共に、該突
起の反対側に凹部を設けるようにするのがよい。
更に、ＩＣパッケージの薄型化が図れるようにするため
、ＩＣチップの収納部をプリント基板の中央部に貫通さ
せて設けるようにするのがよい。
、ＩＣチップの収納部をプリント基板の中央部に貫通さ
せて設けるようにするのがよい。
上記構成の半導体装置では、ＩＣパッケージからリード
線が突出せず、外部端子電極が基板側面に一定間隔で形
成されるようになり、複数個を積層したときに外部端子
電極は全体として直線状に平行かつ連続するようになり
、しかもｔＣパッケージ相互を密着できるようになる．
したがって、全体を小型にできると共に、任意数の積層
が可能になる． そして、外部端子電極相互は、接続部材を用い、或いは
直接に外部端子電極の相互を接続することができるので
、半導体装置の全体厚を最小にしながら、任意数の積層
が可能になる． さらに、ＩＣチップの収納部をプリント基板に貫通させ
た中空構造とすることにより、ＩＣパッケージの厚みを
ほぼＩＣチップの厚みに等しくすることができ、ＩＣパ
ッケージを極限まで薄くすることができる． 〔実 施 例〕 以下、本発明の一実施例を図面に基づいて説明する． 第１図は、本発明による半導体装置の一実施例を示す分
解斜視図である。
線が突出せず、外部端子電極が基板側面に一定間隔で形
成されるようになり、複数個を積層したときに外部端子
電極は全体として直線状に平行かつ連続するようになり
、しかもｔＣパッケージ相互を密着できるようになる．
したがって、全体を小型にできると共に、任意数の積層
が可能になる． そして、外部端子電極相互は、接続部材を用い、或いは
直接に外部端子電極の相互を接続することができるので
、半導体装置の全体厚を最小にしながら、任意数の積層
が可能になる． さらに、ＩＣチップの収納部をプリント基板に貫通させ
た中空構造とすることにより、ＩＣパッケージの厚みを
ほぼＩＣチップの厚みに等しくすることができ、ＩＣパ
ッケージを極限まで薄くすることができる． 〔実 施 例〕 以下、本発明の一実施例を図面に基づいて説明する． 第１図は、本発明による半導体装置の一実施例を示す分
解斜視図である。
第１図において、ＩＣパッケージＩＯＡ〜ＩＯＣは後記
する中空プリント基板及びＩＣチップ（例えば、メモリ
ＩＣ）が一体化されたもので、必要数が積層される．Ｉ
ＣパッケージＩＯＡ〜ＩＯＣは、側面に垂直に且つパッ
ケージ相互に機能の一致するもの同志が接続されるよう
な外部端子電極３を備えている．そして、この外部端子
電極３の長さ方向の夫々を共通接続するリード電極９を
有した電極板２０が、積層したｔＣパッケージの最上部
に設けられ、複数個（本実施例では３個）のｔＣパッケ
ージによる半導体装置が構成される。
する中空プリント基板及びＩＣチップ（例えば、メモリ
ＩＣ）が一体化されたもので、必要数が積層される．Ｉ
ＣパッケージＩＯＡ〜ＩＯＣは、側面に垂直に且つパッ
ケージ相互に機能の一致するもの同志が接続されるよう
な外部端子電極３を備えている．そして、この外部端子
電極３の長さ方向の夫々を共通接続するリード電極９を
有した電極板２０が、積層したｔＣパッケージの最上部
に設けられ、複数個（本実施例では３個）のｔＣパッケ
ージによる半導体装置が構成される。
第２図は、ＩＣパッケージ１０に用いられる中空プリン
ト基板１の一枚の詳細を示す斜視図である。
ト基板１の一枚の詳細を示す斜視図である。
第２図において、中空プリント基板１はガラスエポキシ
樹脂等の絶縁材を用いると共に、中央部が中空にしてＩ
Ｃチップ収納部としての中空部Ｈが形成され、中空部Ｈ
の上面の周辺にはＩＣチップ（第４図に図示）に接続さ
れるボンディング端子２が形成されると共に、このボン
ディング端子２に配線４の夫々を介して接続される外部
端子電極３が側面の少なくとも１面（本実施例では対向
する２面）に一定間隔に設けられている。このボンディ
ング端子２は、複数のＮＣ端子（無接続端子）２’
２’及びこれに接続されるＮＣ外部端子３′、３＃を含
んでいる． 次に、このように加工され且つ平面上に置かれた中空プ
リント基板１の底面（裏面）に、第３図に示すようにポ
リイミド等の絶縁性の材料を用いた耐熱テープ８を貼着
し、その中空部Ｈの中にＩＣチツブ５が第４図のように
実装され、固定される。この状態のまま、Ａｕ（金）ワ
イヤ等のボンディングワイヤ６を用いてＩＣチップ５の
電極と、それに対応するボンディング端子２とを接続す
る。
樹脂等の絶縁材を用いると共に、中央部が中空にしてＩ
Ｃチップ収納部としての中空部Ｈが形成され、中空部Ｈ
の上面の周辺にはＩＣチップ（第４図に図示）に接続さ
れるボンディング端子２が形成されると共に、このボン
ディング端子２に配線４の夫々を介して接続される外部
端子電極３が側面の少なくとも１面（本実施例では対向
する２面）に一定間隔に設けられている。このボンディ
ング端子２は、複数のＮＣ端子（無接続端子）２’
２’及びこれに接続されるＮＣ外部端子３′、３＃を含
んでいる． 次に、このように加工され且つ平面上に置かれた中空プ
リント基板１の底面（裏面）に、第３図に示すようにポ
リイミド等の絶縁性の材料を用いた耐熱テープ８を貼着
し、その中空部Ｈの中にＩＣチツブ５が第４図のように
実装され、固定される。この状態のまま、Ａｕ（金）ワ
イヤ等のボンディングワイヤ６を用いてＩＣチップ５の
電極と、それに対応するボンディング端子２とを接続す
る。
なお、このボンディング時には、メモリＩＣチップ５の
選択端子τ丁端子はボンディング端子２の複数のＮＣ端
子２’、２’の何れか１つとワイヤボンディングし、そ
の接続した端子にはマーキングを施しておく．このよう
に、ＩＣチップ５の選択端子とＮＧ端子の接続先を特定
することにより、数種類のＩｃパッケージ１０が作られ
る。
選択端子τ丁端子はボンディング端子２の複数のＮＣ端
子２’、２’の何れか１つとワイヤボンディングし、そ
の接続した端子にはマーキングを施しておく．このよう
に、ＩＣチップ５の選択端子とＮＧ端子の接続先を特定
することにより、数種類のＩｃパッケージ１０が作られ
る。
ついで、第３図及び第５図に示すように、ＩＣチツプ５
の上面及びその周辺の中空プリント基板１の上面をエポ
キシ樹脂等の封止樹脂７によって覆い、ＩＣチツプ５及
びボンディングワイヤ６を固定する．更に、個々のＩＣ
パッケージ１０をバーンイン等のテスト工程によってエ
ージングを行ない、不良品を摘出する。こののち、良品
の選択端子位置の異なるＩＣパッケージＩＯＡ〜１０Ｃ
ヲ第１図のように、積層した状態でＩＣパッケージ１０
の外部端子電極３と電極板２０のリード電極９とが接続
されるように、電極板２０を積層する．このようにして
完成した半導体装置は、不図示のマザーボードに実装さ
れる． 第６図は、本発明の他の実施例を示す中空プリント基板
の斜視図である．本実施例が前記実施例と異なるところ
は、前記実施例が平板状のプリント基板であったのに対
し、ボンディング電極外周にダム部１４及び位置合わせ
用の突起１５を有すると共に、この突起１５の反対側に
凹部１６を設けたプリント基板を用いることにある． すなわち、突起１５の上部には、上段に配設されたプリ
ント基板２１の凹部１６が嵌入し、上下の外部端子電極
３を相互に一致させることができるので、電極板２０を
用いること無＜ＩＣパッケージ１０を積層することがで
きる．なお、ＩＣチップの実装及び樹脂封止等は、前記
実施例と同一であるので説明を省略する。
の上面及びその周辺の中空プリント基板１の上面をエポ
キシ樹脂等の封止樹脂７によって覆い、ＩＣチツプ５及
びボンディングワイヤ６を固定する．更に、個々のＩＣ
パッケージ１０をバーンイン等のテスト工程によってエ
ージングを行ない、不良品を摘出する。こののち、良品
の選択端子位置の異なるＩＣパッケージＩＯＡ〜１０Ｃ
ヲ第１図のように、積層した状態でＩＣパッケージ１０
の外部端子電極３と電極板２０のリード電極９とが接続
されるように、電極板２０を積層する．このようにして
完成した半導体装置は、不図示のマザーボードに実装さ
れる． 第６図は、本発明の他の実施例を示す中空プリント基板
の斜視図である．本実施例が前記実施例と異なるところ
は、前記実施例が平板状のプリント基板であったのに対
し、ボンディング電極外周にダム部１４及び位置合わせ
用の突起１５を有すると共に、この突起１５の反対側に
凹部１６を設けたプリント基板を用いることにある． すなわち、突起１５の上部には、上段に配設されたプリ
ント基板２１の凹部１６が嵌入し、上下の外部端子電極
３を相互に一致させることができるので、電極板２０を
用いること無＜ＩＣパッケージ１０を積層することがで
きる．なお、ＩＣチップの実装及び樹脂封止等は、前記
実施例と同一であるので説明を省略する。
以上、本発明を実施例に基づき具体的に説明したが、本
発明は前記実施例に限定されるものでは無く、その要旨
を逸脱しない範囲で種々変更可能であることはいうまで
もない。
発明は前記実施例に限定されるものでは無く、その要旨
を逸脱しない範囲で種々変更可能であることはいうまで
もない。
また、以上の実施例では、ＩＣチップ５としてメモリＩ
Ｃを用いたが、これに限らず電極の相互接続が可能なＩ
Ｃの全てに適用可能である。
Ｃを用いたが、これに限らず電極の相互接続が可能なＩ
Ｃの全てに適用可能である。
さらに、ＩＣチップの搭載部分をプリント基板に中空に
して形成するものとしたが、溝状に堀り下げて有底状の
収納部を形成してもよい。
して形成するものとしたが、溝状に堀り下げて有底状の
収納部を形成してもよい。
また、外部端子電極３を上下の隣接する電極（同一列の
直線上の電極）に接続するものとしたが、これに限らず
異なる列の電極に接続してもよい． 〔発明の効果〕 本発明は上記の通り構成されているので、次に記載する
効果を奏する． 請求項１の半導体装置においては、プリント基板の中央
部にＩＣチップを搭載する収納部を設け、その収納部の
周囲に前記■・Ｃ・チップの電極に接続されるボンディ
ング用端子を形成し、更に該ボンディング用端子の夫々
に接続される外部端子電極を基板側面に形成して構成さ
れるＩＣパッケージの複数を積層して構成したので、任
意数のＩＣパッケージを積層することが可能になり、チ
ップオンボード（Ｃｈｉｐ Ｏｎ Ｂｏｒｄ）型の半導
体装置における高密度実装を容易に図ることができる．
請求項２及び請求項３の半導体装置においては、複数の
ＩＣパッケージの積み重ね方向の各外部端子電極の相互
をリード端子によって接続するようにし、或いは、プリ
ント基板のボンディング川端子の外周部に、ダム部及び
位置合わせ用の突起を設けると共に、該突起の反対側に
凹部を設ける構成にしたので、複数のＩＣパッケージの
積み重ね方向の各外部端子電極の相互をリード端子によ
って接続でき、基板相互の外部端子電極同志を簡単に接
続することが可能になり、低コスト化が図れる． 請求項４の半導体装置においては、ＩＣチップの収納部
を前記プリント基板の中央部に貫通させて設けたので＜
ＩＣパッケージの薄型化が図れ、半導体装置の全体厚を
極限まで小さくすることができる．
直線上の電極）に接続するものとしたが、これに限らず
異なる列の電極に接続してもよい． 〔発明の効果〕 本発明は上記の通り構成されているので、次に記載する
効果を奏する． 請求項１の半導体装置においては、プリント基板の中央
部にＩＣチップを搭載する収納部を設け、その収納部の
周囲に前記■・Ｃ・チップの電極に接続されるボンディ
ング用端子を形成し、更に該ボンディング用端子の夫々
に接続される外部端子電極を基板側面に形成して構成さ
れるＩＣパッケージの複数を積層して構成したので、任
意数のＩＣパッケージを積層することが可能になり、チ
ップオンボード（Ｃｈｉｐ Ｏｎ Ｂｏｒｄ）型の半導
体装置における高密度実装を容易に図ることができる．
請求項２及び請求項３の半導体装置においては、複数の
ＩＣパッケージの積み重ね方向の各外部端子電極の相互
をリード端子によって接続するようにし、或いは、プリ
ント基板のボンディング川端子の外周部に、ダム部及び
位置合わせ用の突起を設けると共に、該突起の反対側に
凹部を設ける構成にしたので、複数のＩＣパッケージの
積み重ね方向の各外部端子電極の相互をリード端子によ
って接続でき、基板相互の外部端子電極同志を簡単に接
続することが可能になり、低コスト化が図れる． 請求項４の半導体装置においては、ＩＣチップの収納部
を前記プリント基板の中央部に貫通させて設けたので＜
ＩＣパッケージの薄型化が図れ、半導体装置の全体厚を
極限まで小さくすることができる．
第１図は本発明による半導体装置の一実施例を示す分解
斜視図、第２図はＩＣパッケージに用いられる中空プリ
ント基板の一枚の詳細を示す斜視図、第３図は樹脂封止
後の状態を示す断面図、第４図は中空プリント基板にＩ
Ｃチップを搭載並びにボンディングを行なった状態を示
す斜視図、第５図は第４図の工程の後に樹脂封止を行な
った状態を示す斜視図、第６図は本発明の他の実施例を
示す中空プリント基板の斜視図、第７，図は従来の半導
体装置を示す平面図である。 １・・・中空プリント基板、２・・・ボンディング端子
、３・・・外部端子電極、４・・・配線、５・・・ＩＣ
チップ、６・・・ボンディングワイヤ、７・・・封止樹
脂、ＩＯＡ〜１０Ｃ・・・ｔＣパッケージ、１４・・・
ダム部、１５・・・突起、１６・・・凹部． 代理人 弁理士 弐 顕 次 郎′、・；＜：“
２＼、八．、゛ミ 第６図 第７図
斜視図、第２図はＩＣパッケージに用いられる中空プリ
ント基板の一枚の詳細を示す斜視図、第３図は樹脂封止
後の状態を示す断面図、第４図は中空プリント基板にＩ
Ｃチップを搭載並びにボンディングを行なった状態を示
す斜視図、第５図は第４図の工程の後に樹脂封止を行な
った状態を示す斜視図、第６図は本発明の他の実施例を
示す中空プリント基板の斜視図、第７，図は従来の半導
体装置を示す平面図である。 １・・・中空プリント基板、２・・・ボンディング端子
、３・・・外部端子電極、４・・・配線、５・・・ＩＣ
チップ、６・・・ボンディングワイヤ、７・・・封止樹
脂、ＩＯＡ〜１０Ｃ・・・ｔＣパッケージ、１４・・・
ダム部、１５・・・突起、１６・・・凹部． 代理人 弁理士 弐 顕 次 郎′、・；＜：“
２＼、八．、゛ミ 第６図 第７図
Claims (5)
- （１）プリント基板にベアチップを搭載し、両者の電極
相互をボンディングによつて接続する半導体装置におい
て、前記プリント基板の中央部にＩＣチップを搭載する
収納部を設け、その収納部の周囲に前記ＩＣチップの電
極に接続されるボンディング用端子を形成し、更に該ボ
ンディング用端子の夫々に接続される外部端子電極を基
板側面に形成して構成されるＩＣパッケージの複数を積
層したことを特徴とする半導体装置。 - （２）前記複数のＩＣパッケージの積み重ね方向の各外
部端子電極の相互をリード端子によつて接続することを
特徴とする請求項（１）記載の半導体装置。 - （３）前記プリント基板のボンディング用端子の外周部
に、ダム部及び位置合わせ用の突起を設けると共に、該
突起の反対側に凹部を設けたことを特徴とする請求項（
１）記載の半導体装置。 - （４）前記収納部を前記プリント基板の中央部に貫通さ
せて設けたことを特徴とする請求項（１）記載の半導体
装置。 - （５）前記ＩＣチップが、チップセレクト端子を有する
メモリＩＣチップであることを特徴とする請求項（１）
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1048551A JPH02229461A (ja) | 1989-03-02 | 1989-03-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1048551A JPH02229461A (ja) | 1989-03-02 | 1989-03-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02229461A true JPH02229461A (ja) | 1990-09-12 |
Family
ID=12806511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1048551A Pending JPH02229461A (ja) | 1989-03-02 | 1989-03-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02229461A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140738A (ja) * | 1991-03-12 | 1994-05-20 | Ibiden Co Ltd | リードレスチップキャリア |
| US5384689A (en) * | 1993-12-20 | 1995-01-24 | Shen; Ming-Tung | Integrated circuit chip including superimposed upper and lower printed circuit boards |
| US5455385A (en) * | 1993-06-28 | 1995-10-03 | Harris Corporation | Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses |
| EP0736903A2 (en) * | 1995-04-07 | 1996-10-09 | Nec Corporation | Three-dimensional multi-chip module having stacked semiconductor chips and process of fabrication thereof |
| US10917972B2 (en) | 2019-02-14 | 2021-02-09 | Kabushiki Kaisha Toshiba | Switching device and electronic device |
-
1989
- 1989-03-02 JP JP1048551A patent/JPH02229461A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140738A (ja) * | 1991-03-12 | 1994-05-20 | Ibiden Co Ltd | リードレスチップキャリア |
| US5455385A (en) * | 1993-06-28 | 1995-10-03 | Harris Corporation | Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses |
| US5384689A (en) * | 1993-12-20 | 1995-01-24 | Shen; Ming-Tung | Integrated circuit chip including superimposed upper and lower printed circuit boards |
| EP0736903A2 (en) * | 1995-04-07 | 1996-10-09 | Nec Corporation | Three-dimensional multi-chip module having stacked semiconductor chips and process of fabrication thereof |
| JPH08279591A (ja) * | 1995-04-07 | 1996-10-22 | Nec Corp | 半導体装置とその製造方法 |
| US10917972B2 (en) | 2019-02-14 | 2021-02-09 | Kabushiki Kaisha Toshiba | Switching device and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0147259B1 (ko) | 적층형 패키지 및 그 제조방법 | |
| KR100621991B1 (ko) | 칩 스케일 적층 패키지 | |
| US5281852A (en) | Semiconductor device including stacked die | |
| JP3739013B2 (ja) | 空間的チップ配列を形成するための方法および空間的チップ配列 | |
| US7998792B2 (en) | Semiconductor device assemblies, electronic devices including the same and assembly methods | |
| US6180881B1 (en) | Chip stack and method of making same | |
| US7115442B2 (en) | Ball grid array package with stacked center pad chips and method for manufacturing the same | |
| USRE39628E1 (en) | Stackable flex circuit IC package and method of making same | |
| US5434745A (en) | Stacked silicon die carrier assembly | |
| JP3779789B2 (ja) | 半導体装置およびその製造方法 | |
| US5227995A (en) | High density semiconductor memory module using split finger lead frame | |
| KR890001186A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| KR20040014156A (ko) | 반도체장치 | |
| KR20080073739A (ko) | 적층형 마이크로전자 패키지 | |
| JPH1064952A (ja) | チップスケールパッケージの製造方法 | |
| JP2001185578A (ja) | 半導体装置 | |
| US7265441B2 (en) | Stackable single package and stacked multi-chip assembly | |
| JP2800967B2 (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| JPH02229461A (ja) | 半導体装置 | |
| JPH08279588A (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| KR20040069392A (ko) | 적층형 반도체 멀티 칩 패키지 | |
| JPH01137660A (ja) | 半導体装置 | |
| KR20000056804A (ko) | 적층형 볼 그리드 어레이 패키지 | |
| KR0151898B1 (ko) | 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지 | |
| KR970002136B1 (ko) | 반도체 패키지 |