JP3779789B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3779789B2
JP3779789B2 JP01794997A JP1794997A JP3779789B2 JP 3779789 B2 JP3779789 B2 JP 3779789B2 JP 01794997 A JP01794997 A JP 01794997A JP 1794997 A JP1794997 A JP 1794997A JP 3779789 B2 JP3779789 B2 JP 3779789B2
Authority
JP
Japan
Prior art keywords
dummy
semiconductor chip
lead
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01794997A
Other languages
English (en)
Other versions
JPH10214857A (ja
Inventor
寿雄 中村
誠一 市原
良輔 木本
浩 川窪
亮 春田
宏 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP01794997A priority Critical patent/JP3779789B2/ja
Priority to TW086119011A priority patent/TW425646B/zh
Priority to US09/007,079 priority patent/US6060770A/en
Priority to KR1019980001960A priority patent/KR100572946B1/ko
Publication of JPH10214857A publication Critical patent/JPH10214857A/ja
Priority to US09/545,463 priority patent/US6278176B1/en
Priority to US09/870,824 priority patent/US6476467B2/en
Application granted granted Critical
Publication of JP3779789B2 publication Critical patent/JP3779789B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、テープキャリアパッケージ(Tape Carrier Package ；ＴＣＰという）を有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
ＩＣカードなどの薄型半導体装置に搭載するＬＳＩパッケージとして、ＴＣＰ、ＴＳＯＰ(Thin Small Outline Package)、ＴＳＯＪ(Thin Small Outline J-lead package) 、ＴＱＦＰ(Thin Quad Flat Package)などが知られている。なかでも、ポリイミド樹脂などの絶縁材料で構成された薄いテープに半導体チップを実装したＴＣＰは、半導体チップを封止する樹脂の厚さを薄くできるので、超薄型のＬＳＩパッケージを実現することができる。
【０００３】
ＴＣＰを製造するには、片面にリードを形成した絶縁テープのデバイスホール内に半導体チップを配置し、あらかじめ半導体チップの主面（素子形成面）に形成しておいたバンプ電極上にリードの一端部（インナーリード部）をボンディングしてリードと半導体チップとを電気的に接続する。次に、半導体チップ２の主面上に塗布したポッティング樹脂を硬化させて半導体チップを樹脂封止した後、絶縁テープおよびリードの不要箇所を切断・除去し、リードの他端部（アウターリード部）を基板実装可能に成形する。
【０００４】
なお、上記ＴＣＰについては、例えば特開平３−５７２４８号公報などに記載がある。
【０００５】
【発明が解決しようとする課題】
前述したＴＣＰは、半導体チップのボンディングパッド上にＡｕのバンプ電極を介してリードの一端部を接続する。
【０００６】
外部接続端子（ピン）数の多いロジックＬＳＩなどを形成した半導体チップの場合、上記バンプ電極が形成されるボンディングパッドは、通常チップの四辺に沿って配置されるが、ピン数が比較的少ないメモリＬＳＩの場合は、チップの一辺に沿って配置されたり、中央部に配置されたりする。チップの一辺に沿ってボンディングパッドを集中的に配置する方式は、片辺パッド配置方式などと呼ばれ、チップサイズを縮小できる利点がある。
【０００７】
ところが、上記片辺パッド配置方式を採用した半導体チップをＴＣＰに実装しようとすると、次のような問題が生じる。
【０００８】
すなわち、片辺パッド配置方式の半導体チップのボンディングパッド上にバンプ電極を介してリードを接続した場合、半導体チップは、その一辺に配置されたボンディングパッドに接続されたリードのみによって絶縁テープのテバイスホール内に支持されるため、この状態で半導体チップ上にポッティング樹脂を塗布すると、樹脂の重みで半導体チップが傾いてしまう。そのため、ポッティング樹脂を硬化させると、その膜厚が一部で不所望に厚くなるなど、ＴＣＰのパッケージ厚を均一化することができなくなる。
【０００９】
この場合、半導体チップの傾き（変位）を防ぐために、例えば水平なステージ上に半導体チップを載置した状態でポッティング樹脂を塗布すると、絶縁テープと半導体チップとの隙間を通ったポッティング樹脂が半導体チップの裏面やステージの表面などに付着してしまうので、樹脂封止工程の作業性が著しく低下する。
【００１０】
本発明の目的は、片辺パッド配置方式の半導体チップを実装するＴＣＰのパッケージ厚を均一化することのできる技術を提供することにある。
【００１１】
本発明の他の目的は、片辺パッド配置方式の半導体チップを実装するＴＣＰの組み立て作業性を向上させることのできる技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
（１）本発明の半導体装置は、少なくともその主面に複数のリードが形成された絶縁テープのデバイスホール内に半導体チップが配置され、前記半導体チップの主面の一辺に沿って配置され、前記半導体チップ内の集積回路に電気的に接続された複数のボンディングパッド上に前記リードの一端部が電気的に接続されると共に、少なくとも前記半導体チップの主面と前記リードの一端部とが樹脂封止されてなるテープキャリアパッケージを備えた半導体装置であって、前記半導体チップの主面の前記ボンディングパッドが配置された一辺に対向する他の辺の両端部には、前記集積回路に電気的に接続されておらず、電気的にフローティング状態のダミーのボンディングパッドが配置され、前記ダミーのボンディングパッド上には、前記絶縁テープの一面に形成されたチップ固定用のダミーのリードの一端部が接続されており、前記他の辺の両端部の内側には、前記絶縁テープの一面に形成され、前記ダミーのボンディングパッドに接続されていない封止樹脂漏れ防止用のダミーのリードが配置されており、前記リードと、前記チップ固定用のダミーのリードおよび前記封止樹脂漏れ防止用のダミーのリードとは、前記デバイスホールの互いに対向する辺を跨ぐように延在している。
【００１５】
（２）本発明の半導体装置は、前記複数のボンディングパッドが前記半導体チップの一辺に配置され、前記ダミーのボンディングパッドが前記半導体チップの対向する他の一辺に沿った領域に配置されている。
【００１６】
（３）本発明の半導体装置は、前記半導体チップの前記ボンディングパッドが配置された一辺と対向する他の一辺に沿った領域に、その一部が前記半導体チップと前記絶縁テープとの隙間の上部に延在するダミーのリードが配置されている。
【００１７】
（４）本発明の半導体装置は、前記半導体チップの前記ボンディングパッドが配置された一辺以外の他の三辺に沿った領域に、その一部が前記半導体チップと前記絶縁テープとの隙間の上部に延在するダミーのリードが配置されている。
【００１８】
（５）本発明の半導体装置は、前記複数のボンディングパッドが前記半導体チップの三辺に沿った領域に配置され、前記ダミーのボンディングパッドが前記半導体チップの他の一辺に沿った領域に配置されている。
【００１９】
（６）本発明の半導体装置は、前記ボンディングパッドと電気的に接続された前記リードの他端部が、前記半導体チップを封止する樹脂の外部に延在して基板実装可能に成形されている。
【００２０】
（７）本発明の半導体装置は、前記ダミーのリードの他端部が前記半導体チップを封止する樹脂の外部に延在して基板実装可能に成形されていることを特徴とする半導体装置。
【００２１】
（８）本発明の半導体装置は、前記テープキャリアパッケージがプリント配線基板に実装されている。
【００２２】
（９）本発明の半導体装置は、前記テープキャリアパッケージがプリント配線基板に複数個積層されている。
【００２３】
（１０）本発明の半導体装置は、前記絶縁テープの周囲に保護枠が設けられている。
【００２４】
（１１）本発明の半導体装置は、前記半導体チップがポッティング樹脂により封止されている。
【００２５】
（１２）本発明の半導体装置は、前記半導体チップの主面にフラッシュメモリが形成されている。
【００２６】
（１３）本発明の半導体装置は、前記複数のボンディングパッドが前記半導体チップの主面のほぼ中央部に配置されている。
【００２７】
（１４）本発明の半導体装置は、前記テープキャリアパッケージが実装されたプリント配線基板を搭載したＩＣカードである。
【００２８】
（１５）本発明の半導体装置の製造方法は、（ａ）デバイスホールを有し、かつその主面にチップ固定用のダミーのリード、封止樹脂漏れ防止用のダミーのリード、および複数のリードが形成された絶縁テープと、その主面の一辺に配置され、かつ集積回路に電気的に接続された複数のボンディングパッド、および前記一辺に対向する他の辺の両端部に配置され、前記集積回路に電気的に接続されていない電気的にフローティング状態のダミーのボンディングパッドを有する半導体チップとを用意する工程、（ｂ）前記絶縁テープのデバイスホール内に前記半導体チップを配置し、前記リードの一端部と前記ボンディングパッドとを電気的に接続すると共に、前記チップ固定用のダミーのリードの一端部と前記ダミーのボンディングパッドとを接続する工程、（ｃ）少なくとも前記半導体チップの主面と前記リードの一端部とを樹脂封止する工程を含み、前記封止樹脂漏れ防止用のダミーのリードは、前記チップ固定用のダミーのリードの内側に配置され、前記リードと、前記チップ固定用のダミーのリードおよび前記封止樹脂漏れ防止用のダミーのリードとは、前記デバイスホールの互いに対向する辺を跨ぐように延在している。
【００３０】
（１６）本発明の半導体装置の製造方法は、前記半導体チップの主面上に被着したポッティング樹脂を硬化させることによって、前記半導体チップを封止する。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３２】
（参考の形態１）
図１は、本参考の形態の半導体装置（ＴＣＰ）の平面図、図２は、図１のII−II’線に沿った断面図である。なお、図１は、パッケージの内部構造を見易くするために、半導体チップを封止する樹脂の図示を一部省略してある。
【００３３】
本参考の形態のＴＣＰ１Ａは、矩形の平面形状を有する単結晶シリコンの半導体チップ２と、この半導体チップ２の主面（素子形成面）および側面を封止するポッティング樹脂３と、絶縁テープ４の片面に形成された複数本のリード５とで構成されており、リード５の一端部（インナーリード部５ａ）と半導体チップ２とは、半導体チップ２の主面のボンディングパッド６ａ上に形成されたＡｕ（金）のバンプ電極７を介して電気的に接続されている。
【００３４】
上記ポッティング樹脂３は、例えばエポキシ樹脂で構成され、絶縁テープ４は、例えばポリイミド樹脂で構成されている。リード５はＣｕ箔で構成され、そのインナーリード部５ａの表面には、例えばＡｕ／Ｎｉ、Ｓｎ、半田などのメッキが施されている。また、ＴＣＰ１Ａの外部接続端子を構成するリード５の他端部（アウターリード部５ｂ）はガルウィング状に成形され、その表面にもＡｕ／Ｎｉ、Ｓｎ、半田などのメッキが施されている。
【００３５】
図３は、上記半導体チップ２の主面の拡大平面図である。図示のように、半導体チップ２の主面には、例えばフラッシュメモリのメモリアレイと周辺回路とが形成された回路部が配置されている。また、この回路部に隣接したチップ周辺領域には、内部配線を通じて上記回路部と電気的に接続された複数個のボンディングパッド（有効ピン）６ａが配置されている。回路部は、このボンディングパッド６ａが形成された領域を除く半導体チップ２の主面の大部分の領域を占有している。
【００３６】
上記複数個のボンディングパッド６ａは、半導体チップ２の対向する２つの長辺の一方（図の左側の長辺）に沿って一列に配置されている。すなわち、この半導体チップ２は、その一辺に沿ってボンディングパッド６ａを集中的に配置する、いわゆる片辺パッド配置方式を採用している。片辺パッド配置方式は、半導体チップ２の二辺あるいは四辺に沿ってボンディングパッド６ａを配置する方式に比べてチップサイズを縮小できる利点がある。
【００３７】
上記半導体チップ２のもう一方の長辺（図の右側の長辺）のコーナー部には、上記回路部とは電気的に接続されていないフローティング状態のボンディングパッド（ダミーパッド）６ｂが配置されている。これらのダミーパッド６ｂは、後述するＴＣＰ１Ａの製造工程で絶縁テープ４と半導体チップ２との間に位置ずれが生じるのを防止するために設けられたパッドである。
【００３８】
図４は、上記ボンディングパッド（有効ピン）６ａおよびダミーパッド６ｂに対応するリード５の配列を示す平面図である。図示のように、リード５は、半導体チップ２の２つの長辺に沿って同じ数だけ配置されているが、ダミーパッド６ｂが配置された長辺側のリード５は、いずれもＴＣＰ１Ａの外部接続端子としては機能しないダミーリードである。これらダミーのリード５のうち、ダミーパッド６ｂの近傍のリード５にはインナーリード部５ａが設けてあり、その先端がダミーパッド６ｂ上に接合されて半導体チップ２を支持している。一方、その他のダミーのリード５は、アウターリード部５ｂのみで構成されており、インナーリード部５ａは設けられていない。後述するように、これらダミーのリード５のアウターリード部５ｂは、ＴＣＰ１Ａをプリント配線基板に安定に実装するための支持部材として使用される。
【００３９】
次に、上記のように構成された本参考の形態のＴＣＰ１Ａの製造方法を図５〜図１５を用いて工程順に説明する。
【００４０】
ＴＣＰ１Ａを製造するには、まず、図５に示すような絶縁テープ４と、図６に示すような半導体チップ２とを用意する。
【００４１】
絶縁テープ４は、厚さ５０μｍ程度のポリイミド樹脂からなり、その中央部には、半導体チップ２が配置される矩形のデバイスホール８が形成されている。このデバイスホール８の２つの長辺に沿った領域には、絶縁テープ４の片面に接着した薄いＣｕ箔をエッチングして形成したリード５が配置されており、そのインナーリード部５ａがデバイスホール８内に延在している。絶縁テープ４は、実際には長さ数１０メートルの長尺テープであるが、図にはその一部（ＴＣＰ３個分）のみを示してある。
【００４２】
半導体チップ２のボンディングパッド６ａとダミーパッド６ｂの上には、ＴＣＰ１Ａの組み立てに先立ってバンプ電極７を形成しておく。バンプ電極７を形成するには、例えばワイヤボンディング装置を使ってボンディングパッド６ａとダミーパッド６ｂの上にＡｕボールをボンディングした後、このＡｕボールの表面を圧着ツールで平坦化する。
【００４３】
次に、図７に示すように、半導体チップ２をインナーリードボンディング装置１０のステージ１１の上に載置して約１００℃に加熱すると共に、絶縁テープ４をそのデバイスホール８が半導体チップ２の真上に来るように位置決めしてインナーリード部５ａとバンプ電極７とを対向させた後、約５００℃に加熱したボンディングツール１２をインナーリード部５ａに１秒程度圧着することにより、図８に示すように、すべてのリード５のインナーリード部５ａを半導体チップ２の対応するボンディングパッド６ａ（またはダミーパッド６ｂ）上に同時に一括してボンディングする。
【００４４】
次に、図９に示すように、ディスペンサ１３を使って半導体チップ２の主面上にシンナーで希釈したポッティング樹脂３を塗布する。半導体チップ２の主面上に塗布されたポッティング樹脂３の一部は、絶縁テープ４と半導体チップ２との隙間を通って半導体チップ２の側面に被着する。その後、熱処理を行ってポッティング樹脂３を硬化させることにより、図１０に示すように、半導体チップ２の主面と側面とをポッティング樹脂３で封止する。
【００４５】
ボンディングパッド（有効ピン）６ａを一辺に集中して配置した片辺パッド配置方式の半導体チップ２を上記ような方法で樹脂封止する際、半導体チップ２にダミーパッド６ｂを設けない場合は、図１１に示すように、半導体チップ２は、ボンディングパッド（有効ピン）６ａに接続されたリード５のインナーリード部５ａのみによって支持される。そのため、このような状態で半導体チップ２上にポッティング樹脂３を塗布すると、図１２に示すように、樹脂の重みで半導体チップ２が傾いてしまうので、ポッティング樹脂３を硬化させると、図１３に示すように、その膜厚が一部で不所望に厚くなるなど、ＴＣＰ１Ａのパッケージ厚を均一化することができなくなる。
【００４６】
この場合、半導体チップ２の傾き（変位）を防ぐために、水平なステージ上に半導体チップ２を載置した状態でポッティング樹脂３を塗布すると、絶縁テープ４と半導体チップ２との隙間を通ったポッティング樹脂３が半導体チップ２の裏面やステージの表面などに付着してしまうので、樹脂封止工程の作業性が著しく低下する。
【００４７】
これに対し、ボンディングパッド（有効ピン）６ａが配置された辺と対向する辺にダミーパッド６ｂを配置し、ボンディングパッド（有効ピン）６ａに接続されたインナーリード部５ａとダミーパッド６ｂに接続されたインナーリード部５ａとで半導体チップ２を支持する本参考の形態のＴＣＰ１Ａによれば、樹脂封止工程における前述したような半導体チップ２の傾き（変位）を確実に防止できるので、パッケージ厚のばらつきを無くしてＴＣＰ１Ａの製造歩留まりを向上させることができる。これにより、従来はＴＣＰに実装することが困難であった片辺パッド配置方式の半導体チップをＴＣＰに容易に実装することが可能となるので、ＴＣＰを採用する半導体製品の範囲を拡大することができる。
【００４８】
その後、図１４に示すように、絶縁テープ４およびリード５の不要箇所を切断・除去し、次いでリード５のアウターリード部５ｂを成形することにより、前記図１および図２に示すＴＣＰ１Ａが完成する。アウターリード部５ｂは、ＴＣＰ１Ａの実装環境に応じて、前記図２に示したように、半導体チップ２の主面側に折り曲げたり、図１５に示すように、半導体チップ２の裏面側に折り曲げたりする。
【００４９】
ＴＣＰ１Ａを実装するには、まず図１６に示すように、リード５のアウターリード部５ｂをプリント配線基板１４の電極１５上に位置決めする。この電極１５上には、あらかじめメッキまたはペーストなどにより半田を供給しておく。次いで、加熱炉内で半田をリフローすることにより、アウターリード部５ｂと電極１５を電気的に接続する。
【００５０】
本参考の形態のＴＣＰ１Ａは、ダミーのリード５を含むすべてのリード５にアウターリード部５ｂが設けてあるので、プリント配線基板１４に容易、かつ確実に実装することができる。また、本参考の形態のＴＣＰ１Ａは、図１７に示すように、アウターリード部５ｂの折り曲げ形状を変えて実装することにより、積層モジュールを容易に実現することができる。
【００５１】
ＴＣＰ１Ａは、その組み立ての最終工程で、上記のようにプリント配線基板１４に１個ずつあるいは積層して実装する場合の他、例えば図１８に示すように、長尺テープのままリールなどに巻き取って別の組み立て工程に搬送し、必要に応じて絶縁テープ４とリード５を切断・除去して基板に実装したり、図１９に示すように、絶縁テープ４を必要な大きさに切断してその周囲に樹脂の保護枠１６を設け、この状態で別の組み立て工程に搬送した後、絶縁テープ４およびリード５の不要個所と保護枠１６とを切断・除去して基板に実装したりすることもできる。
【００５２】
本参考の形態のＴＣＰ１Ａは、ダミーのリード５の数と、ボンディングパッド（有効ピン）６ａに接続されるリード５の数とが同じである必要はなく、例えば図２０に示すように、ダミーパッド６ｂの数と同数（２本）であってもよい。この場合、ダミーのリード５のそれぞれにアウターリード部５ｂを設けることにより、プリント配線基板１４への実装を容易、かつ確実に行うことができる。ただし、リード５の数が多い方がパッケージからプリント配線基板１４への放熱経路が増えるため、パッケージの熱抵抗をより低減することができる。
【００５３】
また、本参考の形態のＴＣＰ１Ａは、例えば図２１に示すように、半導体チップ２の一辺の一部の領域のみにボンディングパッド（有効ピン）６ａが配置されているような場合や、図２２に示すように、ボンディングパッド（有効ピン）６ａが半導体チップ２の中央に一列に配置されている場合、図２３に示すように、半導体チップ２の周辺と中央との中間付近に一列に配置されている場合、あるいは図２４に示すように、ボンディングパッド（有効ピン）６ａの一部が半導体チップ２の短辺にも配置されている場合、すなわちボンディングパッド（有効ピン）６ａが半導体チップ２の三辺に配置されている場合などにも適用することができる。
【００５４】
さらに、半導体チップ２に形成するダミーパッド６ｂの数も２個に限定されるものではなく、その配置場所も半導体チップ２のコーナー部に限定されるものではない。例えば図２５に示すように、ボンディングパッド（有効ピン）６ａが配置された辺と対向する辺の中間付近に１個だけ形成してもよい。また、半導体チップ２の主面にダミーパッド６ｂを配置する領域が十分ある場合には、３個以上配置することもできる。
【００５５】
（実施の形態１）
図２６は、本実施の形態のＴＣＰ１Ｂの平面図である。このＴＣＰ１Ｂの特徴は、ボンディングパッド（有効ピン）６ａが配置された辺（図の左側の長辺）と対向する辺に沿って形成されたダミーのリード５のすべてにインナーリード部５ａとアウターリード部５ｂとを設けたことにある。これらダミーのリード５のうち、半導体チップ２の主面に形成されたダミーパッド６ｂの近傍のリード５（ダミーのリード列の両端に位置する２本のリード５）は、そのインナーリード部５ａがダミーパッド６ｂ上に接合されて半導体チップ２を支持しているが、その他のリード５のインナーリード部５ａは、それらの先端が半導体チップ２上に延在していても半導体チップ２を支持してはいない。
【００５６】
上記のように構成された本実施の形態のＴＣＰ１Ｂによれば、半導体チップ２の対向する２つの長辺に沿った領域の絶縁テープ４と半導体チップ２との隙間の上部に所定の間隔でインナーリード部５ａが配置されるため、半導体チップ２を樹脂封止する工程（図９参照）で半導体チップ２の主面上にポッティング樹脂３を塗布した際、この隙間を通ってポッティング樹脂３が半導体チップ２の側面に過剰に回り込むことがない。
【００５７】
これに対し、前記参考の形態１のＴＣＰ１Ａのように、ダミーのリード列の両端のリード５のみにインナーリード部５ａが設けられている場合（図４参照）には、ポッティング樹脂３の塗布量が多かったり、その粘度が低かったりすると、半導体チップ２の一方の長辺（図の右側の長辺）に沿った領域の隙間を通ってポッティング樹脂３が半導体チップ２の側面に過剰に回り込み、図２７に示すように、この領域の隙間の一部が樹脂で充填されなくなってしまうことがある。
【００５８】
本実施の形態のＴＣＰ１Ｂによれば、上記のような不具合を回避して樹脂封止工程の作業性を改善することができるので、スループットおよび製造歩留まりの向上を図ることができる。上記したダミーのインナーリード部５ａのピッチは、ポッティング樹脂３を塗布する際に使用するディスペンサ１３のノズルの内径の半分以下とすることが望ましい。
【００５９】
図２８に示す本実施の形態のＴＣＰ１Ｂは、半導体チップ２の他の二辺（上下の辺）に沿った領域にもダミーのインナーリード部５ａを配置している。この領域に配置するインナーリード部５ａは、例えばダミーパッド６ｂに接続されるインナーリード部５ａの一部を分岐させて形成する。このＴＣＰ１Ｂは、半導体チップ２のすべての辺に沿った領域にインナーリード部５ａが配置されるため、絶縁テープ４と半導体チップ２との隙間が樹脂で充填されなくなる不具合をより確実に防止することができる。
【００６０】
（実施の形態２）
図２９および図３０は、前記参考の形態１のＴＣＰ１Ａ（または、前記実施の形態１のＴＣＰ１Ｂ）を実装したＩＣカードの平面図、図３１は、このＩＣカードの断面図である。図２９（ａ）はこのＩＣカードの表面側の外観、同図（ｂ）は表面側の実装部を示している。また、図３０（ａ）はこのＩＣカードの裏面側の外観、同図（ｂ）は裏面側の実装部を示している。
【００６１】
このＩＣカードの外径寸法は、例えば縦×横×厚さ＝３６．４mm×４２．８mm×３．３mmであり、その内部にはパッケージが実装されたプリント配線基板２０が内蔵されている。図２９（ｂ）および図３１に示すように、プリント配線基板２０の表面側には、前記参考の形態１のＴＣＰ１Ａと、ＴＳＯＰ(Thin Small Outline Package)とが実装されている。ＴＣＰ１Ａは、例えば前記図１７に示すような二段の積層構造で構成されている。また、ＴＳＯＰには、例えばＤＲＡＭ(Dynamic Random Access Memory)を形成した半導体チップが封止されている。
【００６２】
また、図３０（ｂ）および図３１に示すように、プリント配線基板２０の裏面側には、２個の半導体チップ２１、２２がＣＯＢ(Chip On Board) 方式で実装されている。一方の半導体チップ２１には、例えばマイクロコンピュータが形成され、もう一方の半導体チップ２２には、例えばゲートアレイなどのＡＳＩＣ(Application Specific Integrated Circuit) が形成されている。半導体チップ２１と半導体チップ２２は、シリコーン樹脂２３などが充填されたダム枠２４によって互いに分離されている。
【００６３】
上記ＴＣＰ１ＡとＴＳＯＰは、半田リフロー方式によってプリント配線基板２０の表面に同時に一括して実装される。また、半導体チップ２１、２２は、あらかじめダム枠２３を取り付けたプリント配線基板２０の裏面に接着剤により接合され、ワイヤボンディング方式によってプリント配線基板２０と電気的に接続された後、シリコーン樹脂２３により封止される。
【００６４】
本実施の形態によれば、フラッシュメモリを形成した半導体チップを他のＬＳＩパッケージに比べてパッケージ厚が薄いＴＣＰ１Ａに実装しているので、ＩＣカードのメモリ容量を増やすことができる。
【００６５】
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６６】
本発明のＴＣＰは、半導体チップに形成されたボンディングパッド（有効ピン）の一部、例えばＧＮＤパッド（ＧＮＤピン）などをダミーパッドとして兼用することも可能である。
【００６７】
本発明は、半導体チップをポッティング樹脂で封止するＴＣＰに限らず、モールド樹脂で封止するＴＣＰにも適用することが可能である。すなわち、本発明によれば、モールド金型内に注入された溶融樹脂の流動による半導体チップの変位を防止することができる。
【００６８】
本発明は、インナーリード部上に転写法などを用いてバンプ電極を形成する方式のＴＣＰにも適用することが可能である。
【００６９】
本発明は、フラッシュメモリに限らず、他のメモリＬＳＩや、マイコン、ロジックＬＳＩなどを形成した半導体チップを搭載するＴＣＰにも適用することができる。本発明は、少なくともボンディングパッド（有効ピン）が主面の特定の領域に遍在して配置された半導体チップを搭載するＴＣＰに適用することができる。
【００７０】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００７１】
本発明によれば、片辺パッド配置方式の半導体チップを実装するＴＣＰのパッケージ厚を均一化して製造歩留まりを向上させることができる。
【００７２】
本発明によれば、片辺パッド配置方式の半導体チップを実装するＴＣＰの組み立て作業性を向上させることができる。
【００７３】
本発明によれば、従来、ＴＣＰに実装することが困難であった片辺パッド配置方式の半導体チップをＴＣＰに容易に実装することが可能となるので、ＴＣＰを採用する半導体製品の範囲を拡大することができる。
【００７４】
本発明によれば、絶縁テープと半導体チップとの隙間が樹脂で充填されなくなる不具合を確実に防止して、ＴＣＰの信頼性および製造歩留まりを向上させることができる。
【００７５】
本発明によれば、ＩＣカードなどの薄型半導体装置のメモリ容量を増やすことができる。
【図面の簡単な説明】
【図１】 本発明の参考の形態１である半導体装置の平面図である。
【図２】 図１のＩＩ−ＩＩ’線に沿った断面図である。
【図３】 本発明の参考の形態１である半導体装置に実装された半導体チップの拡大平面図である。
【図４】 本発明の参考の形態１である半導体装置のリードの配列を示す平面図である。
【図５】 本発明の参考の形態１である半導体装置の製造方法を示す斜視図である。
【図６】 本発明の参考の形態１である半導体装置の製造方法を示す斜視図である。
【図７】 本発明の参考の形態１である半導体装置の製造方法を示す断面図である。
【図８】 本発明の参考の形態１である半導体装置の製造方法を示す斜視図である。
【図９】 本発明の参考の形態１である半導体装置の製造方法を示す断面図である。
【図１０】 本発明の参考の形態１である半導体装置の製造方法を示す断面図である。
【図１１】 本発明の参考の形態１である半導体装置の製造方法を示す断面図である。
【図１２】 本発明の参考の形態１である半導体装置の製造方法を示す断面図である。
【図１３】 本発明の参考の形態１である半導体装置の製造方法を示す断面図である。
【図１４】 本発明の参考の形態１である半導体装置の製造方法を示す断面図である。
【図１５】 本発明の参考の形態１である半導体装置の製造方法を示す断面図である。
【図１６】 本発明の参考の形態１である半導体装置をプリント配線基板に実装した状態を示す断面図である。
【図１７】 本発明の参考の形態１である半導体装置をプリント配線基板に実装した状態を示す断面図である。
【図１８】 本発明の参考の形態１である半導体装置の斜視図である。
【図１９】 本発明の参考の形態１である半導体装置の斜視図である。
【図２０】 本発明の参考の形態１である半導体装置の平面図である。
【図２１】 本発明の参考の形態１である半導体装置の平面図である。
【図２２】 本発明の参考の形態１である半導体装置の平面図である。
【図２３】 本発明の参考の形態１である半導体装置の平面図である。
【図２４】 本発明の参考の形態１である半導体装置の平面図である。
【図２５】 本発明の参考の形態１である半導体装置の平面図である。
【図２６】 本発明の実施の形態１である半導体装置の平面図である。
【図２７】 本発明の実施の形態１である半導体装置の製造方法を示す断面図である。
【図２８】 本発明の実施の形態１である半導体装置の平面図である。
【図２９】 本発明の半導体装置を搭載したＩＣカードの平面図である。
【図３０】 本発明の半導体装置を搭載したＩＣカードの平面図である。
【図３１】 本発明の半導体装置を搭載したＩＣカードの平面図である。
【符号の説明】
１Ａ ＴＣＰ
１Ｂ ＴＣＰ
２ 半導体チップ
３ ポッティング樹脂
４ 絶縁テープ
５ リード
５ａ インナーリード部
５ｂ アウターリード部
６ａ ボンディングパッド（有効ピン）
６ｂ ボンディングパッド（ダミーパッド）
７ バンプ電極
８ デバイスホール
１０ インナーリードボンディング装置
１１ ステージ
１２ ボンディングツール
１３ ディスペンサ
１４ プリント配線基板
１５ 電極
１６ 保護枠
２０ プリント配線基板
２１ 半導体チップ
２２ 半導体チップ
２３ シリコーン樹脂
２４ ダム枠

Claims (14)

  1. 少なくともその主面に複数のリードが形成された絶縁テープのデバイスホール内に半導体チップが配置され、前記半導体チップの主面の一辺に沿って配置され、前記半導体チップ内の集積回路に電気的に接続された複数のボンディングパッド上に前記リードの一端部が電気的に接続されると共に、少なくとも前記半導体チップの主面と前記リードの一端部とが樹脂封止されてなるテープキャリアパッケージを備えた半導体装置であって、前記半導体チップの主面の前記ボンディングパッドが配置された一辺に対向する他の辺の両端部には、前記集積回路に電気的に接続されておらず、電気的にフローティング状態のダミーのボンディングパッドが配置され、前記ダミーのボンディングパッド上には、前記絶縁テープの一面に形成されたチップ固定用のダミーのリードの一端部が接続されており、前記他の辺の両端部の内側には、前記絶縁テープの一面に形成され、前記ダミーのボンディングパッドに接続されていない封止樹脂漏れ防止用のダミーのリードが配置されており、前記リードと、前記チップ固定用のダミーのリードおよび前記封止樹脂漏れ防止用のダミーのリードとは、前記デバイスホールの互いに対向する辺を跨ぐように延在していることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、前記半導体チップの前記ボンディングパッドが配置された一辺および前記一辺と対向する他の一辺のいずれとも異なる他の二辺に沿った領域には、その一部が前記半導体チップと前記絶縁テープとの隙間の上部に延在するダミーのリードが配置されていることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置であって、前記他の二辺に沿った領域に配置されたダミーのリードは、前記チップ固定用のダミーのリードの一部を分岐させて形成した封止樹脂漏れ防止用のダミーのリードであることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置であって、前記ボンディングパッドと電気的に接続された前記リードの他端部は、前記半導体チップを封止する樹脂の外部に延在して基板実装可能に成形されていることを特徴とする半導体装置。
  5. 請求項１または４記載の半導体装置であって、前記チップ固定用のダミーのリードおよび前記封止樹脂漏れ防止用のダミーのリードのそれぞれの他端部は、前記半導体チップを封止する樹脂の外部に延在して基板実装可能に成形されていることを特徴とする半導体装置。
  6. 請求項５記載のテープキャリアパッケージがプリント配線基板に実装されていることを特徴とする半導体装置。
  7. 請求項５記載のテープキャリアパッケージがプリント配線基板に複数個積層されていることを特徴とするマルチチップ・モジュール構造の半導体装置。
  8. 請求項１記載の半導体装置であって、前記絶縁テープの周囲に保護枠を設けたことを特徴とする半導体装置。
  9. 請求項１記載の半導体装置であって、前記半導体チップは、ポッティング樹脂により封止されていることを特徴とする半導体装置。
  10. 請求項１記載の半導体装置であって、前記半導体チップの主面には、フラッシュメモリが形成されていることを特徴とする半導体装置。
  11. 少なくともその主面に複数のリードが形成された絶縁テープのデバイスホール内に半導体チップが配置され、前記半導体チップの主面のほぼ中央部に沿って配置され、前記半導体チップ内の集積回路に電気的に接続された複数のボンディングパッド上に前記リードの一端部が電気的に接続されると共に、少なくとも前記半導体チップの主面と前記リードの一端部とが樹脂封止されてなるテープキャリアパッケージを備えた半導体装置であって、前記半導体チップの主面の一辺の両端部には、前記集積回路に電気的に接続されておらず、電気的にフローティング状態のダミーのボンディングパッドが配置され、前記ダミーのボンディングパッド上には、前記絶縁テープの一面に形成されたチップ固定用のダミーのリードの一端部が接続されており、前記一辺の両端部の内側には、前記絶縁テープの一面に形成され、前記ダミーのボンディングパッドに接続されていない封止樹脂漏れ防止用のダミーのリードが配置されており、前記リードと、前記チップ固定用 のダミーのリードおよび封止樹脂漏れ防止用のダミーのリードとは、前記デバイスホールの互いに対向する辺を跨ぐように延在していることを特徴とする半導体装置。
  12. 請求項１記載の半導体装置が実装されたプリント配線基板を搭載したＩＣカード。
  13. （ａ）デバイスホールを有し、かつその主面にチップ固定用のダミーのリード、封止樹脂漏れ防止用のダミーのリード、および複数のリードが形成された絶縁テープと、その主面の一辺に配置され、かつ集積回路に電気的に接続された複数のボンディングパッド、および前記一辺に対向する他の辺の両端部に配置され、前記集積回路に電気的に接続されていない電気的にフローティング状態のダミーのボンディングパッドを有する半導体チップとを用意する工程、
    （ｂ）前記絶縁テープのデバイスホール内に前記半導体チップを配置し、前記リードの一端部と前記ボンディングパッドとを電気的に接続すると共に、前記チップ固定用のダミーのリードの一端部と前記ダミーのボンディングパッドとを接続する工程、
    （ｃ）少なくとも前記半導体チップの主面と前記リードの一端部とを樹脂封止する工程、
    を含む半導体装置の製造方法であって、前記封止樹脂漏れ防止用のダミーのリードは、前記チップ固定用のダミーのリードの内側に配置され、前記リードと、前記チップ固定用のダミーのリードおよび前記封止樹脂漏れ防止用のダミーのリードとは、前記デバイスホールの互いに対向する辺を跨ぐように延在していることを特徴とする半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法であって、前記半導体チップの主面上に被着したポッティング樹脂を硬化させることによって、前記半導体チップを封止することを特徴とする半導体装置の製造方法。
JP01794997A 1997-01-31 1997-01-31 半導体装置およびその製造方法 Expired - Fee Related JP3779789B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP01794997A JP3779789B2 (ja) 1997-01-31 1997-01-31 半導体装置およびその製造方法
TW086119011A TW425646B (en) 1997-01-31 1997-12-16 Semiconductor apparatus and its fabricating method
US09/007,079 US6060770A (en) 1997-01-31 1998-01-14 Semiconductor device and process for producing the same
KR1019980001960A KR100572946B1 (ko) 1997-01-31 1998-01-23 반도체장치및그제조방법
US09/545,463 US6278176B1 (en) 1997-01-31 2000-04-07 Semiconductor device and process for producing the same
US09/870,824 US6476467B2 (en) 1997-01-31 2001-06-01 Semiconductor device and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01794997A JP3779789B2 (ja) 1997-01-31 1997-01-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10214857A JPH10214857A (ja) 1998-08-11
JP3779789B2 true JP3779789B2 (ja) 2006-05-31

Family

ID=11958027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01794997A Expired - Fee Related JP3779789B2 (ja) 1997-01-31 1997-01-31 半導体装置およびその製造方法

Country Status (4)

Country Link
US (3) US6060770A (ja)
JP (1) JP3779789B2 (ja)
KR (1) KR100572946B1 (ja)
TW (1) TW425646B (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639025C2 (de) * 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
US6492719B2 (en) * 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3063847B2 (ja) * 1998-05-01 2000-07-12 日本電気株式会社 リードフレーム及びそれを用いた半導体装置
JP2001185578A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US6438832B1 (en) * 2000-02-21 2002-08-27 Larry J. Costa Method of forming layered metal components
US7298031B1 (en) * 2000-08-09 2007-11-20 Micron Technology, Inc. Multiple substrate microelectronic devices and methods of manufacture
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
TW462120B (en) * 2000-11-10 2001-11-01 Siliconware Precision Industries Co Ltd Tape carrier type semiconductor package structure
JP2002176130A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp 封止型半導体装置およびそれに用いられるリードフレーム
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치
KR100475740B1 (ko) 2003-02-25 2005-03-10 삼성전자주식회사 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
KR100549409B1 (ko) * 2003-03-11 2006-02-08 삼성전자주식회사 파상의 빔 리드를 구비하는 테이프 배선 기판 및 그를이용한 반도체 칩 패키지
KR100546364B1 (ko) * 2003-08-13 2006-01-26 삼성전자주식회사 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
JP3685196B2 (ja) * 2003-09-24 2005-08-17 セイコーエプソン株式会社 配線基板、半導体装置及びその製造方法並びに電子機器
US8204149B2 (en) * 2003-12-17 2012-06-19 Qualcomm Incorporated Spatial spreading in a multi-antenna communication system
TWM253056U (en) * 2004-02-13 2004-12-11 Optimum Care Int Tech Inc Compact chip packaging structure
JP4413054B2 (ja) * 2004-03-29 2010-02-10 三洋電機株式会社 混成集積回路装置の製造方法
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
US7466012B2 (en) * 2004-09-13 2008-12-16 International Rectifier Corporation Power semiconductor package
DE102004049654B3 (de) * 2004-10-11 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit Kunststoffgehäuse und Verfahren zur Herstellung desselben
WO2006062195A1 (ja) * 2004-12-09 2006-06-15 Matsushita Electric Industrial Co., Ltd. 半導体実装基板
KR101116823B1 (ko) * 2004-12-29 2012-02-28 엘지디스플레이 주식회사 유기 전계 발광 소자 키트
US20060202320A1 (en) * 2005-03-10 2006-09-14 Schaffer Christopher P Power semiconductor package
KR100723490B1 (ko) * 2005-07-12 2007-06-04 삼성전자주식회사 전자파 방해가 개선된 패턴을 구비한 테이프 배선기판
KR100723492B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
JP4717604B2 (ja) * 2005-11-17 2011-07-06 パナソニック株式会社 配線基板およびそれを用いた半導体装置
JP2007142302A (ja) * 2005-11-22 2007-06-07 Seiko Epson Corp 半導体装置及びその製造方法
US7971966B2 (en) * 2006-12-15 2011-07-05 Canon Kabushiki Kaisha Ink jet recording head
JP5164523B2 (ja) * 2006-12-15 2013-03-21 キヤノン株式会社 インクジェット記録ヘッド
KR100798895B1 (ko) * 2006-12-21 2008-01-29 주식회사 실리콘웍스 방열패턴을 구비하는 반도체 집적회로
EP1944702B1 (en) * 2007-01-10 2018-07-25 Harman Becker Automotive Systems GmbH Updatable navigation database
CN201007989Y (zh) 2007-02-06 2008-01-16 北京京东方光电科技有限公司 左右摆式排线结构
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US8704379B2 (en) * 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
KR20090043898A (ko) * 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
JP4645635B2 (ja) * 2007-11-02 2011-03-09 セイコーエプソン株式会社 電子部品
KR101554761B1 (ko) 2008-03-12 2015-09-21 인벤사스 코포레이션 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체
CN101540307B (zh) * 2008-03-20 2010-10-20 力成科技股份有限公司 引脚在芯片上的半导体封装构造
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
JP2010023491A (ja) * 2008-06-16 2010-02-04 Canon Inc 液体吐出記録ヘッド
US7667306B1 (en) * 2008-11-12 2010-02-23 Powertech Technology Inc. Leadframe-based semiconductor package
TWI570879B (zh) * 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
TWI544604B (zh) * 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
KR101259844B1 (ko) 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
DE102012201801A1 (de) * 2012-02-07 2013-08-08 Osram Opto Semiconductors Gmbh Organische leuchtdiode und vorrichtung mit einer organischen leuchtdiode
KR101904730B1 (ko) * 2012-07-31 2018-10-08 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
TWI582917B (zh) * 2015-07-29 2017-05-11 力成科技股份有限公司 以封膠體取代基板核心之多晶片封裝構造
TWI571642B (zh) * 2015-09-10 2017-02-21 新特系統股份有限公司 使用單一探針測試晶片的多個連接墊的測試裝置及方法
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10709010B1 (en) * 2019-06-12 2020-07-07 Himax Technologies Limited Flexible printed circuit and display module having flexible printed circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357248A (ja) * 1989-07-26 1991-03-12 Hitachi Ltd テープキャリア方式による樹脂封止型半導体装置
JPH04284661A (ja) * 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
TW232065B (ja) * 1992-04-16 1994-10-11 Sharp Kk
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3270807B2 (ja) * 1995-06-29 2002-04-02 シャープ株式会社 テープキャリアパッケージ
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
CA2218307C (en) * 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly

Also Published As

Publication number Publication date
US6278176B1 (en) 2001-08-21
KR100572946B1 (ko) 2006-06-21
TW425646B (en) 2001-03-11
US20010042906A1 (en) 2001-11-22
KR19980070720A (ko) 1998-10-26
US6060770A (en) 2000-05-09
US6476467B2 (en) 2002-11-05
JPH10214857A (ja) 1998-08-11

Similar Documents

Publication Publication Date Title
JP3779789B2 (ja) 半導体装置およびその製造方法
US6414391B1 (en) Module assembly for stacked BGA packages with a common bus bar in the assembly
KR100441532B1 (ko) 반도체장치
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6501183B2 (en) Semiconductor device and a method of manufacturing the same and an electronic device
US20080199979A1 (en) Semiconductor device and method for fabricating the same
KR100326822B1 (ko) 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법
JP2895022B2 (ja) チップスケールパッケージの製造方法
JP3638750B2 (ja) 半導体装置
KR19980070500A (ko) 리이드와 칩사이의 접착제를 갖는 반도체장치 및 그 제조방법
JP4038021B2 (ja) 半導体装置の製造方法
KR100470144B1 (ko) 테이프회로기판및이를사용한칩크기의반도체칩패키지
JPH02229461A (ja) 半導体装置
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
JPH0590335A (ja) 半導体装置
JP2002043375A (ja) 半導体装置の製造方法および半導体装置
JPH09115951A (ja) 半導体装置及びその製造方法
JPH0311643A (ja) 樹脂封止型半導体装置
JPS6173353A (ja) 半導体装置
JPH10173000A (ja) 高密度実装用半導体パッケージ及びその実装方法
JPH01293640A (ja) 半導体パッケージ構造
KR20010053953A (ko) 멀티 칩 패키지
JPH09266274A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040524

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050901

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060303

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees