KR20090043898A - 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템 - Google Patents

스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템 Download PDF

Info

Publication number
KR20090043898A
KR20090043898A KR1020070109700A KR20070109700A KR20090043898A KR 20090043898 A KR20090043898 A KR 20090043898A KR 1020070109700 A KR1020070109700 A KR 1020070109700A KR 20070109700 A KR20070109700 A KR 20070109700A KR 20090043898 A KR20090043898 A KR 20090043898A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
dummy
package substrate
bonding
package
Prior art date
Application number
KR1020070109700A
Other languages
English (en)
Inventor
이원화
이석찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070109700A priority Critical patent/KR20090043898A/ko
Priority to US12/149,601 priority patent/US8030747B2/en
Priority to TW097129831A priority patent/TW200919691A/zh
Priority to JP2008279611A priority patent/JP2009111392A/ja
Publication of KR20090043898A publication Critical patent/KR20090043898A/ko
Priority to US13/219,812 priority patent/US8349651B2/en
Priority to US13/735,391 priority patent/US20130122653A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

적은 부피의 고용량 스택 패키지 및 그 제조 방법, 이러한 스택 패키지를 포함하는 카드 및 시스템이 제공된다. 이러한 스택 패키지에서, 패키지 기판이 제공되고, 제 1 반도체 칩은 패키지 기판 상에 제공된다. 제 2 반도체 칩은 제 1 반도체 칩 상에 제공된다. 하나 이상의 제 1 더미 와이어는 패키지 기판에 전기적으로 연결되고 패키지 기판 위로 신장된다. 그리고, 하나 이상의 본딩 와이어는 제 2 반도체 칩 및 하나 이상의 제 1 더미 와이어를 전기적으로 연결한다. 제 2 반도체 칩은 하나 이상의 본딩 와이어 및 하나 이상의 제 1 더미 와이어를 거쳐서 패키지 기판으로 전기적으로 연결될 수 있다.

Description

스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는 카드 및 시스템{Stack package and method of fabricating the same, and card and system including the stack package}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이고, 특히 패키지 기판 상에 하나 이상의 반도체 칩들이 적층된 스택 패키지 및 그 제조 방법에 관한 것이다.
전자 제품의 소형화, 고속화 및 고용량화 추세에 따라서, 이러한 전자 제품에 사용되는 반도체 칩들 또는 반도체 패키지들이 다층화되고 있다. 예를 들어, MCP(multi chip package) 구조, MSP(multi stack package) 구조 또는 POP(package on package) 구조의 스택 패키지가 이용될 수 있다. 이러한 스택 패키지는 적은 점유 면적을 가지면서도 고용량 데이터를 고속도로 처리할 수 있다.
스택 패키지는 동종의 반도체 칩들을 적층하거나 또는 이종의 반도체 칩들을 적층하는 데 이용될 수 있다. 예를 들어, 스택 패키지는 고용량의 메모리 소자로 이용될 수 있다. 다른 예로, 스택 패키지는 메모리 소자와 로직 소자가 병합된 시스템 인 패키지(system in package; SIP)로 이용될 수 있다.
하지만, 반도체 칩들 또는 반도체 패키지들이 적층됨에 따라서, 스택 패키지의 높이가 높아지고 있다. 이에 따라서, 스택 패키지를 얇은 두께로 만들기 어려워져, 얇은 두께의 전자 제품, 예컨대 모바일 소자 등에 스택 패키지가 이용되는 데 제약을 갖는다.
반도체 패키지들이 적층되는 MSP 구조 또는 POP 구조에서 패키지 기판들의 두께는 스택 패키지의 높이 감소에 장애가 되고 있다. 그리고, 이종 반도체 칩들이 적층되는 SIP에서 반도체 칩들의 연결을 위한 공간 확보의 문제로, 스택 패키지의 높이를 감소시키기 어렵다. 나아가, 반도체 칩들이 적층되는 MCP구조에서 상층의 반도체 칩들을 반도체 패키지 기판에 본딩하는 것은 상당한 어려움을 요한다. 따라서, 통상적인 스택 패키지의 부피를 줄이는 데에는 상당한 한계가 있다.
이에 따라, 본 발명이 이루고자 하는 기술적 과제는 적은 부피의 고용량 스택 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 스택 패키지를 이용한 카드 및 시스템을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 스택 패키지의 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 스택 패키지가 제공된다. 패키지 기판이 제공되고, 제 1 반도체 칩은 상기 패키지 기판 상에 제공된다. 제 2 반도체 칩은 상기 제 1 반도체 칩 상에 제공된다. 하나 이상의 제 1 더미 와이어는 상기 패키지 기판에 전기적으로 연결되고 상기 패키지 기판 위로 신장된다. 그리고, 하나 이상의 본딩 와이어는 상기 제 2 반도체 칩 및 상기 하나 이상의 제 1 더미 와이어를 전기적으로 연결한다.
상기 본 발명에 따른 스택 패키지의 일 예에 따르면, 상기 제 1 반도체 칩은 출력 단자로 이용되는 하나 이상의 제 1 본딩 패드 및 출력 단자로 이용되지 않는 하나 이상의 제 1 더미 패드를 포함하고, 상기 하나 이상의 제 1 더미 와이어의 양단은 상기 하나 이상의 제 1 더미 패드 및 상기 패키지 기판에 각각 부착될 수 있다.
상기 본 발명에 따른 스택 패키지의 다른 예에 따르면, 하나 이상의 다른 본딩 와이어가 상기 제 1 반도체 칩의 상기 하나 이상의 제 1 본딩 패드 및 상기 패키지 기판을 연결할 수 있다.
상기 본 발명에 따른 스택 패키지의 또 다른 예에 따르면, 상기 하나 이상의 제 1 본딩 패드 및 상기 하나 이상의 제 1 더미 패드는 상기 제 1 반도체 칩의 서로 다른 가장자리를 따라서 배치되거나, 또는 상기 반도체 칩의 서로 반대면 상에 배치될 수 있다.
상기 본 발명에 따른 스택 패키지의 더 다른 예에 따르면, 상기 하나 이상의 제 1 더미 와이어는 상기 패키지 기판에 부착된 제 1 부분 및 상기 제 1 반도체 칩에 부착된 제 2 부분을 포함하고, 상기 제 1 부분 및 상기 제 2 부분은 서로 분리 될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 형태에 따른 스택 패키지가 제공된다. 패키지 기판이 제공되고, 제 1 반도체 칩은 상기 패키지 기판 상에 제공된다. 하나 이상의 제 1 더미 와이어는 상기 패키지 기판에 전기적으로 연결되고 상기 패키지 기판 위로 신장된다. 제 1 몰딩 부재는 상기 제 1 반도체 칩을 덮고 상기 하나 이상의 제 1 더미 와이어의 일부분을 노출한다. 하나 이상의 중계 패드는 상기 제 1 몰딩 부재 상에 배치되고, 상기 하나 이상의 제 1 더미 와이어의 노출된 일부분에 연결된다. 제 2 반도체 칩은 상기 제 1 몰딩 부재 상에 제공된다. 그리고, 하나 이상의 본딩 와이어는 상기 제 2 반도체 칩 및 상기 하나 이상의 중계 패드를 전기적으로 연결한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 형태에 따른 스택 패키지가 제공된다. 패키지 기판이 제공되고, 제 1 반도체 칩은 상기 패키지 기판 상에 제공된다. 하나 이상의 제 1 더미 와이어는 상기 패키지 기판에 전기적으로 연결되고 상기 패키지 기판 위로 신장된다. 제 1 몰딩 부재는 상기 제 1 반도체 칩을 덮고 상기 하나 이상의 제 1 더미 와이어의 일부분을 노출한다. 제 2 반도체 칩은 상기 제 1 몰딩 부재 상에 제공된다. 하나 이상의 본딩 와이어는 상기 제 2 반도체 칩에 본딩된다. 인터포저는 상기 제 1 몰딩 부재 및 상기 제 2 반도체 칩 사이에 개재되고, 상기 하나 이상의 본딩 와이어 및 상기 하나 이상의 제 1 더미 와이어를 전기적으로 연결시킨다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 카드가 제공된다. 메모리는 상기 본 발명에 따른 스택 패키지들의 어느 하나로 구성된다. 제어기는 상기 메모리를 제어하고 상기 메모리와 데이터를 주고받는다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 시스템이 제공된다. 메모리는 상기 본 발명에 따른 스택 패키지들의 어느 하나로 구성된다. 프로세서는 상기 메모리와 버스를 통해서 통신한다. 입출력 장치는 상기 버스와 통신한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 스택 패키지의 제조 방법이 제공된다. 패키지 기판 상에 제 1 반도체 칩을 적층한다. 상기 제 1 반도체 칩 및 상기 패키지 기판을 전기적으로 연결하도록 하나 이상의 제 1 더미 와이어를 형성한다. 상기 제 1 반도체 칩을 덮고 상기 하나 이상의 제 1 더미 와이어의 일부분을 노출하는 제 1 몰딩 부재를 상기 패키지 기판 상에 형성한다. 상기 제 1 몰딩 부재 상에 제 2 반도체 칩을 적층한다. 그리고, 상기 하나 이상의 제 1 더미 와이어의 노출된 일부분 및 상기 제 2 반도체 칩을 전기적으로 연결하는 하나 이상의 본딩 와이어를 형성한다.
본 발명에 따른 스택 패키지는 두 개 이상의 패키지 기판을 이용하는 통상적인 POP 또는 MSP 구조와는 달리 하나의 패키지 기판을 이용하기 때문에 그 높이를 낮출 수 있다. 따라서, 본 발명에 따른 스택 패키지는 통상적인 POP 구조에 비해서 낮은 프로파일을 구현하여 그 부피를 낮추면서도 고용량을 가질 수 있다.
또한, 본 발명에 따른 스택 패키지는 통상적인 MCP 구조에 비해서 와이어들 을 낮은 루프 높이로 배치할 수 있고 따라서 높은 신뢰성을 가질 수 있다.
또한, 본 발명에 따른 스택 패키지는 동종 제품들뿐만 아니라 이종 제품들을 적층할 수 있고, 따라서 MCP 구조 및 POP 구조 보다 장점을 가지면서도 SIP 구조로 용이하게 이용될 수 있다.
또한, 본 발명에 따른 스택 패키지는 전체 구조의 완성 전에 하부 반도체 칩들에 대한 테스트가 가능하기 때문에, 통상적인 MCP 구조보다 높은 수율을 가질 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.
다르게 정의되지 않는 한, 여기에 사용된 모든 용어들은 해당기술 분야에서 통상의 지식을 가진 자에 의해서 통상적으로 이해되는 것과 같은 의미로 사용된다. 예를 들어, 본 발명의 실시예들에서 본딩 패드는 그 본딩 패드가 형성되는 반도체 칩의 내부 회로와 연결되어 해당 반도체 칩의 신호를 외부 장치와 교환하기 위한 입출력 단자로 이용된다. 반면, 더미 패드는 그 더미 패드가 형성되는 반도체 칩의 내부 회로와 연결되지 않아 그 반도체 칩의 입출력 단자로 이용되지 않는다.
또한, 본 발명의 실시예들에서, 본딩 와이어는 그 본딩 와이어가 부착된 반도체 칩을 패키지 기판과 전기적으로 연결시키기 위해서 이용된다. 반면, 더미 와이어는 그 더미 와이어가 부착된 반도체 칩을 패키지 기판과 연결시키기 위해서 이용되기보다는 다른 반도체 칩을 패키지 기판과 연결시키기 위한 중계 수단으로 이용된다.
도 1은 본 발명의 일 실시예에 따른 스택 패키지(1000)를 보여주는 단면도이다. 도 2는 도 1의 스택 패키지(1000)의 부분 절단된 사시도이다. 도 2에서 스택 패키지(1000)의 한쪽 가장자리가 도시되었고, 나아가 제 1 몰딩 부재(160) 및 제 2 몰딩 부재(260)의 끝 부분이 내부 구성을 보여주기 위해서 절단되게 도시되었다.
도 1 및 도 2를 참조하면, 패키지 기판(110)이 제공된다. 패키지 기판(110)은 판상 형태를 가질 수 있다. 예를 들어, 패키지 기판(110)은 인쇄회로기판(printed circuit board; PCB) 또는 필름-타입 기판일 수 있다. 패키지 기판(110)은 다양한 전자 소자들, 예컨대 모바일 소자, 메모리 소자, 디스플레이 소자, 또는 디스플레이 구동 소자(display driver IC; DDI)등에 적절하게 이용되는 기판 형태일 수 있다.
패키지 기판(110)은 회로 패턴을 포함할 수 있고, 이러한 회로 패턴은 하나 이상의 본딩 핑거(115) 및 하나 이상의 범프 패드(120)를 포함할 수 있다. 본딩 핑거(115)는 패키지 기판(110)의 제 1 면(111) 상에 형성되고, 범프 패드(120)는 패키지 기판(110)의 제 2 면(112) 상에 형성될 수 있다. 본딩 핑거(115)는 패키지 기판(110)을 관통하는 비어 플러그(미도시)를 이용하여 범프 패드(120)와 전기적으로 연결될 수 있다. 본딩 핑거(115) 및 범프 패드(120)는 솔더 레지스트층들(122) 내에 패터닝 될 수 있다. 본딩 핑거(115) 및 범프 패드(120)의 배치는 패키지 기판(110)의 응용 형태에 따라서 다양하게 변형될 수 있다.
하나 이상의 도전성 범프(125)는 패키지 기판(110)의 제 2 면(112)에 부착될 수 있다. 도전성 범프(125)는 범프 패드(120)에 전기적으로 연결될 수 있다. 예를 들어, 도전성 범프(125)는 솔더 볼(solder ball)을 포함할 수 있다. 도전성 범프(125)는 스택 패키지(1000)를 전자 소자들에 연결시키기 위해서 이용될 수 있다.
제 1 반도체 칩(135)은 패키지 기판(110) 상에 적층될 수 있다. 예를 들어, 제 1 반도체 칩(135)은 패키지 기판(110)의 제 1 면(111) 상에 접착 부재(130)를 이용하여 부착될 수 있다. 제 1 반도체 칩(135)은 하나 이상의 제 1 본딩 패드(140) 및 하나 이상의 제 1 더미 패드(145)를 포함할 수 있다. 제 1 본딩 패드(140)는 제 1 반도체 칩(135)의 내부 회로의 신호를 외부 장치와 교환하기 위한 입출력 단자로 이용되고, 제 1 더미 패드(145)는 제 1 반도체 칩(135)의 입출력 단자로 이용되지 않는다.
제 1 본딩 와이어(150)는 제 1 반도체 칩(135) 및 패키지 기판(110)을 전기적으로 연결할 수 있다. 예를 들어, 제 1 본딩 와이어(150)의 양단은 제 1 반도체 칩(135)의 제 1 본딩 패드(140) 및 패키지 기판(110)의 본딩 핑거(115)에 각각 부착될 수 있다. 이에 따라, 제 1 반도체 칩(135)의 신호가 제 1 본딩 와이어(150)를 통해서 패키지 기판(110)으로 전달될 수 있다.
더미 와이어(155)는 패키지 기판(110)의 제 1 면(111)에 전기적으로 연결되 고 패키지 기판(110) 위로 신장될 수 있다. 예를 들어, 제 1 더미 와이어(155)의 양단은 패키지 기판(110)의 본딩 핑거(115) 및 제 1 반도체 칩(135)의 제 1 더미 패드(145)에 각각 부착될 수 있다. 제 1 더미 와이어(155)는 제 1 반도체 칩(135)으로부터 패키지 기판(110)으로 향하는 포워드-본딩 타입으로 제공될 수 있다. 이 경우, 제 1 더미 와이어(155)는 제 1 반도체 칩(135) 근처에서 정점을 이룬 후 패키지 기판(110)으로 하향될 수 있다.
제 1 몰딩 부재(160)는 제 1 반도체 칩(135)을 덮도록 패키지 기판(110)의 제 1 면(111) 상에 형성될 수 있다. 제 1 본딩 와이어(150)는 제 1 몰딩 부재(160) 내에 배치되고, 제 1 더미 와이어(155)는 그 대부분이 제 1 몰딩 부재(160) 내에 배치되고 일부분이 제 1 몰딩 부재(160)로부터 노출될 수 있다. 예를 들어, 제 1 더미 와이어(155)의 정상 부분이 제 1 몰딩 부재(160)로부터 노출될 수 있다.
제 2 반도체 칩(235)은 제 1 반도체 칩(135) 위, 예컨대 제 1 몰딩 부재(160) 위에 적층될 수 있다. 제 2 반도체 칩(235)은 접착 부재(230)를 이용하여 제 1 몰딩 부재(160)의 표면에 부착될 수 있다. 제 2 반도체 칩(235)은 하나 이상의 제 2 본딩 패드(240)를 포함할 수 있다. 제 2 본딩 패드(240)는 제 2 반도체 칩(235)의 내부 회로의 신호를 외부 장치와 교환하기 위한 입출력 단자로 이용될 수 있다.
제 2 본딩 와이어(250)는 제 2 반도체 칩(235) 및 제 1 더미 와이어(155)를 전기적으로 연결할 수 있다. 예를 들어, 제 2 본딩 와이어(250)의 일단은 제 2 본딩 패드(240)에 부착되고, 타단은 제 1 몰딩 부재(160)로부터 노출된 제 1 더미 와 이어(155)의 정상 부분에 부착될 수 있다. 이에 따라, 제 2 반도체 칩(235)의 신호가 제 2 본딩 와이어(250) 및 제 1 더미 와이어(155)를 거쳐서 패키지 기판(110)으로 전달될 수 있다. 한편, 제 2 본딩 와이어(250)를 하나의 본딩 와이어로 지칭하고, 제 1 본딩 와이어(150)를 다른 본딩 와이어로 지칭할 수도 있다.
스택 패키지(1000)에서, 제 2 반도체 칩(235)의 크기는 제 1 반도체 칩(135)의 크기보다 작게 도시되었다. 이 경우, 제 1 더미 와이어(155)가 포워드-본딩 타입인 경우가 제 2 본딩 와이어(250)의 길이를 짧게 하는 데 유리할 수 있다. 하지만, 이 실시예가 이러한 구조에 한정되는 것은 아니다. 예를 들어, 제 2 반도체 칩(235)의 위치와 제 2 본딩 패드(240)의 위치를 조절함으로써, 제 2 본딩 와이어(250)의 길이를 조절할 수도 있다.
스택 패키지(1000)에서, 제 1 반도체 칩(135)은 패키지 기판(110)을 이용한 하나의 반도체 패키지로 제공될 수 있다. 즉, 스택 패키지(1000)는 제 1 반도체 칩(135)을 포함하는 반도체 패키지 상에 제 2 반도체 패키지(235)가 적층된 구조로 제공될 수 있다. 이러한 의미에서 스택 패키지(1000)는 POP 구조 또는 MSP와 비교될 수 있다. 하지만, 스택 패키지(1000)는 두 개 이상의 패키지 기판을 이용하는 통상적인 POP 또는 MSP 구조와는 달리 하나의 패키지 기판(1000)을 이용하기 때문에 그 높이를 낮출 수 있다. 즉, 스택 패키지(1000)는 통상적인 POP 구조에 비해서 낮은 프로파일을 구현하여 그 부피를 낮출 수 있다.
또한, 스택 패키지(1000)는 하나의 패키지 기판(110) 상에 제 1 및 제 2 반도체 칩들(135, 235)이 적층되어 있다는 점에서 MCP 구조와 비교될 수 있다. 하지 만, 스택 패키지(1000)는 제 2 본딩 와이어(250) 외에 제 1 더미 와이어(155)를 더 이용하여 제 2 반도체 칩(235)을 패키지 기판(110)에 연결한다는 점에서 통상적인 MCP 구조와 다르다. 스택 패키지(1000)에서 제 2 본딩 와이어(250) 및 제 1 더미 와이어(155) 각각의 루프 높이는 이들이 하나로 합해진 경우에 비해서 절반 정도에 불과하다. 이러한 낮은 루프 높이로 인해서, 스택 패키지(1000) 통상적인 MCP 구조에 비해서 높은 신뢰성을 가질 수 있다.
제 1 반도체 칩(135) 및 제 2 반도체 칩(235)은 동종 제품들 또는 이종 제품들일 수 있다. 특히, 제 1 반도체 칩(135) 및 제 2 반도체 칩(235)이 이종 제품들일 경우, 스택 패키지(1000)는 시스템 인 패키지(SIP)로 이용될 수 있다. 예를 들어, 제 1 반도체 칩(135)은 로직 소자를 포함하고, 제 2 반도체 칩(235)은 메모리 소자를 포함할 수 있다. 따라서, 스택 패키지(1000)는 MCP 구조 및 POP 구조 보다 장점을 가지면서도 SIP 구조로 용이하게 이용될 수 있다.
스택 패키지(1000)에서 제 1 반도체 칩(135) 및 패키지 기판(110)의 연결 및 제 1 더미 와이어(155)의 구조는 다양한 형태로 변형될 수 있다. 이하 도 3 내지 도 8을 참조하여 이러한 변형된 예를 설명한다.
도 3은 본 발명의 일 실시예의 일 변형에 따른 스택 패키지(1000a)를 보여주는 단면도이다.
도 3을 참조하면, 패키지 기판(110a)은 홀(113)을 포함할 수 있다. 제 1 본딩 패드(140) 및 제 1 더미 패드(145)가 제 1 반도체 칩(135)의 서로 반대면에 배치될 수 있다. 제 1 본딩 패드(140)는 제 1 반도체 칩(135) 한 면의 가운데 부근에 배치되고, 제 1 더미 패드(145)는 제 1 반도체 칩(135)의 다른 면의 가장자리 부근에 배치될 수 있다.
제 1 본딩 와이어(150)는 홀(113)을 통하여 제 1 본딩 패드(140) 및 패키지 기판(110a)을 전기적으로 연결할 수 있다. 제 1 본딩 패드(140)가 패키지 기판(110a) 방향으로 배치되어 있다는 점에서, 제 1 반도체 칩(135)에 대한 하부의 반도체 패키지는 BOC(board on chip) 구조로 불릴 수도 있다.
스택 패키지(1000a)에서, 제 1 본딩 와이어(150)와 제 1 더미 와이어(155)는 멀리 떨어져 있다. 따라서, 제 1 본딩 와이어(150)와 제 1 더미 와이어(155)가 서로 접촉할 우려가 없기 때문에, 제 1 본딩 와이어(150) 및/또는 제 1 더미 와이어(155)가 각각 고밀도로 배치될 수 있다.
도 4는 본 발명의 일 실시예의 다른 변형에 따른 스택 패키지(1000b)를 보여주는 단면도이다.
도 4를 참조하면, 제 1 본딩 패드(140)는 제 1 반도체 칩(135)을 관통하는 관통 비어(147)를 이용하여 패키지 기판(110)에 전기적으로 연결될 수 있다. 따라서, 도 1의 스택 패키지(1000)와 달리, 제 1 본딩 와이어(150)가 생략될 수 있다. 그 결과, 스택 패키지(100b)에서 제 1 더미 와이어(155)는 고밀도로 배치될 수 있다.
도 5는 본 발명의 일 실시예의 또 다른 변형에 따른 스택 패키지(1000c)를 보여주는 단면도이다.
도 5를 참조하면, 제 2 반도체 칩(235)이 제 1 반도체 칩(135a)보다 클 수 있다. 이 경우, 제 1 더미 와이어(155a)는 패키지 기판(110)으로부터 제 1 반도체 칩(135a) 방향으로 형성되고, 리버스-본딩 타입을 가질 수 있다. 리버스-본딩 타입에서, 제 1 더미 와이어(155a)는 패키지 기판(110) 위로 정점까지 상향된 후 제 1 반도체 칩(135a) 위로 하향되도록 형성될 수 있다. 따라서, 제 1 더미 와이어(155a)의 정상 부근은 제 1 반도체 칩(135a)으로부터 멀리 배치될 수 있다.
이에 따라, 제 2 본딩 와이어(250)를 길게 하지 않고서도, 제 1 더미 와이어(155a)와 제 2 본딩 와이어(250)를 연결할 수 있다. 따라서, 제 2 반도체 칩(235)이 제 1 반도체 칩(135a)보다 큰 경우에도 제 2 반도체 칩(235)을 패키지 기판(110)에 신뢰성 있게 연결할 수 있다.
하지만, 스택 패키지(1000c)에서도 도 1의 제 1 더미 와이어(155)와 같은 포워드-본딩 타입을 사용할 수도 있다. 이 경우, 제 2 본딩 와이어(250)의 길이가 더 길어질 수 있다.
도 6은 본 발명의 일 실시예의 더 다른 변형에 따른 스택 패키지(1000d)를 보여주는 단면도이다.
도 6을 참조하면, 제 1 본딩 패드(140) 및 제 1 더미 패드(145)는 제 1 반도체 칩(135)의 서로 다른 가장자리들에 배치될 수 있다. 예를 들어, 도 6의 단면을 기준으로 할 때, 제 1 본딩 패드(140)는 제 1 반도체 칩(135)의 좌측 가장자리에 배치되고, 제 1 더미 패드(145)는 제 1 반도체 칩(135)위 우측 가장자리에 배치될 수 있다.
이에 따라서, 제 1 본딩 와이어(150)는 제 1 반도체 칩(135)의 좌측에 배치 되고, 제 1 더미 와이어(155)는 제 1 반도체 칩(135)의 우측에 배치될 수 있다. 이에 따라, 제 1 본딩 와이어(150)와 제 1 더미 와이어(155)가 서로 접촉하는 것을 피할 수 있고, 제 1 본딩 와이어(150) 및 제 1 더미 와이어(155)가 고밀도로 배치될 수 있다.
제 2 본딩 와이어(250)는 제 1 더미 와이어(155)와 연결이 용이하도록 제 1 더미 와이어(155)와 같은 방향에 배치된다. 예를 들어, 제 1 더미 와이어(155)는 제 2 반도체 칩(235)의 우측에 배치될 수 있다.
전술한 설명에서, 좌측 및 우측 배치는 예시적인 것이고, 제 1 본딩 패드(140) 및 제 1 더미 패드(145)는 제 1 반도체 칩(135)의 인접하면서 서로 다른 가장자리들에 배치될 수도 있다.
도 7은 본 발명의 일 실시예의 보다 더 다른 변형에 따른 스택 패키지(1000e)를 보여주는 단면도이다.
도 7을 참조하면, 제 1 더미 와이어(155b)는 서로 분리된 제 1 부분(152) 및 제 2 부분(154)을 포함할 수 있다. 제 1 부분(152)은 패키지 기판(110), 예컨대 본딩 핑거(115)에 부착되고, 제 2 부분(154)은 제 1 반도체 칩(135), 예컨대 제 1 더미 패드(145)에 부착될 수 있다. 제 2 본딩 와이어(250)는 제 1 부분(152)에 전기적으로 연결될 수 있다. 예를 들어, 제 2 본딩 와이어(250)의 일단은 제 2 본딩 패드(240)에 부착되고, 타단은 제 1 부분(152)의 단부에 부착될 수 있다.
스택 패키지(1000e)에서 제 1 본딩 패드(140) 및 제 1 더미 패드(145)는 서로 동일할 수 있다. 이 경우, 제 1 본딩 패드(140) 또는 제 1 더미 패드(145)에 연 결된 제 1 본딩 와이어(150)는 패키지 기판(110)으로 연결되나. 제 1 본딩 패드(140) 또는 제 1 더미 패드(145)에 연결된 제 2 부분(154)은 패키지 기판(110)으로 연결되지 않는다.
따라서, 스택 패키지(1000e)에서, 제 1 본딩 패드(140)와 제 1 더미 패드(145)를 분리하여 따로 형성할 필요가 없다. 따라서, 스택 패키지(1000e)의 구조가 단순화 될 수 있다.
도 8은 본 발명의 일 실시예의 부가적인 변형에 따른 스택 패키지(1000f)를 보여주는 단면도이다.
도 8을 참조하면, 도 1의 제 1 반도체 칩(135) 대신에 한 쌍의 제 1 반도체 칩들(135c, 135d)이 패키지 기판(110) 상에 적층될 수 있다. 제 1 반도체 칩들(135c, 135d)은 패키지 기판(110) 상에 서로 이격 배치되고, 접착 부재(130)를 이용하여 패키지 기판(110)의 제 1 면(111) 상에 부착될 수 있다. 제 1 몰딩 부재(160)는 제 1 반도체 칩들(135c, 135d)을 덮도록 패키지 기판(110) 상에 형성될 수 있다.
제 1 본딩 와이어들(150)의 일부는 제 1 반도체 칩(135c) 및 패키지 기판(110)을 전기적으로 연결하고, 제 1 본딩 와이어들(150)의 다른 일부는 제 1 반도체 칩(135d) 및 패키지 기판(110)을 전기적으로 연결할 수 있다. 제 1 더미 와이어들(155)의 일부는 제 1 반도체 칩(135c) 상의 더미 패드(145) 및 패키지 기판(110)에 본딩되고, 제 1 더미 와이어들(155)의 다른 일부는 제 1 반도체 칩(135d) 상의 더미 패드(145) 및 패키지 기판(110)에 본딩될 수 있다.
제 2 반도체 칩(235)에 연결된 제 2 본딩 와이어들(250)은 제 1 반도체 칩들(135c, 135d)의 어느 하나에 본딩된 제 1 더미 와이어들(155)을 거쳐서 패키지 기판(110)으로 연결될 수 있다.
이 실시예의 다른 변형에서, 제 1 반도체 칩들(135c, 135d) 외에 복수의 제 1 반도체 칩들(미도시)이 패키지 기판(110) 상에 더 배치될 수도 있다.
도 9는 본 발명의 다른 실시예에 따른 스택 패키지(2000)를 보여주는 단면도이다. 스택 패키지(2000)는 도 1 및 도 2의 스택 패키지(1000)를 참조할 수 있고, 중복된 설명은 생략된다.
도 9를 참조하면, 제 2 본딩 와이어(250) 및 제 1 더미 와이어(155) 사이에 중계 패드(190)가 개재될 수 있다. 예를 들어, 중계 패드(190)는 제 1 더미 와이어(155)의 정상 부근과 연결되도록 제 1 몰딩 부재(160) 상에 배치될 수 있다. 또한, 제 2 본딩 와이어(250)는 중계 패드(190) 및 제 2 반도체 칩(235)을 연결할 수 있다. 이에 따라, 제 2 반도체 칩(235)의 신호가 제 2 본딩 와이어(250), 중계 패드(190) 및 제 1 더미 와이어(155)를 거쳐서 패키지 기판(110)으로 전달될 수 있다.
중계 패드(190)는 제 1 더미 와이어(155)보다 넓은 면적을 가질 수 있고, 따라서 제 2 본딩 와이어(250) 및 제 1 더미 와이어(155)의 연결 신뢰성을 높일 수 있다. 예를 들어, 중계 패드(190)는 도전성 범프 또는 금속 패턴을 포함할 수 있다. 도전성 범프는 패키지 레벨에서 용이하게 형성될 수 있다는 점에서 장점을 가 질 수 있다.
스택 패키지(2000)에서, 제 1 반도체 칩(135) 및 패키지 기판(110)의 연결 및 제 1 본딩 패드(140) 및 제 1 더미 패드(145)의 배치는 도 3 내지 도 6의 스택 패키지들(1000a, 1000b, 1000c, 1000d)을 참조하여 용이하게 변형될 수 있다.
도 10은 본 발명의 다른 실시예에의 일 변형에 따른 스택 패키지(2000a)를 보여주는 단면도이다.
도 10을 참조하면, 제 1 더미 와이어(155b)는 서로 분리된 제 1 부분(152) 및 제 2 부분(154)을 포함할 수 있다. 제 1 부분(152)은 패키지 기판(110), 예컨대 본딩 핑거(115)에 부착되고, 제 2 부분(154)은 제 1 반도체 칩(135), 예컨대 제 1 더미 패드(145)에 부착될 수 있다. 중계 패드(190)는 제 1 부분(152)에 연결되도록 제 1 몰딩 부재(160) 상에 배치될 수 있다.
중계 패드(190)는 제 1 부분(152)과 제 2 부분(154)을 연결하거나 또는 연결하지 않을 수도 있다. 중계 패드(190)가 제 1 부분(152) 및 제 2 부분(154)을 연결하지 않는 경우, 도 7의 스택 패키지(1000e)에서 설명한 바와 같이, 제 1 본딩 패드(140) 및 제 1 더미 패드(145)가 서로 동일할 수도 있다.
도 11은 본 발명의 또 다른 실시예에 따른 스택 패키지(3000)를 보여주는 단면도이다.
도 11을 참조하면, 제 1 반도체 칩(135) 및 제 2 반도체 칩(235) 사이에 인터포저(310)가 개재될 수 있다. 예를 들어, 인터포저(310)는 제 1 몰딩 부재(160) 상에 배치되고, 제 2 반도체 칩(235)은 인터포저(310) 상에 배치될 수 있다. 인터 포저(310)는 제 2 본딩 와이어(250) 및 제 1 더미 와이어(155)를 전기적으로 연결할 수 있다.
예를 들어, 인터포저(310)는 하나 이상의 상부 패드(315) 및 하나 이상의 하부 패드(320)를 포함할 수 있다. 상부 패드(315) 및 하부 패드(320)는 인터포저(310)의 서로 반대면에 배치되고, 서로 전기적으로 연결될 수 있다. 따라서, 상부 패드(315) 및 하부 패드(320)는 재배선 패턴들의 일부로 제공될 수 있다. 예를 들어, 상부 패드(315)는 제 2 본딩 와이어(250)에 연결되고, 하부 패드(320)는 제 1 더미 와이어(155)에 연결될 수 있다.
이에 따라서, 제 2 반도체 칩(235)의 신호가 제 2 본딩 와이어(250), 인터포저(310) 및 제 1 더미 와이어(155)를 통해서 패키지 기판(110)으로 전달될 수 있다. 인터포저(310)에서 상부 패드(315) 및 하부 패드(320)는 다양하게 배치될 수 있다. 따라서, 인터포저(310)는 제 1 더미 와이어(155) 및 제 2 본딩 와이어(250)의 배치에 따라서 용이하게 변형될 수 있다.
예를 들어, 스택 패키지(3000)에서, 제 2 반도체 칩(235)의 크기는 제 1 반도체 칩(135)의 크기보다 크기 때문에, 제 2 본딩 와이어(250)를 제 1 더미 와이어(155)에 직접 연결하기 어렵다. 하지만, 인터포저(310)를 이용함으로써, 제 2 본딩 와이어(250)와 제 1 더미 와이어(155)가 신뢰성 있게 전기적으로 연결될 수 있다. 따라서, 인터포저(310)는 제 1 더미 와이어(155) 및 제 2 본딩 와이어(250)의 배치에 대한 자유도를 증가시킬 수 있다.
스택 패키지(3000)에서, 제 1 반도체 칩(135) 및 패키지 기판(110)의 연결 및 제 1 본딩 패드(140) 및 제 1 더미 패드(145)의 배치는 도 3 내지 도 6의 스택 패키지들(1000a, 1000b, 1000c, 1000d)을 참조하여 용이하게 변형될 수 있다.
도 12는 본 발명의 더 다른 실시예에 따른 스택 패키지(4000)를 보여주는 단면도이다. 스택 패키지(4000)는 도 1 및 도 2의 스택 패키지(1000)를 참조할 수 있고 중복된 설명은 생략된다.
도 12를 참조하면, 제 2 반도체 칩(235)은 도 1 및 도 2에서 설명한 제 2 본딩 패드(240) 외에 하나 이상의 제 2 더미 패드(245)를 더 포함할 수 있다. 하나 이상의 제 2 더미 와이어(255)의 일단은 제 2 더미 패드(245)에 연결되고, 타단은 제 1 더미 와이어(155)에 연결될 수 있다.
제 3 반도체 칩(435)은 제 2 반도체 칩(235) 상에 적층될 수 있다. 예를 들어, 제 3 반도체 칩(435)은 접착 부재(430)를 이용하여 제 2 몰딩 부재(260) 상에 부착될 수 있다. 제 3 반도체 칩(435)은 하나 이상의 제 3 본딩 패드(440)를 포함하고, 제 3 본딩 와이어(450)는 제 3 본딩 패드(440) 및 제 2 더미 와이어(255)를 전기적으로 연결할 수 있다. 이에 따라, 제 3 반도체 칩(435)의 신호는 제 3 본딩 와이어(450), 제 2 더미 와이어(255) 및 제 1 더미 와이어(155)를 거쳐서 패키지 기판(110)으로 전달될 수 있다.
제 1 반도체 칩(135) 및 제 2 반도체 칩(235)으로부터 패키지 기판(110)으로의 신호 전달은 도 1 및 도 2의 스택 패키지(1000)에 대한 설명을 참조할 수 있다. 이 경우, 제 1 더미 와이어(155)의 일부는 제 2 반도체 칩(235)을 패키지 기 판(110)으로 연결하기 위해 이용되고, 다른 일부가 제 3 반도체 칩(435)을 패키지 기판(110)으로 연결하기 위해 이용될 수 있다.
스택 패키지(4000)는 하나의 패키지 기판(110) 상에 제 1, 제 2 미 제 3 반도체 칩들(135, 235, 435)을 적층함으로써, 적은 부피 및 고용량화에 적합할 수 있다.
한편, 도 1 및 도 2의 스택 패키지(1000) 및 도 12의 스택 패키지(4000)의 설명을 참조하면, 당해 기술분야에서 통상의 지식을 가진 자라면, 하나의 패키지 기판(1000) 상에 4개 이상의 반도체 칩들이 적층될 수도 있음을 이해할 수 있다.
도 13 내지 도 16은 본 발명의 일 실시예에 따른 스택 패키지의 제조 방법을 보여주는 단면도들이다.
도 13을 참조하면, 패키지 기판(110) 상에 접착 부재(130)를 이용하여 제 1 반도체 칩(135)을 적층할 수 있다. 이어서, 제 1 반도체 칩(135) 및 패키지 기판(110)을 전기적으로 연결하는 제 1 본딩 와이어(150)를 형성할 수 있다. 예를 들어, 와이어 본딩 방법을 이용하여, 제 1 본딩 와이어(150)의 일단은 제 1 본딩 패드(140)에 부착하고 타단을 본딩 핑거(115)에 부착할 수 있다.
제 1 더미 와이어(155)는 제 1 더미 패드(145) 및 본딩 핑거(115)를 연결하도록 형성될 수 있다. 예를 들어, 와이어 본딩 방법을 이용하여, 제 1 더미 와이어(155)의 일단은 제 1 더미 패드(145)에 부착되고, 타단은 본딩 핑거(115)에 부착될 수 있다. 제 1 본딩 와이어(150) 및 제 1 더미 와이어(155)는 동시에 형성하거나 또는 임의의 순서로 형성될 수 있다.
이어서, 제 1 반도체 칩(135), 제 1 본딩 와이어(150) 및 제 1 더미 와이어(155)를 덮도록 패키지 기판(110) 상에 몰딩 수지(160')를 형성할 수 있다. 예를 들어, 몰딩 수지(160')는 에폭시 몰딩 컴파운드(epoxy molding compound; EMC) 또는 적절한 절연성 수지를 포함할 수 있다.
선택적으로, 이 단계에서, 도전성 범프(125)를 이용하여 제 1 반도체 칩(135)의 성능을 테스트할 수 있다. 만일, 제 1 반도체 칩(135)에서 결함이 발생하면, 후속의 도 14 내지 도 16의 단계가 생략되고, 제 1 반도체 칩(135)이 스크랩 처리될 수 있다.
도 14를 참조하면, 몰딩 수지(160')의 일부분을 제거하여 제 1 더미 와이어(155)의 일부분을 노출하는 제 1 몰딩 부재(160)를 형성할 수 있다. 예를 들어, 제 1 몰딩 부재(160)로부터 제 1 더미 와이어(155)의 정상 부분이 노출될 수 있다.
예를 들어, 몰딩 수지(160')의 일부분의 제거는 평탄화법, 예컨대 화학적기계적연마(chemical mechanical polishing; CMP) 또는 에치백(etch back)을 이용할 수 있다. 이 경우, 제 1 몰딩 부재(160)의 표면이 평탄하다는 장점이 있다.
다른 예로, 몰딩 수지(160')의 일부분의 제거는 국부적인 제거법, 예컨대 레이저 드릴링 또는 깊은 식각(deep etch)을 이용할 수도 있다. 이 경우, 제 1 몰딩 부재(160)의 표면이 평탄하지 않고, 제 1 더미 와이어(155)를 노출시키기 위한 홈(도 17의 186 참조)이 제 1 몰딩 부재(160)에 형성될 수 있다.
도 15를 참조하면, 제 1 반도체 칩(135) 상에 제 2 반도체 칩(235)을 적층할 수 있다. 예를 들어, 접착 부재(230)를 이용하여 제 1 몰딩 부재(160) 상에 제 2 반도체 칩(235)을 적층할 수 있다.
이어서, 제 2 반도체 칩(235) 및 제 1 더미 와이어(155)를 전기적으로 연결하는 제 2 본딩 와이어(250)를 형성할 수 있다. 예를 들어, 와이어 본딩 방법을 이용하여, 제 2 본딩 와이어(250)의 일단은 제 2 본딩 패드(240)에 부착되고, 타단은 제 1 더미 와이어(155)의 정상 부근에 부착될 수 있다.
도 16을 참조하면, 제 2 반도체 칩(235) 및 제 2 본딩 와이어(250)를 덮는 제 2 몰딩 부재(260)를 형성할 수 있다. 제 2 몰딩 부재(260)는 에폭시 몰딩 컴파운드(EMC) 또는 적절한 절연성 수지를 포함할 수 있다.
전술한 방법에 의하면, 하나의 패키지 기판(110) 상에 제 1 반도체 칩(135) 및 제 2 반도체 칩(235)을 적층하여 스택 패키지(1000)를 경제적으로 형성할 수 있다. 나아가, 스택 패키지(1000)에서는 제 2 반도체 칩(235)을 적층하기 전에, 제 1 반도체 칩(135)이 독립적으로 테스트될 수 있다. 따라서, 스택 패키지(1000)는 전체 구조가 완성된 후 반도체 칩들에 대한 테스트가 가능한 통상적인 MCP 구조보다 높은 수율을 가질 수 있다.
한편, 전술한 방법을 참조하면, 당해 기술 분야에서 통상의 지식을 가진 자라면, 도 3 내지 도 6 및 도 8의 스택 패키지들(1000a, 1000b, 1000c, 1000d, 1000f)을 용이하게 제조할 수 있다.
나아가, 도 14의 제 1 몰딩 부재(160)의 형성 단계에서, 몰딩 수지(160')를 더 제거하면서 제 1 더미 와이어(155)의 노출 부분을 같이 제거함으로써 도 7에 도시된 바와 같이 제 1 부분(152) 및 제 2 부분(154)으로 분리된 제 1 더미 와이 어(155a)를 형성할 수 있다. 따라서, 전술한 방법을 일부 변형함으로써, 도 7의 스택 패키지(1000e)를 용이하게 제조할 수 있다.
또한, 도 14 및 도 15의 단계들 사이에 중계 패드(190)의 형성 단계를 더 부가하고 또한 도 7의 스택 패키지(1000e)의 제조 단계를 참조함으로써, 도 9 및 도 10의 스택 패키지들(2000, 2000a)이 용이하게 제조될 수 있다.
더 나아가, 도 14 및 도 15의 단계들 사이에 인터포저(310)를 삽입하는 단계를 더 부가함으로써, 도 11의 스택 패키지(3000)가 용이하게 제조될 수 있다.
도 17은 본 발명의 다른 실시예에 따른 스택 패키지의 제조 방법의 일부를 보여주는 단면도이다.
도 17을 참조하면, 전술한 도 13의 단계 후에, 제 1 몰딩 부재(160)의 일부분을 제거하여, 제 1 더미 와이어(155)를 노출하는 홈들(186)을 형성할 수 있다. 제 1 몰딩 부재(160)의 일부분의 제거는 국부적인 제거법, 예컨대 레이저 드릴링 또는 깊은 식각(deep etch)을 이용할 수 있다. 한편, 홈들(186)은 제 1 몰딩 부재(160)가 어느 정도 평탄화된 후에 수행될 수도 있다.
이어서, 홈들(186) 내부에 중계 패드들(195)을 형성할 수 있다. 중계 패드들(195)은 도 8의 중계 패드들(190)과 동일한 역할을 수행할 수 있다. 이후의 제조 단계는 도 15 및 도 16을 참조할 수 있다.
도 18은 본 발명의 일 실시예에 따른 카드(5000)를 보여주는 개략도이다.
도 18을 참조하면, 제어기(510)와 메모리(520)는 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들어, 제어기(510)에서 명령을 내리면, 메모리(520)는 데 이터를 전송할 수 있다. 메모리(520)는 도 1 내지 도 8의 스택 패키지(1000, 1000a, 1000b, 1000c, 1000d, 1000e, 1000f), 도 9 및 도 10의 스택 패키지(2000, 2000a), 도 11의 스택 패키지(3000) 및 도 12의 스택 패키지(4000)의 어느 하나를 포함할 수 있다.
이러한 카드(5000)는 멀티미디어 카드(multi media card; MMC) 또는 보안 디지털(secure digital card; SD) 카드와 같은 메모리 장치에 이용될 수 있다.
도 19는 본 발명의 일 실시예에 따른 시스템(6000)을 보여주는 블록도이다.
도 19를 참조하면, 프로세서(610), 입/출력 장치(630) 및 메모리(620)는 버스(bus, 640)를 이용하여 서로 데이터 통신을 할 수 있다. 프로세서(610)는 프로그램을 실행하고, 시스템(6000)을 제어하는 역할을 할 수 있다. 입/출력 장치(630)는 시스템(6000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(6000)은 입/출력 장치(630)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다.
메모리(620)는 도 1 내지 도 8의 스택 패키지(1000, 1000a, 1000b, 1000c, 1000d, 1000e, 1000f), 도 9 및 도 10의 스택 패키지(2000, 2000a), 도 11의 스택 패키지(3000) 및 도 12의 스택 패키지(4000)의 어느 하나를 포함할 수 있다. 예를 들어, 메모리(620)는 프로세서(610)의 동작을 위한 코드 및 데이터를 저장할 수 있다.
예를 들어, 이러한 시스템(6000)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 고상 디스크(solid state disk; SSD) 또는 가전 제 품(household appliances)에 이용될 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
도 1은 본 발명의 일 실시예에 따른 스택 패키지를 보여주는 단면도이고;
도 2는 도 1의 스택 패키지의 부분 절단된 사시도이고;
도 3은 본 발명의 일 실시예의 일 변형에 따른 스택 패키지를 보여주는 단면도이고;
도 4는 본 발명의 일 실시예의 다른 변형에 따른 스택 패키지를 보여주는 단면도이고;
도 5는 본 발명의 일 실시예의 또 다른 변형에 따른 스택 패키지를 보여주는 단면도이고;
도 6은 본 발명의 일 실시예의 더 다른 변형에 따른 스택 패키지를 보여주는 단면도이고;
도 7은 본 발명의 일 실시예의 보다 더 다른 변형에 따른 스택 패키지를 보여주는 단면도이고;
도 8은 본 발명의 부가적인 변형에 따른 스택 패키지를 보여주는 단면도이고;
도 9는 본 발명의 다른 실시예에 따른 스택 패키지를 보여주는 단면도이고;
도 10은 본 발명의 다른 실시예에의 일 변형에 따른 스택 패키지를 보여주는 단면도이고;
도 11은 본 발명의 또 다른 실시예에 따른 스택 패키지를 보여주는 단면도이고;
도 12는 본 발명의 더 다른 실시예에 따른 스택 패키지를 보여주는 단면도이고;
도 13 내지 도 16은 본 발명의 일 실시예에 따른 스택 패키지의 제조 방법을 보여주는 단면도들이고;
도 17은 본 발명의 다른 실시예에 따른 스택 패키지의 제조 방법의 일부를 보여주는 단면도이고;
도 18은 본 발명의 일 실시예에 따른 카드를 보여주는 개략도이고; 그리고
도 19는 본 발명의 일 실시예에 따른 시스템을 보여주는 블록도이다.

Claims (26)

  1. 패키지 기판;
    상기 패키지 기판 상의 제 1 반도체 칩;
    상기 제 1 반도체 칩 상의 제 2 반도체 칩;
    상기 패키지 기판에 전기적으로 연결되고 상기 패키지 기판 위로 신장된 하나 이상의 제 1 더미 와이어; 및
    상기 제 2 반도체 칩 및 상기 하나 이상의 제 1 더미 와이어를 전기적으로 연결하는 하나 이상의 본딩 와이어를 포함하는 것을 특징으로 하는 스택 패키지.
  2. 제 1 항에 있어서, 상기 제 1 반도체 칩을 덮고 상기 하나 이상의 제 1 더미 와이어의 일부분을 노출하는 제 1 몰딩 부재; 및
    상기 제 2 반도체 칩 및 상기 하나 이상의 본딩 와이어를 덮도록 상기 제 1 몰딩 부재 상에 배치된 제 2 몰딩 부재를 더 포함하는 것을 특징으로 하는 스택 패키지.
  3. 제 2 항에 있어서, 상기 하나 이상의 본딩 와이어의 일단은 상기 제 2 반도체 칩에 연결되고, 타단은 상기 제 1 몰딩 부재로부터 노출된 상기 하나 이상의 제 1 더미 와이어의 일부분에 연결된 것을 특징으로 하는 스택 패키지.
  4. 제 1 항에 있어서, 상기 제 1 반도체 칩은 출력 단자로 이용되는 하나 이상의 제 1 본딩 패드 및 출력 단자로 이용되지 않는 하나 이상의 제 1 더미 패드를 포함하고,
    상기 하나 이상의 제 1 더미 와이어의 양단은 상기 하나 이상의 제 1 더미 패드 및 상기 패키지 기판에 각각 부착된 것을 특징으로 하는 스택 패키지.
  5. 제 4 항에 있어서, 상기 제 1 반도체 칩의 상기 하나 이상의 제 1 본딩 패드 및 상기 패키지 기판을 연결하는 하나 이상의 다른 본딩 와이어를 더 포함하는 것을 특징으로 하는 스택 패키지.
  6. 제 4 항에 있어서, 상기 하나 이상의 제 1 본딩 패드 및 상기 하나 이상의 제 1 더미 패드는 상기 제 1 반도체 칩의 서로 다른 가장자리를 따라서 배치된 것을 특징으로 하는 스택 패키지.
  7. 제 4 항에 있어서, 상기 하나 이상의 제 1 본딩 패드 및 상기 하나 이상의 제 1 더미 패드는 상기 반도체 칩의 서로 반대면 상에 배치된 것을 특징으로 하는 스택 패키지.
  8. 제 4 항에 있어서, 상기 하나 이상의 제 1 본딩 패드 및 상기 패키지 기판은 상기 제 1 반도체 칩을 관통하는 관통 비어를 통해서 연결된 것을 특징으로 하는 스택 패키지.
  9. 제 4 항에 있어서, 상기 제 1 반도체 칩의 크기는 상기 제 2 반도체 칩의 크기 보다 크고, 상기 하나 이상의 제 1 더미 와이어는 상기 제 1 반도체 칩으로부터 상기 패키지 기판을 향하여 포워드-본딩 타입으로 배치된 것을 특징으로 하는 스택 패키지.
  10. 제 4 항에 있어서, 상기 제 1 반도체 칩의 크기는 상기 제 2 반도체 칩의 크기보다 작고, 상기 하나 이상의 제 1 더미 와이어는 상기 패키지 기판으로부터 상기 반도체 칩을 향하여 리버스-본딩 타입으로 배치된 것을 특징으로 하는 스택 패키지.
  11. 제 1 항에 있어서, 상기 하나 이상의 제 1 더미 와이어는 상기 패키지 기판에 부착된 제 1 부분 및 상기 제 1 반도체 칩에 부착된 제 2 부분을 포함하고, 상기 제 1 부분 및 상기 제 2 부분은 서로 분리된 것을 특징으로 하는 스택 패키지.
  12. 제 11 항에 있어서, 상기 하나 이상의 본딩 와이어는 상기 제 2 반도체 칩 및 상기 하나 이상의 제 1 더미 와이어의 상기 제 1 부분을 연결하는 것을 특징으로 하는 스택 패키지.
  13. 제 11 항에 있어서, 상기 제 1 반도체 칩은 출력 단자로 이용되는 하나 이상의 제 1 본딩 패드를 포함하고,
    상기 하나 이상의 제 1 더미 와이어의 상기 제 2 부분은 상기 하나 이상의 제 1 본딩 패드에 부착된 것을 특징으로 하는 스택 패키지.
  14. 제 1 항에 있어서, 상기 제 1 반도체 칩은 상기 패키지 기판의 전면에 부착되고, 상기 패키지 기판의 뒷면에 부착된 하나 이상의 도전성 범프를 더 포함하는 것을 특징으로 하는 스택 패키지.
  15. 패키지 기판;
    상기 패키지 기판 상의 제 1 반도체 칩;
    상기 패키지 기판에 전기적으로 연결되고 상기 패키지 기판 위로 신장된 하나 이상의 제 1 더미 와이어;
    상기 제 1 반도체 칩을 덮고 상기 하나 이상의 제 1 더미 와이어의 일부분을 노출하는 제 1 몰딩 부재;
    상기 제 1 몰딩 부재 상에 배치되고, 상기 하나 이상의 제 1 더미 와이어의 노출된 일부분에 연결된 하나 이상의 중계 패드;
    상기 제 1 몰딩 부재 상의 제 2 반도체 칩; 및
    상기 제 2 반도체 칩 및 상기 하나 이상의 중계 패드를 전기적으로 연결하는 하나 이상의 본딩 와이어를 포함하는 것을 특징으로 하는 스택 패키지.
  16. 제 15 항에 있어서, 상기 하나 이상의 중계 패드는 하나 이상의 도전성 범프를 포함하는 것을 특징으로 하는 스택 패키지.
  17. 패키지 기판;
    상기 패키지 기판 상의 제 1 반도체 칩;
    상기 패키지 기판에 전기적으로 연결되고 상기 패키지 기판 위로 신장된 하나 이상의 제 1 더미 와이어;
    상기 제 1 반도체 칩을 덮고 상기 하나 이상의 제 1 더미 와이어의 일부분을 노출하는 제 1 몰딩 부재;
    상기 제 1 몰딩 부재 상의 제 2 반도체 칩;
    상기 제 2 반도체 칩에 본딩된 하나 이상의 본딩 와이어;
    상기 제 1 몰딩 부재 및 상기 제 2 반도체 칩 사이에 개재되고, 상기 하나 이상의 본딩 와이어 및 상기 하나 이상의 제 1 더미 와이어를 전기적으로 연결시키는 인터포저를 포함하는 것을 특징으로 하는 스택 패키지.
  18. 제 17 항에 있어서, 상기 인터포저는 상기 하나 이상의 제 1 더미 와이어에 연결된 하나 이상의 하부 패드 및 상기 하나 이상의 본딩 와이어에 연결된 하나 이상의 상부 패드를 포함하고, 상기 하나 이상의 하부 패드 및 상기 하나 이상의 상부 패드는 서로 전기적으로 연결된 것을 특징으로 하는 스택 패키지.
  19. 제 1 항 내지 제 18 항의 어느 한 항에 따른 스택 패키지로 구성된 메모리; 및
    상기 메모리를 제어하고 상기 메모리와 데이터를 주고받는 제어기를 포함하는 것을 특징으로 하는 카드.
  20. 패키지 기판 상에 제 1 반도체 칩을 적층하는 단계;
    상기 제 1 반도체 칩 및 상기 패키지 기판을 전기적으로 연결하도록 하나 이상의 제 1 더미 와이어를 형성하는 단계;
    상기 제 1 반도체 칩을 덮고 상기 하나 이상의 제 1 더미 와이어의 일부분을 노출하는 제 1 몰딩 부재를 상기 패키지 기판 상에 형성하는 단계;
    상기 제 1 몰딩 부재 상에 제 2 반도체 칩을 적층하는 단계; 및
    상기 하나 이상의 제 1 더미 와이어의 노출된 일부분 및 상기 제 2 반도체 칩을 전기적으로 연결하는 하나 이상의 본딩 와이어를 형성하는 단계를 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  21. 제 20 항에 있어서, 상기 제 1 몰딩 부재를 형성하는 단계는,
    상기 패키지 기판 상에 상기 제 1 반도체 칩 및 상기 하나 이상의 제 1 더미 와이어를 덮는 몰딩 수지를 형성하는 단계;
    상기 몰딩 수지의 일부분을 제거하여 상기 하나 이상의 제 1 더미 와이어의 일부분을 노출시키는 단계를 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  22. 제 21 항에 있어서, 상기 몰딩 수지의 일부분의 제거는 화학적기계적연마, 에치백, 또는 레이저 드릴링을 이용하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  23. 제 21 항에 있어서, 상기 하나 이상의 제 1 더미 와이어의 일부분을 노출시키면서 상기 하나 이상의 제 1 더미 와이어를 상기 패키지 기판에 연결된 제 1 부분 및 상기 제 1 반도체 칩에 본딩된 제 2 부분으로 분리시키는 것을 특징으로 하는 스택 패키지의 제조 방법.
  24. 제 23 항에 있어서, 상기 하나 이상의 본딩 와이어는 상기 하나 이상의 제 1 더미 와이어의 상기 제 1 부분 및 상기 제 2 반도체 칩을 전기적으로 연결시키는 것을 특징으로 하는 스택 패키지의 제조 방법.
  25. 제 23 항에 있어서, 상기 제 1 몰딩 부재를 형성하는 단계 후, 상기 하나 이상의 제 1 더미 와이의 노출된 일부분 상에 하나 이상의 중계 패드를 형성하는 단계를 더 포함하고,
    상기 하나 이상의 본딩 패드의 양단은 상기 하나 이상의 중계 패드 및 상기 제 2 반도체 칩에 각각 부착하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  26. 제 1 항 내지 제 18 항의 어느 한 항에 따른 스택 패키지로 구성된 메모리;
    상기 메모리와 버스를 통해서 통신하는 프로세서; 및
    상기 버스와 통신하는 입출력 장치를 포함하는 것을 특징으로 하는 시스템.
KR1020070109700A 2007-10-30 2007-10-30 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템 KR20090043898A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070109700A KR20090043898A (ko) 2007-10-30 2007-10-30 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
US12/149,601 US8030747B2 (en) 2007-10-30 2008-05-05 Stacked package and method of manufacturing the same
TW097129831A TW200919691A (en) 2007-10-30 2008-08-06 Stacked package and method of manufacturing the same
JP2008279611A JP2009111392A (ja) 2007-10-30 2008-10-30 スタック・パッケージ及びその製造方法
US13/219,812 US8349651B2 (en) 2007-10-30 2011-08-29 Stacked package and method of manufacturing the same
US13/735,391 US20130122653A1 (en) 2007-10-30 2013-01-07 Stacked Package And Method Of Manufacturing The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070109700A KR20090043898A (ko) 2007-10-30 2007-10-30 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템

Publications (1)

Publication Number Publication Date
KR20090043898A true KR20090043898A (ko) 2009-05-07

Family

ID=40581786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070109700A KR20090043898A (ko) 2007-10-30 2007-10-30 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템

Country Status (4)

Country Link
US (3) US8030747B2 (ko)
JP (1) JP2009111392A (ko)
KR (1) KR20090043898A (ko)
TW (1) TW200919691A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014134118A1 (en) * 2013-02-27 2014-09-04 Invensas Corporation Microelectronic package with consolidated chip structures
US9589930B2 (en) 2014-01-16 2017-03-07 Samsung Electronics Co., Ltd. Semiconductor package including stepwise stacked chips

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9009393B1 (en) 2008-09-23 2015-04-14 Marvell International Ltd. Hybrid solid-state disk (SSD)/hard disk drive (HDD) architectures
US8896126B2 (en) 2011-08-23 2014-11-25 Marvell World Trade Ltd. Packaging DRAM and SOC in an IC package
US8253231B2 (en) * 2008-09-23 2012-08-28 Marvell International Ltd. Stacked integrated circuit package using a window substrate
US8034662B2 (en) * 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure
US8383457B2 (en) * 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
USRE48111E1 (en) * 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
JP5290919B2 (ja) * 2009-09-18 2013-09-18 株式会社ケーヒン 車両用電子制御装置
CN102208396A (zh) * 2010-03-30 2011-10-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
JP2012129464A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置およびその製造方法
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8717059B2 (en) 2011-08-31 2014-05-06 Texas Instruments Incorporated Die having wire bond alignment sensing structures
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
EP2766928A1 (en) 2011-10-03 2014-08-20 Invensas Corporation Stub minimization with terminal grids offset from center of package
EP2764544A1 (en) 2011-10-03 2014-08-13 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
WO2013052080A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
CN103323916A (zh) * 2012-03-22 2013-09-25 鸿富锦精密工业（深圳）有限公司 高频传输模组及光纤连接器
US9069015B2 (en) * 2012-07-12 2015-06-30 Technoprobe S.P.A. Interface board of a testing head for a test equipment of electronic devices and corresponding probe head
JP2014027145A (ja) 2012-07-27 2014-02-06 Toshiba Corp 半導体装置
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
CN103000543A (zh) * 2012-12-18 2013-03-27 可天士半导体（沈阳）有限公司 高信赖性键合方法
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
CN103579171B (zh) * 2013-10-11 2016-03-09 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US20150137389A1 (en) * 2013-11-21 2015-05-21 Samsung Electronics Co., Ltd. Semiconductor package
US9362161B2 (en) * 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
KR102188644B1 (ko) * 2014-11-13 2020-12-08 에스케이하이닉스 주식회사 확장된 대역폭을 갖는 반도체 패키지
KR20160095731A (ko) * 2015-02-04 2016-08-12 에스케이하이닉스 주식회사 패키지 온 패키지 타입 적층 패키지 및 그의 제조방법
KR101685545B1 (ko) * 2015-04-29 2016-12-12 주식회사 바른전자 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
US9607967B1 (en) * 2015-11-04 2017-03-28 Inotera Memories, Inc. Multi-chip semiconductor package with via components and method for manufacturing the same
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
CN105609480B (zh) * 2015-12-24 2018-11-30 合肥矽迈微电子科技有限公司 叠层芯片封装结构
FR3048123B1 (fr) * 2016-02-19 2018-11-16 3D Plus Procede d'interconnexion chip on chip miniaturisee d'un module electronique 3d
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9941248B2 (en) * 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures, pop devices and methods of forming the same
US9793246B1 (en) * 2016-05-31 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Pop devices and methods of forming the same
KR102579877B1 (ko) * 2016-11-22 2023-09-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102591697B1 (ko) * 2019-03-06 2023-10-20 에스케이하이닉스 주식회사 하이브리드 와이어 본딩 구조를 포함한 스택 패키지
US11289467B2 (en) * 2019-09-04 2022-03-29 Samsung Electronics Co., Ltd. Memory device
KR20210028438A (ko) 2019-09-04 2021-03-12 삼성전자주식회사 메모리 장치
US11069646B2 (en) * 2019-09-26 2021-07-20 Nanya Technology Corporation Printed circuit board structure having pads and conductive wire
TWI738434B (zh) * 2020-07-24 2021-09-01 禾瑞亞科技股份有限公司 多晶片封裝製程方法
TWI763070B (zh) * 2020-10-05 2022-05-01 新唐科技股份有限公司 半導體裝置及其控制方法
CN112542378B (zh) * 2020-12-01 2024-03-26 武汉新芯集成电路制造有限公司 半导体器件的制作方法及半导体器件
US11942459B2 (en) 2022-02-14 2024-03-26 Western Digital Technologies, Inc. Semiconductor device package with exposed bond wires

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100265461B1 (ko) * 1997-11-21 2000-09-15 윤종용 더미본딩와이어를포함하는반도체집적회로소자
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6838766B2 (en) * 2000-03-21 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100549311B1 (ko) 2000-08-21 2006-02-02 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2004063824A (ja) * 2002-07-30 2004-02-26 Sony Corp 半導体装置及びその製造方法
JP2004179442A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp マルチチップモジュール
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US7145253B1 (en) * 2004-06-09 2006-12-05 Amkor Technology, Inc. Encapsulated sensor device
JP2006074736A (ja) * 2004-08-02 2006-03-16 Seiko Epson Corp 圧電発振器およびその製造方法
JP2006049569A (ja) * 2004-08-04 2006-02-16 Sharp Corp スタック型半導体装置パッケージおよびその製造方法
US7166924B2 (en) * 2004-08-17 2007-01-23 Intel Corporation Electronic packages with dice landed on wire bonds
JP2007123595A (ja) * 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
JP5036563B2 (ja) * 2006-01-17 2012-09-26 スパンション エルエルシー 半導体装置およびその製造方法
JP2007214238A (ja) * 2006-02-08 2007-08-23 Toshiba Corp 半導体装置およびその製造方法
JP4577228B2 (ja) * 2006-02-09 2010-11-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2008198909A (ja) * 2007-02-15 2008-08-28 Elpida Memory Inc 半導体パッケージ
JP2009044110A (ja) * 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
KR20110041301A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014134118A1 (en) * 2013-02-27 2014-09-04 Invensas Corporation Microelectronic package with consolidated chip structures
US9123600B2 (en) 2013-02-27 2015-09-01 Invensas Corporation Microelectronic package with consolidated chip structures
US9355996B2 (en) 2013-02-27 2016-05-31 Invensas Corporation Microelectronic package with consolidated chip structures
US9589930B2 (en) 2014-01-16 2017-03-07 Samsung Electronics Co., Ltd. Semiconductor package including stepwise stacked chips
US10157883B2 (en) 2014-01-16 2018-12-18 Samsung Electronics Co., Ltd. Semiconductor package including stepwise stacked chips

Also Published As

Publication number Publication date
TW200919691A (en) 2009-05-01
US20090108425A1 (en) 2009-04-30
US20130122653A1 (en) 2013-05-16
JP2009111392A (ja) 2009-05-21
US8349651B2 (en) 2013-01-08
US8030747B2 (en) 2011-10-04
US20110312130A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
KR20090043898A (ko) 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
KR102247916B1 (ko) 계단식 적층 구조를 갖는 반도체 패키지
KR102287754B1 (ko) 칩 적층 반도체 패키지
KR102157551B1 (ko) 반도체 패키지 및 그 제조 방법
KR101924388B1 (ko) 재배선 구조를 갖는 반도체 패키지
US20110169171A1 (en) Dual Interconnection in Stacked Memory and Controller Module
KR101185886B1 (ko) 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
JP5002533B2 (ja) スタック型チップパッケージ構造
KR20140080136A (ko) 반도체 패키지
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
US20100052111A1 (en) Stacked-chip device
KR20090012933A (ko) 반도체 패키지, 스택 모듈, 카드, 시스템 및 반도체패키지의 제조 방법
US8933561B2 (en) Semiconductor device for semiconductor package having through silicon vias of different heights
KR20120058114A (ko) 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
KR20130117109A (ko) 반도체 패키지 및 그 제조 방법
JP2013197387A (ja) 半導体装置
KR20120133057A (ko) 반도체 패키지 및 그 제조방법
KR20120077510A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
US20110115100A1 (en) Semiconductor device
KR20160025945A (ko) 전자부품이 내장된 반도체 패키지
KR101934917B1 (ko) 반도체 패키지 및 그 제조 방법
KR20140063271A (ko) 관통 전극을 갖는 반도체 장치 및 그 제조 방법
JP5852359B2 (ja) メモリデバイスおよびその製造方法
US9620492B2 (en) Package-on-package type stack package and method for manufacturing the same
JP5166903B2 (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid