CN103579171B - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN103579171B
CN103579171B CN201310473397.1A CN201310473397A CN103579171B CN 103579171 B CN103579171 B CN 103579171B CN 201310473397 A CN201310473397 A CN 201310473397A CN 103579171 B CN103579171 B CN 103579171B
Authority
CN
China
Prior art keywords
packaged
plastic packaging
packaging material
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310473397.1A
Other languages
English (en)
Other versions
CN103579171A (zh
Inventor
杜茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201310473397.1A priority Critical patent/CN103579171B/zh
Publication of CN103579171A publication Critical patent/CN103579171A/zh
Application granted granted Critical
Publication of CN103579171B publication Critical patent/CN103579171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明公开了一种半导体封装件及其制造方法，所述半导体封装件包括：第一基板；至少一个预封装件，堆叠在第一基板的表面上并通过键合线电连接到第一基板；以及第一塑封料，包封所述至少一个预封装件和键合线。其中，所述至少一个预封装件中的每个包括：顺序地堆叠的至少一个芯片；第二塑封料，包封所述至少一个芯片；以及导电图案，在第二塑封料上，并且通过形成在第二塑封料中的孔电连接到所述至少一个芯片的焊盘，其中，键合线通过导电图案使所述至少一个预封装件与第一基板电连接。

Description

半导体封装件及其制造方法
技术领域
本发明涉及一种半导体封装件及其制造方法，更具体地说，本发明涉及一种能够改善封装件的良率的半导体封装件及其制造方法。
背景技术
随着对电子器件的高性能、大容量、小体积的需求，已经开发出了在单个封装件中包括多个半导体芯片的堆叠封装结构（例如，NAND闪存堆叠封装件）。在这种堆叠封装结构中，通常在基板上堆叠多个芯片，通过键合线将各个芯片分别电连接到基板，并利用塑封料来包封该结构，从而形成半导体封装件。
当进行多芯片堆叠时，随着芯片数量的增多，通常需要减薄芯片的厚度。如果芯片数量较多，则单个芯片出现问题的几率也会相应增大。在这种情况下，如果一个芯片出现了问题，则整个封装件都将被废弃。另外，这种情况往往在全部封装完成之后才能被发现，因此会造成较大的损失。
发明内容
为了解决现有技术中存在的一种或多种问题，本发明的一方面提供了一种半导体封装件，所述半导体封装件包括：第一基板；至少一个预封装件，堆叠在第一基板的表面上并通过键合线电连接到第一基板；以及第一塑封料，包封所述至少一个预封装件和键合线。所述至少一个预封装件中的每个包括：彼此堆叠的至少一个芯片；第二塑封料，包封所述至少一个芯片；以及导电图案，在第二塑封料上，并且通过形成在第二塑封料中的孔电连接到所述至少一个芯片的焊盘，其中，键合线通过导电图案使所述至少一个预封装件与第一基板电连接。
根据本发明的另一方面，导电图案可包含铜、钨和钛。
根据本发明的另一方面，所述至少一个预封装件可以在第一基板上沿第一方向彼此偏移，所述至少一个芯片可以在预封装件中沿第二方向彼此偏移。
本发明的另一方面提供了一种制造半导体封装件的方法，该方法包括下述步骤：制备至少一个预封装件；将所述至少一个预封装件堆叠在第一基板上，并通过键合线电连接到第一基板；以及利用第一塑封料包封所述至少一个预封装件和键合线。其中，制备至少一个预封装件的步骤包括：顺序地堆叠至少一个芯片；利用第二塑封料包封所述至少一个芯片；以及在第二塑封料上形成导电图案，使得导电图案电连接到所述至少一个芯片的焊盘，其中，键合线通过导电图案使所述至少一个预封装件与第一基板电连接。
根据本发明的另一方面，在第二塑封料上形成导电图案的步骤可以包括下述步骤：在第二塑封料中形成至少一个孔，所述至少一个孔从第二塑封料的表面连接到所述至少一个芯片的焊盘的表面；涂覆导电材料，使导电材料填充所述至少一个孔并且在第二塑封料的表面形成导电层；以及对导电材料进行图案化。
根据本发明的另一方面，可以利用激光形成所述至少一个孔，导电材料可以包含铜、钨和钛。
根据本发明的另一方面，所述方法还可包括在制备至少一个预封装件之后且在将所述至少一个预封装件堆叠在第一基板上之前，对所述至少一个预封装件进行测试。
根据本发明的另一方面，所述至少一个芯片的背面可以暴露在第二塑封料之外。
根据本发明的另一方面，所述至少一个预封装件可以在第一基板上沿第一方向彼此偏移，所述至少一个芯片可以在预封装件中沿第二方向彼此偏移。
附图说明
通过下面结合附图进行的对实施例的描述，本发明的上述和/或其他目的和优点将会变得更加清楚，其中：
图1是示出根据本发明示例性实施例的半导体封装件的示意性剖视图；
图2A至图2L是示出根据本发明示例性实施例的半导体封装件的制造方法的示意性剖视图；
图3是示出根据本发明示例性实施例的形成在预封装件上的导电图案的示意性平面图。
具体实施方式
在下文中，将参照附图更详细地描述本发明，附图中示出了本发明的示例性实施例，然而，仅以说明性的意义来提供这些实施例，而不是出于限制性的目的。相反，提供这些实施例使得本公开将是彻底的和完整的，并将把本发明的范围充分地传达给本领域技术人员。
图1是示出根据本发明示例性实施例的半导体封装件的示意性剖视图。
参照图1，根据本发明示例性实施例的半导体封装件100可以包括：第一基板110；至少一个预封装件200，堆叠在第一基板110的表面上并通过键合线120电连接到第一基板110；以及第一塑封料130，包封所述至少一个预封装件200和键合线120。
第一基板110可以提供机械支撑和/或将芯片内信号传输到外界或者将外部信号传输到芯片中。第一基板110可以是印刷电路板。根据本发明的一个示例实施例，第一基板110的基本结构为中间为玻璃纤维填充树脂，玻璃纤维填充树脂两侧附着有铜制成的布线层，布线层上为防焊层。然而本发明不限于此，第一基板110可以是其它能够支撑芯片和/或传输信号的结构。例如，根据本发明的另一个实施例，第一基板110可以是引线框架，即铜或者合金材料经过刻蚀形成图案。
至少一个预封装件200可以利用粘合层（未示出）与第一基板110结合，当预封装件200为多个时，多个预封装件200之间可以利用粘合层（未示出）彼此连接。此外，多个预封装件200之间可以沿相同的方向彼此偏移，以暴露各个预封装件200的电连接结构，从而容易地利用键合线120将预封装件200连接到第一基板110。例如，多个预封装件200可以沿第一方向彼此偏移。
所述至少一个预封装件200中的每个可以包括：顺序地堆叠的至少一个芯片220；第二塑封料230，包封所述至少一个芯片220；以及导电图案240，在第二塑封料230上，并且通过形成在第二塑封料230中的孔250电连接到所述至少一个芯片220的焊盘（未示出）。
根据本发明的一个实施例，预封装件200中的芯片220可以直接和第二塑封料230暴露在表面，并直接在芯片220和第二塑封料230上制作电路而形成。因此，预封装件200可以不需要基板支撑，因此，能够进一步减小预封装件的厚度。另外，所述至少一个预封装件200之间可通过贴片薄膜210彼此连接。贴片薄膜210由具有粘性的薄膜形成，因此可以确保预封装件200之间或者预封装件与第一基板110之间的牢固的结合。
至少一个芯片220之间可以利用粘合层（未示出）彼此连接。此外，多个芯片220之间可以沿相同的方向彼此偏移，以暴露各个芯片220的焊盘（未示出）。例如，多个芯片220可以沿第二方向彼此偏移。第二方向可以与第一方向相同。
电图案240通过形成在第二塑封料230中的孔250电连接到所述至少一个芯片220的焊盘，因此，当使用键合线120将导电图案240电连接到第一基板110时，可以将芯片220的焊盘连接到第一基板110中的电路。导电图案240可以由各种具有良好的导电性的材料形成，例如，导电图案240可以包含铜、钨和钛。然而本发明不限于此，可以使用其他导电材料来形成导电图案240。
孔250可以形成在第二塑封料230中，并且可以从第二塑封料230的表面连接到所述至少一个芯片的焊盘的表面。可以利用激光形成孔250，然而本发明不限于此。
图2A至图2L是示出根据本发明示例性实施例的半导体封装件的制造方法的示意性剖视图。图3是示出根据本发明示例性实施例的形成在预封装件上的导电图案的示意性平面图。
首先，参照图2A至图2F来描述根据本发明示例性实施例的预封装件200的制造方法。
首先，参照图2A，将至少一个芯片220设置在临时载板310上。在本实施例中，将三个芯片220彼此叠置地设置在临时载板310上。然而本发明不限于此，芯片220的数量可以是等于或大于1的任意数量。三个芯片220中的最下面的芯片可以利用粘合层（未示出）与临时载板310结合，并且三个芯片220之间可以利用粘合层（未示出）彼此连接。此外，三个芯片220之间可以沿相同的方向彼此偏移，以暴露各个芯片220的焊盘（未示出）。例如，如图2A中所示，多个芯片220可以依次向右偏移。
参照图2B，在图2A的结构上形成第二塑封料230。可利用压合塑封工艺来形成第二塑封料230，例如，将塑封料粉先预先放置在塑封型腔内，然后将贴好芯片220的临时载板310连同芯片220，埋入塑封料粉中，然后加热加压，将塑封料粉固化，从而可形成第二塑封料230。根据本发明的一个实施例，芯片220的背面可以暴露在第二塑封料之外。因此，能够在确保封装件功能的情况下尽可能地减少厚度，从而在封装件内设置更多的芯片。
参照图2C，在第二塑封料230的表面上形成孔250。孔250可以形成在第二塑封料230中，并且可以从第二塑封料230的表面（例如，上表面）连接到所述至少一个芯片的焊盘的表面。可以利用激光形成孔250，然而本发明不限于此，也可以通过蚀刻等工艺来形成孔250。
参照图2D，在形成有孔250的第二塑封料230的表面上涂覆导电材料241，使得导电材料241填充到孔250中并且在第二塑封料230的表面上形成导电材料层。导电材料241可以包含铜、钨和钛。然而本发明不限于此，可以将其他导电材料用作导电材料241。
参照图2E至图2F，在涂覆导电材料241之后，对导电材料241进行打磨，从而形成平坦的导电材料层242。然后，对导电材料层242进行光刻、刻蚀等工艺，从而形成导电图案240。然而，本发明不限于此，除了上述工艺之外，也可以不对导电材料层打磨等操作，而是使用其他的掩模工艺或蚀刻工艺来使导电材料241的表面平整并形成导电图案240。下面将参照图3来描述导电图案240的一个示例性实施例。此外，还可以不使用上面描述的涂覆工艺，可以通过丝网印刷、化学气相沉积、溅射或其他类似的方法来形成导电图案240。
参照图3，导电图案240形成在第二塑封料230的表面上。导电图案240包括多个导电单元，每个导电单元对应于芯片220的一个焊盘。其中，每个导电单元可包括焊盘部分245和连接部分246。焊盘部分245形成在每个导电单元的一侧，并且具有较大的面积。当预封装件与外部器件（例如第一基板110）进行电连接时，可将键合线连接到焊盘部分245，从而提供较大的焊接面积。因此，可以容易地执行焊接工艺，并且有助于提高焊接强度。连接部分246从焊盘部分245向封装件的内部延伸。连接部分246可以延伸到第二塑封料1中的孔250上方，并且连接部分246可以与填充在孔250中的导电材料电连接，从而使焊盘部分245与对应的芯片220的焊盘彼此电连接。
在形成导电图案240之后，可以利用检测仪器对预封装件进行检测。如图2F所示。可以使检测仪器的探针900与导电图案240（例如，焊盘部分245）接触，使得探针900分别电连接到芯片220的焊盘，从而执行检测操作。根据当前实施例，在形成导电图案240之后对预封装件进行检测，然而本发明不限于此，可以在后续步骤中对预封装件进行检测，或者也可以不对预封装件进行检测。
然后，参照图2H至图2J，可以将形成有导电图案240的预封装结构与临时载板310分开，然后，将预封装结构设置在贴片薄膜210上，并利用切割工艺将预封装结构切割成为单个的预封装件200。
接下来，将至少一个预封装件200堆叠在第一基板110上。在本实施例中，将三个预封装件200叠置地设置在第一基板110上。然而本发明不限于此，预封装件200的数量可以是等于或大于1的任意数量。三个预封装件200中的最下面的预封装件可以利用贴片薄膜210与第一基板110结合，并且三个预封装件200之间可以利用贴片薄膜210彼此连接。此外，三个预封装件200之间可以沿相同的方向彼此偏移，以暴露各个预封装件200上的导电图案240。例如，如图2K中所示，三个预封装件200可以依次向右偏移。
然后，利用键合线120将预封装件200电连接到第一基板110。例如，可以利用键合线120将预封装件200的导电图案240电连接到形成在第一基板110中的电路（未示出）。然后，形成第一塑封料130，以包封预封装件200和键合线120。第一塑封料130可以由与第二塑封料230相同或相似的材料利用相同或相似的工艺形成。然而本发明不限于此，第一塑封料130也可以由与第二塑封料230不同的工艺并使用不同的材料形成。
虽然上述实施例中示出了在封装件100中的预封装件200与预封装件200中的芯片220均沿相同的方向（即，向右）偏移，然而本发明不限于此，预封装件200的偏移方向可以与芯片220的偏移方向不同。例如，芯片220可以依次向左偏移，预封装件200可以依次向右偏移。此外，两个不同的预封装件200中的芯片220的偏移方向也可以彼此不同。另外，虽然在图2A至图2L中示出了导电图案240形成在预封装件的上表面上，然而本发明不限于此，根据封装件的不同结构，导电图案240也可以形成在预封装件的下表面或侧表面上。
根据本发明的示例性实施例，可以通过用少量芯片形成预封装件，然后在利用预封装件形成具有更多个芯片的封装件。因此，可以在形成最终的封装件之前对预封装件进行与测试，因此可以提前淘汰掉一部分有缺陷的预封装件，从而保证进行最终堆叠的模块均为良品，这样可以减少不良导致的损失，提高最终良率。
虽然已经结合特定的示例性实施例描述了本发明，但是本领域普通技术人员应当理解，在不脱离本发明的精神和范围的情况下，可以对示例性实施例进行各种形式和细节上的改变或替换，本发明的范围由权利要求及其等同物限定。

Claims (9)

1.一种半导体封装件，所述半导体封装件包括：
第一基板；
至少一个预封装件，堆叠在第一基板的表面上并通过键合线电连接到第一基板；以及
第一塑封料，包封所述至少一个预封装件和键合线，
其中，所述至少一个预封装件中的每个包括：
顺序地堆叠的至少一个芯片；
第二塑封料，包封所述至少一个芯片；以及
导电图案，在第二塑封料上，并且通过形成在第二塑封料中的孔电连接到所述至少一个芯片的焊盘，
其中，键合线通过导电图案使所述至少一个预封装件与第一基板电连接。
2.如权利要求1所述的半导体封装件，其中，导电图案包含铜、钨和钛。
3.如权利要求1所述的半导体封装件，其中，预封装件的数量为多个，多个预封装件在第一基板上沿第一方向彼此偏移，每个预封装件中包括的芯片的数量为多个，包括在每个预封装件中的多个芯片在该预封装件中沿第二方向彼此偏移。
4.一种制造半导体封装件的方法，该方法包括下述步骤：
制备至少一个预封装件；
将所述至少一个预封装件堆叠在第一基板上，并通过键合线电连接到第一基板；以及
利用第一塑封料包封所述至少一个预封装件和键合线，
其中，制备至少一个预封装件的步骤包括：
顺序地堆叠至少一个芯片；
利用第二塑封料包封所述至少一个芯片；以及
在第二塑封料上形成导电图案，使得导电图案电连接到所述至少一个芯片的焊盘，
其中，键合线通过导电图案使所述至少一个预封装件与第一基板电连接。
5.如权利要求4所述的方法，其中，在第二塑封料上形成导电图案的步骤包括下述步骤：
在第二塑封料中形成至少一个孔，所述至少一个孔从第二塑封料的表面连接到所述至少一个芯片的焊盘的表面；
涂覆导电材料，使导电材料填充所述至少一个孔并且在第二塑封料的表面形成导电层；以及
对导电材料进行图案化。
6.如权利要求5所述的方法，其中，利用激光形成所述至少一个孔，导电材料包含铜、钨和钛。
7.如权利要求4所述的方法，所述方法还包括在制备至少一个预封装件之后且在将所述至少一个预封装件堆叠在第一基板上之前，对所述至少一个预封装件进行测试。
8.如权利要求4所述的方法，其中，所述至少一个芯片的背面暴露在第二塑封料之外。
9.如权利要求4所述的方法，其中，预封装件的数量为多个，多个预封装件在第一基板上沿第一方向彼此偏移，每个预封装件中包括的芯片的数量为多个，包括在每个预封装件中的多个芯片在该预封装件中沿第二方向彼此偏移。
CN201310473397.1A 2013-10-11 2013-10-11 半导体封装件及其制造方法 Active CN103579171B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310473397.1A CN103579171B (zh) 2013-10-11 2013-10-11 半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310473397.1A CN103579171B (zh) 2013-10-11 2013-10-11 半导体封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN103579171A CN103579171A (zh) 2014-02-12
CN103579171B true CN103579171B (zh) 2016-03-09

Family

ID=50050619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310473397.1A Active CN103579171B (zh) 2013-10-11 2013-10-11 半导体封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN103579171B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405771B (zh) * 2014-09-11 2018-11-27 旭景科技股份有限公司 安装芯片于印刷电路板上的方法
CN106470527B (zh) * 2015-08-21 2018-12-14 旭景科技股份有限公司 用于形成增强型指纹辨识模块的印刷电路板结构
US10049953B2 (en) 2015-09-21 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
US9917072B2 (en) 2015-09-21 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated stacked package with a fan-out redistribution layer (RDL) and a same encapsulating process
CN107301981B (zh) * 2016-04-15 2020-07-10 台湾积体电路制造股份有限公司 集成的扇出型封装件以及制造方法
CN110634819A (zh) * 2019-09-27 2019-12-31 华天科技（西安）有限公司 一种带有散热片的存储类产品封装结构及制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111392A (ja) * 2007-10-30 2009-05-21 Samsung Electronics Co Ltd スタック・パッケージ及びその製造方法
CN102064163A (zh) * 2010-04-02 2011-05-18 日月光半导体制造股份有限公司 堆栈封装组件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
US7242081B1 (en) * 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
US7615409B2 (en) * 2006-06-29 2009-11-10 Sandisk Corporation Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
KR101766725B1 (ko) * 2010-10-06 2017-08-09 삼성전자 주식회사 칩 스택을 구비하는 반도체 장치, 반도체 시스템 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111392A (ja) * 2007-10-30 2009-05-21 Samsung Electronics Co Ltd スタック・パッケージ及びその製造方法
CN102064163A (zh) * 2010-04-02 2011-05-18 日月光半导体制造股份有限公司 堆栈封装组件

Also Published As

Publication number Publication date
CN103579171A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN103325703B (zh) 在封装件形成期间探测芯片
CN103579171B (zh) 半导体封装件及其制造方法
TWI418001B (zh) 半導體封裝結構及其製造方法
CN104851814B (zh) 集成电路封装件及其形成方法
JP6061937B2 (ja) 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法
CN103872028B (zh) 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
CN101026103A (zh) 具有凹腔的层叠封装件及其制造方法
KR20130091624A (ko) 반도체 장치 및 그 제조방법
US20110053318A1 (en) Fabrication method of package structure
CN104051354A (zh) 半导体封装件及其制法
CN103187327A (zh) 用于集体制造仅包括经验证的pcb的3d电子模块的方法
JP2009141228A (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
CN105280601A (zh) 封装结构及封装基板结构
CN103151330B (zh) 线路基板及线路基板制作工艺
JP2008130932A (ja) 側面電極付半導体チップ及びその製造方法並びにその半導体チップを積層した３次元実装モジュール
CN105489565A (zh) 嵌埋元件的封装结构及其制法
CN109427726A (zh) 电子封装结构及其封装基板与制法
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
CN105655258B (zh) 嵌入式元件封装结构的制作方法
CN104124212A (zh) 半导体封装件及其制法
CN103208467B (zh) 内嵌封装体的封装模块及其制造方法
CN108630626A (zh) 无基板封装结构
TWI538098B (zh) 半導體結構及其製造方法
KR20010004340A (ko) 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant