KR101685545B1 - 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지 - Google Patents

인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR101685545B1
KR101685545B1 KR1020150060415A KR20150060415A KR101685545B1 KR 101685545 B1 KR101685545 B1 KR 101685545B1 KR 1020150060415 A KR1020150060415 A KR 1020150060415A KR 20150060415 A KR20150060415 A KR 20150060415A KR 101685545 B1 KR101685545 B1 KR 101685545B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
die
semiconductor package
component
Prior art date
Application number
KR1020150060415A
Other languages
English (en)
Other versions
KR20160128684A (ko
Inventor
강의석
Original Assignee
주식회사 바른전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 바른전자 filed Critical 주식회사 바른전자
Priority to KR1020150060415A priority Critical patent/KR101685545B1/ko
Priority to CN201610251582.XA priority patent/CN106102340A/zh
Priority to TW105112973A priority patent/TWI595617B/zh
Publication of KR20160128684A publication Critical patent/KR20160128684A/ko
Application granted granted Critical
Publication of KR101685545B1 publication Critical patent/KR101685545B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

본 발명은 다이 스태킹에 관한 것으로서, 상세하게는 다이가 장착된 인쇄회로기판의 하면에 다른 인쇄회로기판에 장착된 다이를 부착하여 다이 스태킹을 하는 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이러한 방법을 이용하여 제작된 반도체 패키지에 관한 것이다. 본 발명에 따른 반도체 패키지는 제2 인쇄회로기판에 장착된 다이(Die) 상에 제1 인쇄회로기판이 적층된 구조를 가지며, 제2 인쇄회로기판과, 상기 제2 인쇄회로기판에 장착된 제2 다이 및 제2 부품과, 상기 제2 다이에 적층된 제1 인쇄회로기판과, 상기 제1 인쇄회로기판에 장착된 제1 다이 및 제1 부품과, 상기 제1 다이를 감싸는 제1 몰딩부와, 상기 제2 인쇄회로기판을 감싸는 제2 몰딩부를 포함한다.

Description

인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지{Multi die stacking method using Printed Circuit Board and semiconductor package employing it}
본 발명은 다이 스태킹에 관한 것으로서, 상세하게는 다이가 장착된 인쇄회로기판의 하면에 다른 인쇄회로기판에 장착된 다이를 부착하여 다이 스태킹을 하는 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이러한 방법을 이용하여 제작된 반도체 패키지에 관한 것이다.
SIP(system in package)는 여러 블록을 개별적인 칩으로 구현한 후 수동 소자들까지 한꺼번에 단일 패키지에 결합시킨 시스템을 말한다. 마이크로프로세서를 포함해 여러 개의 칩으로 구성되는 일종의 다중 칩 모듈(MCM: Multi Chip Module)의 하나이다.
SIP는 개발 기간이 짧고 비용이 저렴하며, 다품종 소량 생산이 쉽고, 수율이 높은 장점이 있다. SIP는 여러 다른 기술들과 이종 부품들을 단일 패키지 위에 구현한 점에서 시스템 온 칩(SoC: System On Chip)과 구분되며, 단독 시스템을 위해 개발된다는 점에서 기능이 다른 칩 여러 개가 패키지화된 다중 칩 모듈(MCM)과 구분된다.
도 1은 SIP를 나타낸 도면으로, 개별 칩으로 구현된 블록 즉, 다이(Die)를 인쇄회로기판 상에 적층(stacking)한 구조를 도시하고 있다.
도 1을 참조하면, 인쇄회로기판(PCB)(1)에 다수의 다이(2)가 적층되고 각 다이(2)는 와이어(3)를 통해 기판(1)과 전기적으로 연결된다. 다이(2) 상에 다른 다이(2)를 적층할 때 DAF(Die Attach Film) 테이프(4)를 이용하여 부착한다.
도 1의 (a)는 다이를 계단 형태로 적층(stair stacking)한 것이고, (b)는 다이를 지그재그 형태로 적층(zigzag stacking)한 것이고, (c)는 다이를 일정하게 적층(same stacking)한 것을 나타낸다.
도 2는 기판(1) 상에 적층된 다이의 평면도를 나타낸 것이다.
도 2를 참조하면, 기판(1) 상에 제1 다이(2a)가 장착되어 있고, 제1 다이(2a) 상에는 제2 다이(2b)가 적층되어 있다.
제1 다이(2a)는 제1 와이어(3a)를 통해 기판(1)과 전기적으로 연결되고, 제2 다이(2b)는 제2 와이어(3b)를 통해 기판(1)과 전기적으로 연결되어 있다. 다이(2)의 본딩 패드(5)는 다이(2)의 외각에 형성되며 사각형 구조에서 최대 4면에 해당하는 외각 방향에 본딩 패드(5)가 배치된다.
그러나 도 3과 같이 설계하고자 하는 기판(1)의 크기가 작고 여러 개의 부품을 장착해야 하는 경우 기판(1) 상에 부품을 배치하는 것이 쉽지 않다.
특히 다이(2a)의 크기가 크고 본딩 패드(5)가 사방에 배치되어 있는 경우, 다른 다이(2b)를 적층하고 기판(1) 상에 부품을 장착하여 반도체 패키지를 설계하는 것이 상당히 어렵다는 문제점이 있다.
등록특허 제10-1349591호
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 본 발명의 목적은 설계하고자 하는 제품의 크기가 작더라도 여러 부품을 배치하는데 어려움이 없도록 하는 것이다.
본 발명의 다른 목적은 크기가 크고 본딩 패드가 사방에 배치된 다이가 장착되어 있는 경우에도 다른 다이 및 표면실장형 부품에 대한 배치 설계를 용이하게 할 수 있도록 하는 것이다.
이를 위하여, 본 발명에 따른 멀티 다이 스태킹 방법은 인쇄회로기판을 이용한 멀티 다이 스태킹 방법으로서, 제1 인쇄회로기판의 상면에 제1 부품 및 제1 다이(Die)를 장착하는 단계와, 상기 제1 다이와 상기 제1 인쇄회로기판 간에 와이어 본딩을 하는 단계와, 상기 와이어를 고정하기 위해 상기 제1 다이 주변에 몰딩 처리하는 단계와, 웨이퍼 링에 설치된 DAF 테이프에 상기 제1 인쇄회로기판의 하면을 부착하여 상기 웨어퍼 링에 상기 제1 인쇄회로기판을 고정하는 단계와, 상기 웨이퍼 링에 고정된 제1 인쇄회로기판을 일정한 크기로 절단하는 단계와, 제2 인쇄회로기판의 상면에 제2 부품 및 제2 다이를 장착하는 단계와, 상기 제2 다이와 상기 제2 인쇄회로기판 간에 와이어 본딩을 하는 단계와, 상기 제2 인쇄회로기판의 제2 다이 상에 상기 일정 크기로 절단한 제1 인쇄회로기판을 적층하는 단계와, 상기 적층한 제1 인쇄회로기판과 상기 제2 인쇄회로기판 간에 와이어 본딩을 하는 단계와, 상기 제2 인쇄회로기판에 몰딩 처리하는 단계와, 상기 몰딩 처리된 제2 인쇄회로기판을 일정한 크기로 절단하는 단계와, 상기 일정한 크기로 절단한 제2 인쇄회로기판의 라운드 부분을 다듬는 단계를 포함한다.
또한 본 발명에 따른 반도체 패키지는 제2 인쇄회로기판에 장착된 다이(Die) 상에 제1 인쇄회로기판이 적층된 구조를 가진다.
또한 본 발명에 따른 반도체 패키지는 제2 인쇄회로기판과, 상기 제2 인쇄회로기판에 장착된 제2 다이 및 제2 부품과, 상기 제2 다이에 적층된 제1 인쇄회로기판과, 상기 제1 인쇄회로기판에 장착된 제1 다이 및 제1 부품과, 상기 제1 다이를 감싸는 제1 몰딩부와, 상기 제2 인쇄회로기판을 감싸는 제2 몰딩부를 포함한다.
상술한 바와 같이, 설계하고자 하는 제품의 크기가 작고 여러 개의 부품을 장착해야 할 때 본 발명에 따른 다이 스태킹 방법을 사용하면 어려움 없이 부품 배치가 가능한 효과가 있다.
또한 인쇄회로기판에 크기가 크고 본딩 패드가 사방에 배치된 다이가 장착되어 있는 경우 다른 다이 및 표면실장형 부품에 대한 배치 설계를 용이하게 할 수 있는 효과가 있다.
또한 인쇄회로기판을 사용하여 다이 스태킹하는 구조이므로 일반 반도체 FAB(Fabrication)로 설계하는 것보다 비용을 절감할 수 있는 효과가 있다.
도 1은 인쇄회로기판 상에 다이(Die)가 적층(stacking)되어 있는 구조를 나타낸 도면.
도 2는 인쇄회로기판 상에 다이가 적층된 구조의 평면도.
도 3은 크기가 작은 인쇄회로기판에 4방향 본딩 패드가 배치된 다이가 적층된 구조의 평면도.
도 4는 본 발명에 따른 제1 인쇄회로기판을 제작하는 모습을 나타낸 도면.
도 5는 본 발명에 따른 반도체 패키지에서 제1 인쇄회로기판의 적층 구조를 나타낸 도면.
도 6은 본 발명에 따른 반도체 패키지를 나타낸 도면.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다.
본 발명의 상세한 설명에 앞서, 동일한 구성요소에 대해서는 다른 도면상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.
본 발명은 인쇄회로기판을 이용하여 멀티 다이 스태킹을 구현한 것으로, 도 4는 본 발명에 따른 멀티 다이 스태킹에 사용되는 인쇄회로기판(제1 인쇄회로기판)을 제작하는 모습을 나타낸 것이다.
또한 도 5는 본 발명의 멀티 다이 스태킹에 의해 제작된 반도체 패키지에서 제1 인쇄회로기판의 적층 구조를 나타낸 것이고, 도 6은 본 발명의 멀티 다이 스태킹에 의해 제작 완료된 반도체 패키지를 나타낸 것이다.
도 4 내지 6을 참조하면, 먼저 본 발명에 따른 멀티 다이 스태킹에 사용할 제1 인쇄회로기판의 적층 구조를 제작한다.
제1 인쇄회로기판(10)의 적층 구조는 도 5와 같이 구성된다.
제1 인쇄회로기판(10)에는 DAF(Die Attach Film) 테이프(12)를 통해 제1 다이(20)가 장착되어 있고, 표면 실장기술(SMT)에 통해 제1 부품(24)이 장착되어 있다.
제1 다이(20)와 제1 인쇄회로기판(10)은 와이어 본딩을 통해 전기적으로 접속되며, 와이어(22)의 고정 및 보호를 위해 제1 다이(20) 주변에 제1 몰딩부(30)가 형성되어 있다.
다음 제2 인쇄회로기판(10a)의 적층 구조를 제작하고 제1 인쇄회로기판(10)과 제2 인쇄회로기판(10a)을 연결하여 본 발명에 따른 반도체 패키지를 제작한다.
반도체 패키지의 적층 구조는 도 6과 같이 구성된다.
제2 인쇄회로기판(10a)에는 DAF 테이프(12)를 통해 제2 다이(20a)가 장착되어 있고, 제2 다이(20a)와 제2 인쇄회로기판(10a)은 와이어 본딩을 통해 전기적으로 접속된다.
제2 다이(20a)에는 제1 인쇄회로기판(10)이 장착되어 인쇄회로기판을 이용한 멀티 다이 스태킹 구조를 이루고 있으며, 제1 인쇄회로기판(10)과 제2 인쇄회로기판(10a)은 와이어 본딩을 통해 전기적으로 접속된다.
제2 인쇄회로기판(10a)은 제2 몰딩부(40)로 싸여 있어, 제2 다이(20a)와 제2 인쇄회로기판(10a) 간의 와이어, 제1 인쇄회로기판(10)과 제2 인쇄회로기판(10a) 간의 와이어가 고정 및 보호되고, 제1 인쇄회로기판(10)에 장착된 제1 부품(24)도 보호될 수 있다.
도 6에서, 제2 인쇄회로기판(10a)에 제2 다이(20a)만 장착되어 있는 구조이나 제1 인쇄회로기판(10)의 적층 구조와 같이 부품(제2 부품)이 표면 실장기술을 통해 장착될 수 있다.
이와 같이 인쇄회로기판을 이용한 멀티 다이 스태킹 구조의 반도체 패키지를 제작하는 과정에 대해서 구체적으로 설명한다.
먼저 제1 인쇄회로기판(10)을 준비하여 그 상면에 칩 단위별로 제1 부품(24) 및 제1 다이(20)를 장착한다.
제1 부품(24)은 저항, 콘덴서 등의 수동소자로서 표면 실장 기술(SMT)을 이용하여 제1 인쇄회로기판(10)에 장착한다.
제1 다이(20)는 웨이퍼 레벨 패키지 기술에 의해 제작된다. 웨이퍼 레벨 패키지 기술은 웨이퍼 상태에서 한 번에 패키징 공정을 수행한 후 칩을 절단하여 완제품을 만드는 기술이다. 이 기술은 웨이퍼 상태로 내장되는 칩 온 보드(COB: Chip On Board) 타입의 반도체 패키지 제조에 이용되고 있다.
제1 다이(20)는 DAF 테이프(12)를 이용하여 제1 인쇄회로기판(10)에 부착된 후 와이어 본딩을 통해 제1 인쇄회로기판(10)과 전기적으로 접속된다.
다음 와이어 본딩을 고정하기 위해 제1 다이(20) 주변에 수지계 물질을 도포하여 몰딩 처리(EMC porting)를 수행한다.
이와 같이 제1 다이(20) 및 제1 부품(24)이 장착된 제1 인쇄회로기판(10)이 완성되면, 도 4의 (a)와 같이 제1 인쇄회로기판(10)을 웨이퍼 링(50)에 고정한다. 웨이퍼 링(wafer ring)(50)에는 DAF 테이프(12)가 설치되어 제1 인쇄회로기판(10)의 하면을 DAF 테이프(12)에 부착하여 제1 인쇄회로기판(10)을 웨이퍼 링(50)에 고정한다.
다음, 도 4의 (b)와 같이, 일정한 크기 즉, 칩 단위로 제1 인쇄회로기판(10)을 절단(sawing)하여, 도 5와 같이 칩 단위의 제1 인쇄회로기판(10)을 제작한다.
동일한 방법으로 제2 인쇄회로기판(10a)의 상면에 칩 단위마다 제2 다이(20a) 및 제2 부품(미도시)를 장착하고, 제2 다이(20a)와 제2 인쇄회로기판(10a) 간에 와이어 본딩을 한다.
다음 제2 인쇄회로기판(10a)의 제2 다이(20a) 상에 칩 단위로 절단한 제1 인쇄회로기판(10)을 적층한다.
칩 단위로 절단한 제1 인쇄회로기판(10)을 제2 인쇄회로기판(10a)에 적층한 후 제1 인쇄회로기판(10)과 제2 인쇄회로기판(10a) 간에도 와이어 본딩을 수행할 수 있다.
이어서 제2 인쇄회로기판(10a) 전체에 수지계 물질 등을 도포하여 몰딩 처리를 수행한다.
몰딩 처리된 제2 인쇄회로기판(10a)을 일정한 크기 즉, 제품(칩) 단위로 절단하고 칩 단위로 절단한 제2 인쇄회로기판(10a)의 라운드 부분을 다듬어(route) 반도체 패키지를 완성한다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다.
따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
10: 제1 인쇄회로기판(PCB) 10a: 제2 인쇄회로기판
12: DAF 테이프 20: 제1 다이
20a: 제2 다이 22: 와이어
24: 제1 부품 30: 제1 몰딩부
40: 제2 몰딩부

Claims (7)

  1. 제1 인쇄회로기판의 상면에 제1 부품 및 제1 다이(Die)를 장착하는 단계와,
    상기 제1 다이와 상기 제1 인쇄회로기판 간에 와이어 본딩을 하는 단계와,
    상기 와이어를 고정하기 위해 상기 제1 다이 주변에 몰딩 처리하는 단계와,
    웨이퍼 링에 설치된 DAF 테이프에 상기 제1 인쇄회로기판의 하면을 부착하여 상기 웨어퍼 링에 상기 제1 인쇄회로기판을 고정하는 단계와,
    상기 웨이퍼 링에 고정된 제1 인쇄회로기판을 일정한 크기로 절단하는 단계와,
    제2 인쇄회로기판의 상면에 제2 다이를 장착하는 단계와,
    상기 제2 다이와 상기 제2 인쇄회로기판 간에 와이어 본딩을 하는 단계와,
    상기 제2 인쇄회로기판의 제2 다이 상에 상기 일정 크기로 절단한 제1 인쇄회로기판을 적층하는 단계와,
    상기 적층한 제1 인쇄회로기판과 상기 제2 인쇄회로기판 간에 와이어 본딩을 하는 단계와,
    상기 제2 인쇄회로기판에 몰딩 처리하는 단계와,
    상기 몰딩 처리된 제2 인쇄회로기판을 일정한 크기로 절단하는 단계와,
    상기 일정한 크기로 절단한 제2 인쇄회로기판의 라운드 부분을 다듬는 단계를 포함하는 인쇄회로기판을 이용한 멀티 다이 스태킹 방법.
  2. 제1항에 있어서,
    상기 제2 인쇄회로기판의 상면에 제2 부품을 장착하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판을 이용한 멀티 다이 스태킹 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 부품 및 제2 부품은 표면 실장기술을 이용하여 상기 제1 인쇄회로기판 및 제2 인쇄회로기판의 상면에 각각 장착하고, 상기 제1 다이 및 제2 다이는 상기 제1 인쇄회로기판 및 제2 인쇄회로기판의 상면에 DAF 테이프를 이용하여 장착하는 것을 특징으로 하는 인쇄회로기판을 이용한 멀티 다이 스태킹 방법.
  4. 제2 인쇄회로기판에 장착된 제2 다이(Die) 상에, 칩 단위로 제1 다이가 복수 개 장착된 인쇄회로기판을 DAF 테이프가 설치된 웨이퍼 링에 고정하여 칩 단위로 절단한 제1 인쇄회로기판이 적층된 구조를 가진 반도체 패키지.
  5. 삭제
  6. 삭제
  7. 제2 인쇄회로기판과,
    상기 제2 인쇄회로기판에 장착된 제2 다이 및 제2 부품과,
    칩 단위로 제1 다이 및 제1 부품이 복수 개 장착된 인쇄회로기판이 DAF 테이프가 설치된 웨이퍼 링에 고정된 후 칩 단위로 절단되어 상기 제2 다이에 적층된 제1 인쇄회로기판과,
    상기 제1 다이를 감싸는 제1 몰딩부와,
    상기 제2 인쇄회로기판을 감싸는 제2 몰딩부를 포함하는 반도체 패키지.
KR1020150060415A 2015-04-29 2015-04-29 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지 KR101685545B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150060415A KR101685545B1 (ko) 2015-04-29 2015-04-29 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지
CN201610251582.XA CN106102340A (zh) 2015-04-29 2016-04-21 利用印刷电路板的多裸片堆叠方法及利用其的半导体封装件
TW105112973A TWI595617B (zh) 2015-04-29 2016-04-26 利用印刷電路板的多裸片堆疊方法及利用其的半導體封裝件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150060415A KR101685545B1 (ko) 2015-04-29 2015-04-29 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20160128684A KR20160128684A (ko) 2016-11-08
KR101685545B1 true KR101685545B1 (ko) 2016-12-12

Family

ID=57528097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150060415A KR101685545B1 (ko) 2015-04-29 2015-04-29 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지

Country Status (3)

Country Link
KR (1) KR101685545B1 (ko)
CN (1) CN106102340A (ko)
TW (1) TWI595617B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110178457B (zh) * 2016-11-17 2020-10-30 株式会社新川 安装头

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120306103A1 (en) * 2004-05-20 2012-12-06 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517701C (zh) * 2004-12-02 2009-07-22 日月光半导体制造股份有限公司 多晶片的封装结构
CN1905140A (zh) * 2005-07-29 2007-01-31 矽品精密工业股份有限公司 图像传感器封装件及其所用的光学玻璃与加工方法
TW200715430A (en) * 2005-10-05 2007-04-16 Advanced Semiconductor Eng Chip package structure and method of fabricating the same
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
CN100524741C (zh) * 2006-12-08 2009-08-05 日月光半导体制造股份有限公司 堆叠式封装结构
KR20080068299A (ko) * 2007-01-18 2008-07-23 엘지이노텍 주식회사 반도체 모듈 및 그 제조방법
KR101349591B1 (ko) 2007-02-22 2014-01-08 엘지이노텍 주식회사 다이 스태킹 구조의 칩소자
KR20090043898A (ko) * 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
CN101866915B (zh) * 2009-04-15 2015-08-19 三星电子株式会社 集成电路装置及其操作方法、存储器存储装置及电子系统
US9230898B2 (en) * 2009-08-17 2016-01-05 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
KR101483553B1 (ko) * 2013-09-06 2015-01-21 주식회사 바른전자 근거리 무선통신용 페라이트 안테나를 구비하는 반도체 패키지 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120306103A1 (en) * 2004-05-20 2012-12-06 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof

Also Published As

Publication number Publication date
KR20160128684A (ko) 2016-11-08
TW201639097A (zh) 2016-11-01
TWI595617B (zh) 2017-08-11
CN106102340A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
KR101910263B1 (ko) 지지 부재들을 가진 적층 반도체 다이 어셈블리들 및 연관된 시스템들 및 방법들
TWI377658B (en) Integrated circuit package system with leadframe array
US20150311186A1 (en) Stacked semiconductor die assemblies with die support members and associated systems and methods
CN105556663B (zh) 用于封装体叠层产品的具有引线的集成式封装设计
KR101685545B1 (ko) 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지
CN106711102B (zh) 半导体器件、对应的生产和使用的方法以及对应的装置
US10681821B2 (en) Methods and devices for improved space utilization in wafer based modules
US7989931B2 (en) Integrated circuit package system with under paddle leadfingers
US8643156B2 (en) Lead frame for assembling semiconductor device
US20150029678A1 (en) Substrateless device and the method to fabricate thereof
US8853840B2 (en) Semiconductor package with inner and outer leads
JP5968827B2 (ja) 半導体パッケージおよびその製造方法
US10978432B2 (en) Semiconductor package
CN116097400A (zh) 具有堆叠无源部件的多层半导体封装件
KR101261483B1 (ko) 반도체 패키지 제조 방법
US8148825B2 (en) Integrated circuit package system with leadfinger
CN111033704B (zh) 带应力引导材料的集成电路封装件
KR101927425B1 (ko) 비지에이(bga) 타입 반도체 패키지를 스택한 멀티칩 패키지
KR101247720B1 (ko) 반도체 패키지 장치 및 이의 제조방법
KR101001207B1 (ko) 리드프레임을 이용한 칩 적층형 반도체 패키지 및 그 제조 방법
KR101354503B1 (ko) 반도체 패키지 제조방법
US20150311143A1 (en) Lead frames having metal traces with metal stubs
JP2005340352A (ja) 半導体モジュール及びその製造方法
TW201503307A (zh) 管芯堆積方法及利用其之半導體封裝
US20150162269A1 (en) Semiconductor die package with insulated wires for routing power signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant