KR101261483B1 - 반도체 패키지 제조 방법 - Google Patents

반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR101261483B1
KR101261483B1 KR1020110078542A KR20110078542A KR101261483B1 KR 101261483 B1 KR101261483 B1 KR 101261483B1 KR 1020110078542 A KR1020110078542 A KR 1020110078542A KR 20110078542 A KR20110078542 A KR 20110078542A KR 101261483 B1 KR101261483 B1 KR 101261483B1
Authority
KR
South Korea
Prior art keywords
redistribution layer
semiconductor chip
carrier substrate
semiconductor
redistribution
Prior art date
Application number
KR1020110078542A
Other languages
English (en)
Other versions
KR20130016543A (ko
Inventor
김현주
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020110078542A priority Critical patent/KR101261483B1/ko
Publication of KR20130016543A publication Critical patent/KR20130016543A/ko
Application granted granted Critical
Publication of KR101261483B1 publication Critical patent/KR101261483B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements

Abstract

반도체 패키지 제조 방법은 필름 형태의 재배선층을 형성하는 단계, 상기 재배선층을 캐리어 기판 상에 정렬하는 단계, 상기 캐리어 기판 상에 정렬된 재배선층 상에 복수의 반도체 칩을 배치하는 단계, 상기 복수의 반도체 칩을 상기 재배선층과 함께 몰딩하여 몰딩부를 형성하는 단계, 상기 캐리어 기판을 제거하는 단계, 상기 캐리어 기판이 제거되어 노출되는 재배선층 상에 외부 접속 부재를 형성하는 단계 및 상기 몰딩부를 복수개의 패키지 단위로 절단하는 단계를 포함한다. 따라서 재배선층을 형성하는 별도의 공정 없이 매우 단순한 공정에 의해서 재배선층을 포함하는 반도체 패키지를 제작할 수 있다.

Description

반도체 패키지 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지 제조 방법에 관한 것으로, 보다 상세하게는 재배선층을 먼저 형성하는 반도체 패키지의 제조 방법에 관한 것이다.
최근 반도체 칩의 패키지는 반도체 칩의 박형화 및 미세화 추세에 발맞추어 이러한 칩들을 패키징 하고자 다양한 새로운 기술들을 접목시키고 있다.
그 중 하나의 기술로서 볼 수 있는 것이 반도체 칩을 패키징 할 때에 기판을 사용하지 않고, 몰딩층 상에 재배선층을 형성하는 재배선층(Redistribution Layer : RDL ) 기술이다.
기존의 기판은 코어층을 포함하여, 플라스틱 재질로 형성되기 때문에, 상당한 두께를 가지고 있었다. 따라서 이러한 기판 위에 반도체 칩을 패키징 하는 경우 상당한 두께를 가지는 패키징을 하게 된다. 이에 반해, 기존의 기판을 이용하지 않고, 반도체 칩을 몰딩한 후, 상기 반도체 칩 및 몰딩층에 재배선층을 형성하는 경우 상당한 두께를 줄일 수 있다. 따라서 최근에는 이러한 재배선층을 이용한 방법으로 반도체 패키징을 하는 경우가 많다.
하지만, 이러한 재배선층을 이용하여 반도체 칩을 패키징 하는 경우에는 상기 재배선층을 형성함에 있어서, 상기 반도체 칩 및 몰딩층 상에 별도의 적층 공정 등을 통해서 세밀한 작업 하에 재배선층을 형성하여야 한다. 이러한 공정은 비용과 시간이 많이 드는 단점이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 재배선층을 먼저 형성하여 부착하는 반도체 패키지 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 일 실시예에 의한 반도체 패키지 제조 방법은 필름 형태의 재배선층을 형성하는 단계, 상기 재배선층을 캐리어 기판 상에 정렬하는 단계, 상기 캐리어 기판 상에 정렬된 재배선층 상에 복수의 반도체 칩을 배치하는 단계, 상기 복수의 반도체 칩을 상기 재배선층과 함께 몰딩하여 몰딩부를 형성하는 단계, 상기 캐리어 기판을 제거하는 단계, 상기 캐리어 기판이 제거되어 노출되는 재배선층 상에 외부 접속 부재를 형성하는 단계 및 상기 몰딩부를 복수개의 패키지 단위로 절단하는 단계를 포함한다.
일 실시예에 있어서, 상기 필름 형태의 재배선층은 접착부를 더 포함하는 것을 특징으로 할 수 있다.
일 실시예에 있어서, 상기 재배선층은 상기 반도체 칩을 실장하는 반도체 칩 실장부와 재배선 회로를 구성하는 재배선 회로부를 포함하는 것을 특징으로 할 수 있다.
일 실시예에 있어서, 상기 캐리어 기판 상에 복수개의 반도체 칩을 배치하는 단계 이후에, 상기 반도체 칩 상에 복수개의 방열판을 배치하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 반도체 칩을 상기 재배선층과 함께 몰딩하여 몰딩부를 형성하는 단계에서 형성되는 몰딩부는 상기 방열판을 노출하는 것을 특징으로 할 수 있다.
일 실시예에 있어서, 상기 외부 접속 부재는 솔더볼인 것을 특징으로 할 수 있다.
상기한 본 발명에 의하면, 재배선층을 먼저 형성하여 반도체 칩을 재배선층 상에 실장한 후 몰딩층을 형성하기 때문에, 재배선층을 형성하기 위하여 복잡한 공정을 거칠 필요 없이 매우 간편하게 반도체 패키지를 제작할 수 있다.
또한, 상기 재배선층 상에 반도체 칩을 실장한 후 상기 반도체 칩 상에 방열판을 얹는 공정을 하나 더 추가하는 것만으로, 방열판을 형성할 수 있어서, 간편한 공정에 의해 반도체 패키지의 방열 효과를 극대화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법에 사용되는 재배선층을 나타내는 평면도이다.
도 3은 도 2의 재배선층의 'A' 영역을 나타내는 평면도이다.
도 4a 및 4b는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법 중 일부를 설명하기 위한 사시도 및 단면도이다.
도 5a 및 5b는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법 중 일부를 설명하기 위한 사시도 및 단면도이다.
도 6a 및 6b는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법 중 일부를 설명하기 위한 사시도 및 단면도이다.
도 7a 및 7b는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법 중 일부를 설명하기 위한 사시도 및 단면도이다.
도 8a 및 8b는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법 중 일부를 설명하기 위한 사시도 및 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 흐름도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법은 필름 형태의 재배선층을 형성하는 단계(S110), 상기 재배선층을 캐리어 기판 상에 정렬하는 단계(S120), 재배선층 상에 복수의 반도체 칩을 배치하는 단계(S130), 몰딩부를 형성하는 단계(S140), 캐리어 기판을 제거하는 단계(S150), 외부 접속 부재를 형성하는 단계(S160), 복수개의 패키지 단위로 절단하는 단계(S170)를 포함한다.
본 실시예에서 반도체 칩 패키지는 필름 형태의 재배선층을 먼저 형성하는(S110) 것을 특징으로 한다. 일반적인 반도체 패키지 공정에서 재배선층은 상기 반도체 칩이 몰딩부에 의해 몰딩된 이후 상기 반도체 칩 및 몰딩부의 바닥면 상에 재배선층을 직접 형성하는 방법을 택하여 왔다. 하지만 본 실시예에서는 필름 현태의 재배선층을 먼저 형성하고, 상기 반도체 칩을 상기 재배선층에 실장한 후, 상기 몰딩층을 형성한다. 따라서 두께가 얇고, 전기적 성능이 좋은 패키지를 생산하면서, 공정의 간소화가 가능해졌다.
도 2는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법에 사용되는 재배선층을 나타내는 평면도이다. 도 3은 도 2의 재배선층의 'A' 영역을 나타내는 평면도이다.
도 2를 참조하면, 본 실시예에 따른 반도체 칩 패키지의 제조에 사용되는 재배선층은 복수개의 재배선 회로 패턴(110)들을 포함한다. 상기 재배선층은 몰딩층을 형성한 이후에 다시 수개의 단위 패키지로 분할하여 형성될 것이어서, 도 2에 도시된 바와 같이 필름형태로 형성되는 재배선층에는 복수개의 재배선 회로 패턴(110)들을 포함한다.
도 3을 참조하면, 하나의 재배선 회로 패턴(110)은 반도체 칩 실장부(111)와 재배선 회로부(112)를 포함한다. 상기 반도체 칩 실장부(111)에는 반도체 칩이 실장되는 영역이고, 재배선 회로부(112)는 재배선 회로부(112)가 위치하는 영역이다. 상기 반도체 칩 실장부(111)는 반도체 칩이 실장하는 영역이지만, 경우에 따라서는 재배선 회로의 일부가 형성될 수 있다.
상기 재배선 회로 패턴(110)은 필름 형태로 형성되며, 도시된 바와 같이, 회로 패턴(115)과 필름 본체(117)로 형성되어 있다. 상기 필름 본체(117)의 표면에는 도시된 바와 같이 별도의 접착물질을 더 포함할 수 있다. 상기 접착물질은 상기 재배선 회로 패턴(110) 및 이들이 군집되어 있는 재배선층(100) 상에 반도체 칩이 실장될 때에 이를 고정하는 역할을 할 수 있다.
도 4a 및 4b는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법 중 일부를 설명하기 위한 사시도 및 단면도이다.
도 4a 및 4b를 참조하면, 필름 형태의 재배선층을 형성하는 단계(S110) 및 상기 재배선층을 캐리어 기판 상에 정렬하는 단계(S120)에서는 필름 형태의 재배선층(100)을 먼저 형성하고, 형성된 상기 재배선층(100)을 캐리어 기판(200) 상에 정렬한다. 상기 재배선층(100)은 앞서 언급한 바와 같이 칩이 실장되는 칩 실장부와 재배선회로가 위치하는 재배선 회로부를 포함하고 있으며, 경우에 따라서는 상기 칩 실장부의 위치해도 상기 재배선 회로부의 일부가 위치할 수 있다.
상기 재배선층(100)은 필름 형태로 형성되어 있기 때문에, 별도의 가공 처리 없이 상기 캐리어 기판(200)상에 정렬만 하면 바로 반도체 칩을 실장할 수 있다. 상기 재배선층(100)은 한 면 또는 양 면에 접착물질을 도포할 수 있다. 상기 접착물질은 반도체 칩 또는 캐리어 기판에 좀 더 잘 고정될 수 있도록 하는 역할을 한다. 물론 상기 접착 물질은 상기 재배선층(100)이 상기 반도체 칩 또는 후에 형성될 수 있는 외부 접속 부재의 형성에 방해가 되지 않는 위치에만 도포 된다.
도 5a 및 5b는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법 중 일부를 설명하기 위한 사시도 및 단면도이다.
도 5a 및 5b를 참조하면, 상기 캐리어 기판 상에 정렬된 재배선층 상에 복수의 반도체 칩을 배치하는 단계(S130)에서는 상기 캐리어 기판(200) 상에 정렬된 재배선층(100) 상으로 다이싱 된 복수개의 반도체 칩(310)들을 상기 재배선층(100)의 지정된 위치에 정렬한다. 상기 재배선층(100)에는 복수의 칩 실장부를 포함하고 있다. 상기 칩 실장부 상으로 복수개의 반도체 칩(310)들을 실장하여 상기 재배선층(100)과 상기 복수개의 반도체 칩(310)들을 전기적으로 연결한다. 이 경우 별도의 몰딩층을 형성하여 재배선층을 한 층씩 형성하는 방법에 비해 매우 간편하게 재배선층(100)과 반도체 칩(310)의 전기적인 연결을 확보할 수 있다.
도 6a 및 6b는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법 중 일부를 설명하기 위한 사시도 및 단면도이다.
도 6a 및 6b를 참조하면, 상기 복수의 반도체 칩을 상기 재배선층과 함께 몰딩하여 몰딩부를 형성하는 단계(S140)에서는 상기 캐리어 기판(200)상에 배치된 재배선층(100) 및 복수개의 반도체 칩(310)을 함께 감싸는 몰딩부(410)를 형성한다. 상기 몰딩부(410)는 상기 재배선층(100)을 지지하고, 상기 반도체 칩(310)을 외부로부터 보호하는 역할을 한다. 상기 재배선층(100)이 상기 캐리어 기판(200)과 상기 몰딩부(410)를 분리하는 역할을 담당하기 때문에, 상기 캐리어 기판(200)을 상기 몰딩부(410)가 감싸거나 고정하지 않는다.
또한, 경우에 따라서는 상기 반도체 칩(310) 상에 별도의 방열판을 부착하여 상기 반도체 칩(310) 및 방열판(미도시)과 함께 상기 몰딩부(410)를 형성할 수 있다. 이렇게 제작하는 경우 별도의 방열판을 부착하는 공정을 보다 쉽게 진행할 수 있으며, 몰딩부(410)가 제일 나중에 형성되기 때문에, 상기 몰딩부(410)에 의해서 상기 방열판의 고정이 쉽게 이루어진다. 상기 방열판을 설치하여 반도체 패키지를 제작하는 경우에는 상기 방열판이 외부 노출되도록 상기 몰딩부(410)를 형성하는 것이 바람직하다.
도 7a 및 7b는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법 중 일부를 설명하기 위한 사시도 및 단면도이다.
도 7a 및 7b를 참조하면, 상기 캐리어 기판을 제거하는 단계(S150) 및 상기 캐리어 기판이 제거되어 노출되는 재배선층 상에 외부 접속 부재를 형성하는 단계(S160)에서는 상기 캐리어 기판(200)을 상기 재배선층(100)으로부터 분리하고 상기 재배선층(100)아래에 외부 접속 부재(510)들을 전기적으로 연결시켜 형성한다. 앞서 언급한 바와 같이 상기 캐리어 기판(200)은 상기 재배선층(100)으로부터 비교적 용이하게 분리 및 제거가 가능하며, 이를 위해 상기 재배선층(100)의 면 중 상기 캐리어 기판(200)과 접촉하는 면에 특수한 물질을 도포할 수 있다.
상기 외부 접속 부재(510)는 상기 재배선층(100)과 전기적으로 연결되어 상기 반도체 칩(310)이 외부와 전기적인 신호를 주고받을 수 있는 기능을 한다. 상기 외부 접속 부재(510)는 솔더를 포함할 수 있으며, 기타 금속재질을 이용하여 형성될 수도 있다.
도 8a 및 8b는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법 중 일부를 설명하기 위한 사시도 및 단면도이다.
도 8a 및 8b를 참조하면, 상기 몰딩부를 복수개의 패키지 단위로 절단하는 단계(S170)는 상기 외부 접속 부재(510)가 형성된 재배선층(100) 및 몰딩부(410)를 함께 절단하여, 복수개의 반도체 패키지를 얻는다. 상기 재배선층(100)은 회로의 디자인에서부터 서로 절단되어 개개의 패키지를 구성할 수 있도록 설계되며, 필요에 따라서는 커팅을 위한 가이드라인을 포함하여, 더욱 용이하게 반도체 패키지로 절단할 수 있도록 가이드 할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 실시예에 따르면, 재배선층을 먼저 형성하여 반도체 칩을 재배선층 상에 실장한 후 몰딩층을 형성하기 때문에, 재배선층을 형성하기 위하여 복잡한 공정을 거칠 필요 없이 매우 간편하게 반도체 패키지를 제작할 수 있다.
또한, 상기 재배선층 상에 반도체 칩을 실장한 후 상기 반도체 칩 상에 방열판을 얹는 공정을 하나 더 추가하는 것만으로, 방열판을 형성할 수 있어서, 간편한 공정에 의해 반도체 패키지의 방열 효과를 극대화할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 재배선층 200 : 캐리어 기판
310 : 반도체 칩 410 : 몰딩층
510 : 외부 접속 부재

Claims (6)

  1. 필름 형태의 재배선층을 형성하는 단계;
    상기 재배선층을 캐리어 기판 상에 정렬하는 단계;
    상기 캐리어 기판 상에 정렬된 재배선층 상에 복수의 반도체 칩을 배치하는 단계;
    상기 복수의 반도체 칩을 상기 재배선층과 함께 몰딩하여 몰딩부를 형성하는 단계;
    상기 캐리어 기판을 제거하는 단계;
    상기 캐리어 기판이 제거되어 노출되는 재배선층 상에 외부 접속 부재를 형성하는 단계 및
    상기 몰딩부를 복수개의 패키지 단위로 절단하는 단계를 포함하고,
    상기 재배선층은 상기 반도체 칩을 실장하는 반도체 칩 실장부와 재배선 회로를 구성하는 재배선 회로부를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  2. 제1항에 있어서,
    상기 필름 형태의 재배선층은 접착물질을 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 캐리어 기판 상에 복수개의 반도체 칩을 배치하는 단계 이후에,
    상기 반도체 칩 상에 복수개의 방열판을 배치하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  5. 제4항에 있어서,
    상기 복수의 반도체 칩을 상기 재배선층과 함께 몰딩하여 몰딩부를 형성하는 단계에서 형성되는 몰딩부는 상기 방열판을 노출하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  6. 제5항에 있어서,
    상기 외부 접속 부재는 솔더볼인 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020110078542A 2011-08-08 2011-08-08 반도체 패키지 제조 방법 KR101261483B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110078542A KR101261483B1 (ko) 2011-08-08 2011-08-08 반도체 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110078542A KR101261483B1 (ko) 2011-08-08 2011-08-08 반도체 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20130016543A KR20130016543A (ko) 2013-02-18
KR101261483B1 true KR101261483B1 (ko) 2013-05-10

Family

ID=47895869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110078542A KR101261483B1 (ko) 2011-08-08 2011-08-08 반도체 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR101261483B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605600B1 (ko) 2014-02-04 2016-03-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US11024604B2 (en) 2019-08-10 2021-06-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298828B1 (ko) 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298828B1 (ko) 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법

Also Published As

Publication number Publication date
KR20130016543A (ko) 2013-02-18

Similar Documents

Publication Publication Date Title
JP5619276B2 (ja) 誘電体塊上に端子を有するマイクロ電子パッケージ
US7795715B2 (en) Leadframe based flash memory cards
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
EP3664127A2 (en) Semiconductor package having a laser-activatable mold compound
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US20090014876A1 (en) Wafer level stacked package having via contact in encapsulation portion and manufacturing method thereof
US9147627B2 (en) Flip chip MLP with conductive ink
US7489044B2 (en) Semiconductor package and fabrication method thereof
TWI646607B (zh) 無芯積體電路封裝系統及其製造方法
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
US7154166B2 (en) Low profile ball-grid array package for high power
KR102222415B1 (ko) 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법
US9029203B2 (en) Method of fabricating semiconductor package
US20110241187A1 (en) Lead frame with recessed die bond area
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR101261483B1 (ko) 반도체 패키지 제조 방법
US9761570B1 (en) Electronic component package with multple electronic components
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
US20160163624A1 (en) Package structure
US7183631B2 (en) Package structure module of bump posited type lead frame
KR101384342B1 (ko) 반도체 패키지
KR100979998B1 (ko) 반도체 패키지 제조용 히트블럭

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee