KR20080068299A - 반도체 모듈 및 그 제조방법 - Google Patents

반도체 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR20080068299A
KR20080068299A KR1020070005853A KR20070005853A KR20080068299A KR 20080068299 A KR20080068299 A KR 20080068299A KR 1020070005853 A KR1020070005853 A KR 1020070005853A KR 20070005853 A KR20070005853 A KR 20070005853A KR 20080068299 A KR20080068299 A KR 20080068299A
Authority
KR
South Korea
Prior art keywords
module
substrate
semiconductor package
package
semiconductor
Prior art date
Application number
KR1020070005853A
Other languages
English (en)
Inventor
손경주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070005853A priority Critical patent/KR20080068299A/ko
Publication of KR20080068299A publication Critical patent/KR20080068299A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 모듈 및 그 제조방법에 관한 것이다.
본 발명에 의한 반도체 모듈은 칩 부품이 탑재된 모듈 기판; 상기 모듈 기판의 상면에 탑재된 반도체 패키지; 상기 반도체 패키지 상면에 부착된 탑재형 모듈을 포함한다.
본 발명 실시 예에 따른 반도체 모듈 제조방법은 모듈 기판의 상면에 칩 부품을 실장하는 단계; 상기 모듈 기판의 상면에 반도체 패키지를 탑재하는 단계; 상기 반도체 패키지의 상면에 탑재형 모듈을 탑재하는 단계를 포함한다.
반도체, 모듈, 패키지, 적층

Description

반도체 모듈 및 그 제조방법{Semiconductor module and manufacturing method thereof}
도 1은 종래 반도체 모듈을 나타낸 단면도.
도 2는 본 발명 실시 예에 따른 반도체 모듈을 나타낸 단면도.
도 3의 (a)는 반도체 패키지를 나타낸 도면이며, (b)는 탑재형 반도체 모듈을 나타낸 도면.
도 4는 본 발명 실시 예에 따른 반도체 모듈의 분해 사시도.
도 5는 본 발명 실시 예에 따른 반도체 모듈의 다른 예를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100,200 : 반도체 모듈 110,151,210,251 : 기판
120,220 : 칩 부품 130,230 : 반도체 패키지
140,240: 접착부재 150,250 : 탑재형 모듈
155,255 : 베어 다이 157,257 : 밀봉부재
본 발명은 반도체 모듈 및 그 제조방법에 관한 것이다.
최근 휴대폰, PDA(Personal Digital Assistant), 스마트폰 등의 이동통신단말기, 각종 미디어용 단말기(예: MP3 기기)에 대한 다기능화 및 소형화 추세에 따라서, 단말기에 내장되는 각종 부품 또는 이와 연계된 헤드셋 기기에 내장되는 모듈들이 소형화 추세로 개발되고 있다. 이러한 모듈의 소형화를 위해 수동 소자, 능동 소자, IC 칩 등의 부품을 하나의 패키지로 구현하는 연구가 시도되고 있다.
도 1은 종래 반도체 모듈을 나타낸 도면이다.
도 1을 참조하면, 반도체 모듈(40)은 기판(10) 위에 패키지 특성에 따라 하나 이상의 칩 부품(20,21)을 실장하고, 몰드 부재(30)로 몰딩한 구조이다.
상기 기판(10) 위에는 소정의 회로 배선(12)이 형성되고, 내부의 비아 홀(14)을 통해 다른 층과 전기적으로 연결된다. 상기 회로 배선(12)에는 상기 칩 부품(20)을 실장하기 위해 본드 패드가 인쇄되며, 상기 본드 패드 이외의 영역은 커버 시트로 코팅된다.
그리고 칩 부품(20)은 솔더를 이용하여 표면실장기술(SMT: Surface Mount Technology)로 실장하거나, 와이어 본딩 방식 또는 플립 본딩 방식을 이용하여 실장할 수 있다. 또한 IC와 같은 칩 부품은 기판 상면에 접착 부재로 접착시킨 후 와이어 본딩을 수행하게 된다.
그리고 몰드 부재(30)는 상기 기판(10)에 실장된 칩 부품(20)을 외부 환경으로부터 보호하기 위해 소정 높이로 몰딩된다.
한편, 상기와 같은 반도체 패키지는 모듈 제품이 증가되면서 다양한 종류의 패키지가 개발, 출시되고 있다. 여러 종류의 패키지가 하나의 모듈에 구성되는 경우, 대부분 모듈 기판 위에 흩어 뿌려 모듈을 구성하는 방식을 적용하고 있다.
최근에는 하나의 패키지 위에 패키지를 쌓는 패키지 온 패키지(POP : Package on package) 구조가 좋은 대안으로 떠오르고 있으나, 초소형, 초박형 모듈에는 그 두께 때문에 적용하기 어려운 문제가 있다.
본 발명은 반도체 모듈 및 그 제조방법을 제공한다.
본 발명은 반도체 모듈의 상면에 새로운 반도체 모듈을 탑재할 수 있도록 한 반도체 모듈 및 그 제조방법을 제공한다.
본 발명은 적층형 반도체 모듈 사이에 하나 이상의 패키지를 탑재할 수 있도록 한 반도체 모듈 및 그 제조방법을 제공한다.
본 발명에 의한 반도체 모듈은 칩 부품이 탑재된 모듈 기판; 상기 모듈 기판의 상면에 탑재된 반도체 패키지; 상기 반도체 패키지 상면에 부착된 탑재형 모듈을 포함한다.
본 발명 실시 예에 따른 반도체 모듈 제조방법은 모듈 기판의 상면에 칩 부품을 실장하는 단계; 상기 모듈 기판의 상면에 반도체 패키지를 탑재하는 단계; 상기 반도체 패키지의 상면에 탑재형 모듈을 탑재하는 단계를 포함한다.
이하에서 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 모듈에 대하여 상세히 설명한다.
도 2는 본 발명의 실시 예에 따른 반도체 모듈을 나타낸 측 단면도이다.
도 2를 참조하면,반도체 모듈(100)은 모듈 기판(110), 반도체 패키지(130), 탑재형 모듈(150)을 포함한다.
상기 모듈 기판(110)은 HTCC(High temperature cofired ceramic) 혹은 LTCC(Low temperature co-fired ceramic)와 같은 세라믹 기판이나 PCB 기판 등을 포함한다. 이러한 기판(110) 상에는 사전에 설계된 본딩 패드(112), 비아 홀(via hole)(114), 쓰루 홀(Through hole), 그라운드 패턴 등이 형성되어, 칩 부품들의 신호 라인, 그라운드 라인 등을 구성하게 된다.
이러한 모듈 기판(110)에는 상면 또는/및 내부에 하나 이상, 그리고 한 종류 이상의 칩 부품(120)이 실장될 수 있다. 상기 칩 부품(120)은 기판(110)의 상면에 탑재 가능한 부품 소자로서, 예컨대 MLCC, 칩 인덕터, 칩 저항, 칩 스위치 등의 칩 부품, 다이오드 등의 회로 소자, 각종 필터, 집적회로, 인쇄 저항이나 박막 콘덴서, 인덕터, 플레쉬 메모리 등을 포함할 수 있다. 본 발명은 설명의 편의를 위해 수동 소자인 칩 부품(120)을 표면실장기술을 이용하여 솔더 본딩되는 구조를 나타내었으며, 상기 칩 부품의 종류 또는 개수에 한정하는 것은 아니다.
이러한 칩 부품(120)은 기판(110)의 상면에 하나 이상이 표면실장기술(SMT)을 통해 솔더 본딩될 수 있으며, 고주파 모듈의 회로 또는 기능에 따라서 탑재되는 부품 개수가 변경될 수 있다. 또한 상기 칩 부품(120)은 연결 배선에 전기적으로 연결되는 방식으로서, 플립 칩, 와이어 본딩 등의 방식 중에서 어느 한 방식으로 실장될 수 있다. 또한 접착 부재를 이용하여 칩 부품을 접착시킨 후 와이어를 이용하여 본딩할 수도 있다.
상기 모듈 기판(110)의 내부에는 반도체 패키지(130) 및 탑재형 모듈(150)이 탑재된다. 상기 모듈 기판(110)의 내부에 일정 깊이(H)를 갖는 캐비티(116)를 형성하여 반도체 패키지(130)를 탑재할 수도 있고, 캐비티가 없이 모듈 기판(110)의 상면에 탑재할 수도 있다. 이는 반도체 모듈(100)의 전체 두께에 따라 변경될 수 있으며, 상기 캐비티 깊이(H)를 최대 모듈 기판의 1/2 깊이로 할 수 있다.
도 3의 (a)에 도시된 바와 같이, 상기 반도체 패키지(130)는 도전성 범프 또는 도전성 볼(132) 등을 이용하여 본딩 패드(112)에 플립 본딩된다. 이러한 반도체 패키지(130)는 WLP(Wafer level package), 플립 칩 패키지, 칩 스케일 패키지, 볼 그리드 어레이(BGA) 패키지 중 적어도 하나를 이용할 수 있다.
이러한 도전성 볼 부착 방법은 도전성 볼(132)을 반도체 패키지(130)의 본딩 패드(131)와 모듈 기판(110)의 본딩 패드(112)에 정렬시킨 후 부착하고, 리플로우 공정을 통해 도전성 볼(132)을 용융시켜 주면, 도전성 볼이 본딩 패드(112)(131)에 완전히 접합된다. 여기서, 도전성 볼(132)은 모듈 기판 또는 패키지 하부에 미리 부착되어 있을 수도 있다. 이와 같이 반도체 패키지(130)의 하부에 도전성 볼을 이용함으로써 입출력 핀 수의 확대, 패키지 실장 밀도의 증가, 전기 신호 전달경로를 단축시켜 줄 수 있다.
상기 반도체 패키지(130) 위에는 탑재형 모듈(150)이 부착되는 데, 상기 탑 재형 모듈(150)은 에폭시 등의 접착 부재(140)를 이용하여 반도체 패키지(130)의 상면에 부착된다.
도 3의 (b)에 도시된 바와 같이, 상기 탑재형 모듈(150)에는 탑재형 기판(151) 상에 하나 이상의 패키지 또는/및 베어 다이(155) 등이 적층 구조로 탑재될 수 있는 데, 상기 베어 다이(155)가 탑재된 경우 탑재형 기판(151)에 에폭시를 이용하여 다이 어태칭 공정에 의해 부착되며, 와이어(156)를 이용하여 탑재형 기판(151)에 본딩된다. 상기 탑재형 기판에 탑재될 수 있는 패키지로서, WLP(Wafer level package), 플립 칩 패키지, 칩 스케일 패키지, 볼 그리드 어레이(BGA) 패키지 중 적어도 하나를 이용할 수 있다.
그리고 상기 베어 다이 표면에는 상기 베어 다이(155)를 보호하기 위해 캡슐화(Encapsulation)되는 인캡부 또는 밀봉부재(157)를 설치하게 되는 데, 상기 밀봉부재(157)는 실리콘 또는 에폭시를 이용한 주조 공정(cast process) 또는 트랜스퍼 성형 등으로 캡슐화 공정을 이용할 수 있다. 상기 밀봉 부재(157)는 렌즈 형상으로 형성될 수도 있다. 이러한 밀봉 부재(157)는 열전도가 높은 재질을 이용하거나, 전자파 차폐를 위한 금속 차폐층을 더 구비할 수도 있다.
또한 상기 탑재형 기판(151)에는 상면에 본딩 패드(153)가 형성되고, 솔더를 이용하여 하나 이상의 칩 부품(152)을 표면실장기술(SMT)로 탑재할 수 있다.
그리고 상기 탑재형 기판(151)의 본딩 패드(153)와 모듈 기판(110)의 본딩 패드(112)를 와이어(154)로 서로 연결해 줌으로써, 적층 구조의 기판 상호 간을 전기적으로 연결시켜 줄 수 있다.
이와 같이, 반도체 모듈(100)의 모듈 기판(110)에 반도체 패키지(130) 및 탑재형 모듈(150)을 적층 구조로 탑재해 줌으로써, 패키지를 갖는 모듈의 두께를 줄여주고, 탑재형 기판(151)을 부착하여 와이어 본딩 실장 면적을 최소화할 수 있다. 또한 반도체 모듈을 소형화할 수 있다.
여기서, 도 4에 도시된 바와 같이, 모듈 기판(110)에 칩 부품(120)을 표면실장기술로 탑재한 다음, 상기 캐비티(116) 내부에 반도체 패키지(130)와 탑재형 모듈(150)이 적층된 구조로 삽입한 다음 상기 반도체 패키지(130)의 하부 도전성 범프 또는 도전성 볼(132)을 플립 본딩할 수도 있다. 또는 모듈 기판(110)의 내부에 반도체 패키지(130)를 플립 본딩한 다음, 반도체 패키지(130)의 상면에 탑재형 모듈(150)을 탑재할 수도 있다.
도 5는 본 발명의 다른 예로서, 탑재형 모듈(250)의 캐비티(216) 내부에 반도체 패키지(230)를 다이 어태칭 공정으로 부착한 후, 모듈 기판(210)에 와이어(233)로 본딩되는 구조이다. 그리고 반도체 패키지(230) 위에 탑재형 모듈(250)을 다이 어태칭 공정으로 부착함으로써, 적층형 반도체 모듈이 완성될 수 있다.
본 발명은 휴대폰 또는 헤드셋 등의 기기에 적용되는 반도체 모듈을 초소형화, 초 박형화로 구현할 수 있다.
이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이 상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명 실시 예에 따른 반도체 모듈 및 그 제조방법에 의하면, 반도체 모듈 위에 일반 모듈 제작 공정으로 제작된 탑재형 모듈을 부착해 줌으로써, 와이어 본딩 실장 면적을 최소화할 수 있다.
또한 반도체 모듈의 실장 구조를 극대화하여 제품 사이즈, 두께를 줄여 줄 수 있다.

Claims (13)

  1. 하나 이상의 칩 부품이 탑재된 모듈 기판;
    상기 모듈 기판의 상면에 탑재된 반도체 패키지;
    상기 반도체 패키지 상면에 부착된 탑재형 모듈을 포함하는 반도체 모듈.
  2. 제 1항에 있어서,
    상기 반도체 패키지는 모듈 기판의 상면 또는 모듈 기판에 형성된 캐비티 내부에 플립 본딩되는 반도체 모듈.
  3. 제 1항 또는 제 2항에 있어서,
    상기 반도체 패키지는 WLP(Wafer level package), 플립 칩 패키지, 칩 스케일 패키지, 볼 그리드 에러이 패키지 중 적어도 하나인 반도체 모듈.
  4. 제 1항에 있어서,
    상기 반도체 패키지는 모듈 기판의 상면에 형성된 캐비티에 다이 어태치되고 모듈 기판과 와이어로 연결되는 반도체 모듈.
  5. 제 1항에 있어서,
    상기 탑재형 모듈은 본딩 패드를 갖고 베어 다이 또는 반도체 패키지가 탑재 된 기판을 포함하는 반도체 모듈.
  6. 제 2항에 있어서,
    상기 캐비티 깊이는 모듈 기판의 1/2 깊이 이하로 형성되는 반도체 모듈.
  7. 제 1항 또는 제 2항에 있어서,
    상기 탑재형 모듈과 모듈 기판을 전기적으로 연결하는 와이어를 포함하는 반도체 모듈.
  8. 제 4항에 있어서,
    상기 탑재형 모듈에는 기판상에 탑재된 베어 다이 또는 반도체 패키지를 보호하기 위해 형성된 인캡(Encapsulation)부를 포함하는 반도체 모듈.
  9. 제 1항에 있어서,
    상기 반도체 패키지의 상면에 상기 탑재형 모듈을 부착시켜 주기 위한 에폭시를 포함하는 반도체 모듈.
  10. 모듈 기판의 상면에 칩 부품을 실장하는 단계;
    상기 모듈 기판의 상면에 반도체 패키지를 탑재하는 단계;
    상기 반도체 패키지의 상면에 탑재형 모듈을 탑재하는 단계를 포함하는 반도 체 모듈 제조방법.
  11. 제 10항에 있어서,
    상기 모듈 기판의 캐비티가 형성되고, 상기 캐비티에 탑재되는 반도체 패키지는 플립 본딩 또는 다이 어태칭되는 반도체 모듈 제조방법.
  12. 제 10항에 있어서,
    상기 탑재형 모듈은 탑재형 기판 위에 수동 소자와, 베어 다이 또는 반도체 패키지 중 어느 하나 이상이 탑재되고 베어 다이 또는 반도체 패키지를 보호하기 위한 인캡부가 설치되는 반도체 모듈 제조방법.
  13. 제 10항에 있어서,
    상기 반도체 패키지 위에 에폭시를 도포하여 탑재형 모듈을 부착시키고, 상기 탑재형 모듈이 모듈 기판에 와이어 본딩되는 단계를 포함하는 반도체 모듈 제조방법.
KR1020070005853A 2007-01-18 2007-01-18 반도체 모듈 및 그 제조방법 KR20080068299A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070005853A KR20080068299A (ko) 2007-01-18 2007-01-18 반도체 모듈 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070005853A KR20080068299A (ko) 2007-01-18 2007-01-18 반도체 모듈 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080068299A true KR20080068299A (ko) 2008-07-23

Family

ID=39822140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070005853A KR20080068299A (ko) 2007-01-18 2007-01-18 반도체 모듈 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20080068299A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8951835B2 (en) 2010-04-08 2015-02-10 Samsung Electro-Mechanics Co., Ltd. Method of fabricating a package substrate
KR20160128684A (ko) * 2015-04-29 2016-11-08 주식회사 바른전자 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지
KR20200135951A (ko) * 2018-03-23 2020-12-04 아날로그 디바이시즈 인터내셔널 언리미티드 컴퍼니 반도체 패키지들

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8951835B2 (en) 2010-04-08 2015-02-10 Samsung Electro-Mechanics Co., Ltd. Method of fabricating a package substrate
KR20160128684A (ko) * 2015-04-29 2016-11-08 주식회사 바른전자 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지
CN106102340A (zh) * 2015-04-29 2016-11-09 巴伦电子有限公司 利用印刷电路板的多裸片堆叠方法及利用其的半导体封装件
KR20200135951A (ko) * 2018-03-23 2020-12-04 아날로그 디바이시즈 인터내셔널 언리미티드 컴퍼니 반도체 패키지들

Similar Documents

Publication Publication Date Title
US7560857B2 (en) Package structure of MEMS microphone
US6683795B1 (en) Shield cap and semiconductor package including shield cap
US7714453B2 (en) Interconnect structure and formation for package stacking of molded plastic area array package
EP2130224B1 (en) Apparatus for packaging semiconductor devices
US8841759B2 (en) Semiconductor package and manufacturing method thereof
KR100782774B1 (ko) Ｓｉｐ 모듈
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US20030164543A1 (en) Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US20060216868A1 (en) Package structure and fabrication thereof
EP1965615A1 (en) Module having built-in component and method for fabricating such module
US8994157B1 (en) Circuit system in a package
KR20080068299A (ko) 반도체 모듈 및 그 제조방법
US6879050B2 (en) Packaged microelectronic devices and methods for packaging microelectronic devices
KR20080058987A (ko) 반도체 패키지 및 그 제조방법
US20070194430A1 (en) Substrate of chip package and chip package structure thereof
EP1944802A2 (en) Method for manufacturing a leadframe, packaging method for using the leadframe and semiconductor package product
CN116097400A (zh) 具有堆叠无源部件的多层半导体封装件
KR100809254B1 (ko) 칩 스케일의 sip 모듈.
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
KR101382706B1 (ko) 적층형 반도체 패키지
KR20080068300A (ko) 반도체 모듈
KR20030012192A (ko) 다이 적층형 윈도우 칩 스케일 패키지
KR20080068302A (ko) 반도체 모듈 및 그 제조방법
KR20090118438A (ko) 반도체 패키지 및 그 제조 방법
KR100508261B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid