KR100782774B1 - Ｓｉｐ 모듈 - Google Patents

Ｓｉｐ 모듈 Download PDF

Info

Publication number
KR100782774B1
KR100782774B1 KR1020060047035A KR20060047035A KR100782774B1 KR 100782774 B1 KR100782774 B1 KR 100782774B1 KR 1020060047035 A KR1020060047035 A KR 1020060047035A KR 20060047035 A KR20060047035 A KR 20060047035A KR 100782774 B1 KR100782774 B1 KR 100782774B1
Authority
KR
South Korea
Prior art keywords
cavity
circuit board
printed circuit
sip module
elements
Prior art date
Application number
KR1020060047035A
Other languages
English (en)
Other versions
KR20070113590A (ko
Inventor
이용범
임남균
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060047035A priority Critical patent/KR100782774B1/ko
Priority to US11/624,490 priority patent/US20070273014A1/en
Priority to DE102007002707A priority patent/DE102007002707A1/de
Priority to JP2007019249A priority patent/JP2007318076A/ja
Priority to CNA2007100075440A priority patent/CN101079412A/zh
Publication of KR20070113590A publication Critical patent/KR20070113590A/ko
Application granted granted Critical
Publication of KR100782774B1 publication Critical patent/KR100782774B1/ko
Priority to US12/558,361 priority patent/US20100001390A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

SIP 모듈을 제공한다. 본 발명에 따른 SIP 모듈은 적어도 하나의 캐비티가 형성된 인쇄회로기판; 상기 캐비티에 실장된 적어도 하나의 제1 소자; 상기 캐비티 저면 상에 형성되어 상기 제1 소자와 전기적으로 연결되는 회로패턴; 및 상기 캐비티 저면에 대향하는 상기 인쇄회로기판면에 실장된 적어도 하나의 제2 소자를 포함한다.
인쇄회로기판, SIP(System in Package), 캐비티(Cavity)

Description

ＳＩＰ 모듈{SYSTEM IN PACKAGE MODULE}
도 1 및 도 2는 각각 종래의 SIP 모듈을 나타내는 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 SIP 모듈을 나타내는 단면도이다.
도 4 내지 도 6은 본 발명의 여러 실시형태에 따른 SIP 모듈을 나타내는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101, 201, 301, 401: 인쇄회로기판
102, 202, 302, 402: 캐비티
103, 113, 114, 115, 123, 124, 125: 제1 소자
103a, 203a, 303a, 403a: 캐비티 저면
103b, 203b, 303b, 403b: 캐비티 저면에 대향하는 인쇄회로기판면
104, 404: 회로패턴 105, 405: 와이어
106: 수지몰딩부
107, 108, 109, 110, 310: 제2 소자
112: 수지몰딩부 305: 실드 케이스
본 발명은 SIP(System in Package) 모듈에 관한 것으로, 보다 상세하게는 인쇄회로기판에 형성된 캐비티에 소자를 실장하여 제품을 소형화할 수 있는 SIP 모듈에 관한 것이다.
최근 전자 산업의 발전이 급속히 이루어지고 있으며, 사용자의 요구에 따라 전자 제품은 더욱더 소형화, 경량화 및 다기능화가 요구되고 있다. 이러한 요구에 따라 개발된 전자 제품 조립 기술의 하나로서, 동일 또는 이종의 집적회로 칩(Integrated Circuit Chip)들을 하나의 단위 모듈(module)로 구현하는 기술이 개발되고 있다. 이러한 추세에 따라 개발된 새로운 패키지 기술의 하나가 SIP(System In Package) 기술이다.
SIP 모듈은 한 개의 패키지에 이종, 복수의 반도체 칩을 배열 또는 적층하여 그 자체가 하나의 완벽한 시스템으로서 작동하는 제품 기술을 말한다. SIP에서는 다양한 기능을 하는 개별 소자들이 하나의 패키지 안에 내장되어 있어 절대적인 공간 활용을 통해 전자 제품의 소형화가 가능하게 된다. 그러나 최근에 휴대가 간편한 보다 얇은 이동 기기 등의 전자 제품이 요구됨에 따라 모듈의 넓이와 높이가 제한된다. 소형의 SIP 모듈을 생산하기 위해서는 그 내부에 실장되는 소자의 크기가 작아져야 하므로 소자 및 모듈의 제조비용이 크게 증가하게 되는 문제점이 있다. 또한, 일부 소자의 경우에는 원하는 소자의 성능을 구현하기 위해서 일정수준 이하의 크기로 제작하는 것이 불가능하다는 문제점이 있다.
도 1 및 도 2는 종래 기술에 따른 SIP 모듈의 단면도를 나타낸다.
도 1를 참조하면, SIP 모듈(10)은 기판(11) 상에 표면 실장 소자들(15)을 실장하고, 기판(11)의 상면과 표면 실장 소자들(15)을 밀봉하는 수지몰딩부(18)를 갖는다. 표면 실장 소자들(15) 중 베어 칩(bare chip)(16)은 칩 본딩 패드(chip bonding pad)(19)와 기판(11) 상에 형성된 회로패턴(20) 간에 와이어 본딩(wire bonding) 공정을 통해 와이어(wire)(17)로 연결된다. 이러한 SIP 모듈은 기판(11) 하면에 형성된 패드(pad)(19)를 이용한 LGA(Land Grid Array) 방식 또는 패드(19)에 솔더 볼(Solder Ball)을 장착한 BGA(Ball Grid Array) 방식으로 셋 보드(Set Board)에 실장될 수 있다.
도 2를 참조하면, SIP 모듈(20)은 기판(11) 상에 표면 실장 소자들(15)을 실장하고 있으며, 집적회로 칩(16)은 플립 칩(flip chip) 방식에 의해 실장 된다. 즉, 집적회로 칩(16)은 범프(26)에 의해 기판(11) 상에 형성된 회로패턴(미도시)과 전기적으로 연결된다. 기판(11) 상에 실장된 소자들(15)의 보호를 위해 실드 케이스(shield case)(27)를 덮는다.
위에서 설명한 종래의 SIP 모듈(10, 20)은 기판의 한쪽 면에만 소자를 실장하므로 제품의 소형화 및 박형화에 한계가 있다. SIP 모듈의 소형화를 위해 실장 소자(15)를 소형화하는 방안이 있으나, 전술한 바와 같이 이는 부품 원가의 상승을 가져올 뿐만 아니라 일부 부품의 경우에는 원하는 성능의 구현을 위해 소형화가 불가능하다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 인쇄회로기판에 형성된 캐비티에 소자를 실장하고 캐비티가 형성된 인쇄회로기판 면의 반대쪽 면에도 소자를 실장함으로써, 제품의 소형화 및 박형화가 용이한 SIP 모듈을 제공하는 것을 목적으로 한다.
상기한 기술적 과제를 달성하기 위하여, 본 발명에 따른 SIP 모듈은 적어도 하나의 캐비티가 형성된 인쇄회로기판과; 상기 캐비티에 실장된 적어도 하나의 제1 소자와; 상기 캐비티 저면 상에 형성되어 상기 제1 소자와 전기적으로 연결되는 회로패턴; 및 상기 캐비티 저면에 대향하는 상기 인쇄회로기판면에 실장된 적어도 하나의 제2 소자를 포함한다. 상기 제1 소자는 상기 회로패턴과 와이어 본딩으로 전기적으로 연결될 수 있으며, 플립칩 방식으로 전기적으로 연결될 수 있다. 상기 SIP 모듈은 상기 제1 소자를 밀봉하는 수지몰딩부를 더 포함할 수 있다.
바람직하게는 한 개의 캐비티 내에 복수의 제1 소자가 실장될 수 있다. 상기 복수의 제1 소자는 상기 캐비티 저면 상에 적층 구조로 실장될 수 있다.
본 발명의 일 실시형태에 따르면 상기 제2 소자를 몰딩하는 수지몰딩부를 더 포함할 수 있다.
본 발명의 다른 실시형태에 따르면 상기 제2 소자를 덮는 실드 케이스를 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나. 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 3은 본 발명의 여러 실시형태에 따른 SIP 모듈의 단면도이다. 도 3의 (a)를 참조하면, SIP 모듈(100)은 그 하면에 캐비티(102)가 형성된 인쇄회로기판(101)과, 상기 캐비티(102)에 실장되는 제1 소자(103)와, 캐비티 저면(103a) 상에 형성되어 상기 제1 소자와 전기적으로 연결되는 회로패턴(104)과, 상기 캐비티 저면에 대향하는 인쇄회로기판면(103b)에 실장되는 제2 소자들(111)과, 상기 제2 소자들(111)을 덮는 수지몰딩부(112)를 포함한다.
먼저 인쇄회로기판(101)에 대해 살펴본다. 인쇄회로기판(101)은 유리 섬유가 함유된 에폭시 수지(Glass-Epoxy Resin) 또는 비티 수지(BT Resin)로 박형의 기판 몸체와 그 상하부면에 형성된 회로패턴의 다층 구조로 형성된다. 도 3의 (a)에 도시된 바와 같이, 상기 인쇄회로기판(101)에는 캐비티(102)가 형성되어 있다. 도 3의 (a)에는 캐비티(102)가 한 개 형성되어 있는 형태로 예시되어 있으나 이에 한정되지 않으며 다수 개가 형성될 수 있다. 이때 각각의 캐비티(102)는 이에 실장되는 소자에 따라 서로 다른 깊이를 갖도록 형성될 수 있다. 캐비티에 실장되는 소자가 캐비티에 완전히 들어갈 수 있을 정도의 깊이로 캐비티를 형성하는 것이 바람직하다.
인쇄회로기판(101)상에 캐비티(102)를 형성하기 위하여 라우터(router) 가공 등 공지의 가공방법을 이용할 수 있다. 캐비티(102) 내에 소자가 실장됨으로써 SIP 모듈을 소형화 및 박형화할 수 있다.
캐비티 저면(103a)에는 도전성 금속으로 된 회로패턴(104)이 형성되어 있다. 회로패턴(104)은 소자와 전기적으로 접속하여 전기적 신호의 전달 경로를 제공한다. 회로패턴(104)은 산화 방지를 위하여 통상적으로 금(Au) 또는 니켈(Ni)과 같은 도전성 물질로 도금될 수 있다.
제1 소자(103)는 도 3의 (a)에 도시된 바와 같이 베어 칩(bare chip)으로 이루어질 수 있다. 베어 칩은 패키지에 들어가 있지 않고, 웨어퍼(wafer)에서 잘라낸 칩으로서, 이와 같이 베어 칩을 제1 소자(103)로서 실장하면 원가 절감 측면에서 유리하다. 베어 칩은 베어 칩에 형성된 칩 패드(미도시)와 캐비티 저면(103a)에 형성된 회로패턴(104) 간에 와이어 본딩법에 의해 와이어(105)로 전기적으로 연결된다.
도 3의 (b) 및 (c)는 캐비티 내에 두 개 이상의 소자가 실장되는 실시형태에 따른 SIP 모듈(100', 100")의 단면도이다. 도 3의 (b)를 참조하면, 캐비티(102)에는 두 개 이상의 제1 소자들(113, 114)이 적층되어 실장될 수 있다. 이 경우 전자파 차폐를 위해 적층되는 소자들(113, 114) 사이에 전자파 차폐층(미도시)을 더 포함할 수 있다. 다만, 적층된 소자의 높이는 캐비티의 깊이를 넘지 않는 것이 바람직하다.
또한 도 3의 (c)와 같이 두 개 이상의 소자들(123, 124, 125)이 하나의 캐비티 저면(103a)에 함깨 실장될 수 있다. 이와 같이 다수의 소자를 캐비티(102) 저면에 또는 적층 구조로 실장함으로써 SIP 모듈의 크기를 소형화하면서 더 많은 기능을 갖는 SIP 모듈을 제조할 수 있다.
본 발명에 따르면, 인쇄회로기판(101)에 캐비티(102)를 형성하고 상기 캐비티(102)에 제1 소자(103; 113, 114; 123, 124, 125)를 실장함으로써 모듈의 높이를 줄일 수 있다는 이점이 있다. 즉, 제1 소자(103; 113, 114; 123, 124, 125)가 완전히 캐비티(102) 내에 실장되므로 모듈 전체 높이를 제1 소자(103; 113, 114; 123, 124, 125)의 두께만큼 줄일 수 있게 되어 박형화되고 소형화된 SIP 모듈을 용이하게 얻을 수 있다.
상기 제1 소자(103; 113, 114; 123, 124, 125)가 실장된 인쇄회로기판의 캐비티(102)에는 제1 소자의 전기적 동작을 외부 환경으로부터 보호하기 위하여 수지몰딩부(106)가 형성된다. 이 수지몰딩부(106)는 인쇄회로기판(101)의 캐비티 저면(103a)으로부터 인쇄회로기판(101)의 하부면(C)까지의 공간에 제1 소자(103)와 그에 연결된 회로패턴(104)을 덮도록 형성될 수 있다. 수지몰딩부(106)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)를 사용하여 트랜스퍼 몰딩(Transfer Molding) 방법으로 형성될 수 있다. 또한 수지몰딩부(103)는 액상의 몰딩용 수지로 소자 주변을 덮은 후 경화시키는 코팅(coating) 방법에 의해서 형성될 수도 있다.
캐비티 저면에 대향하는 인쇄회로기판면(103b)에 실장된 적어도 하나의 제2 소자(111)를 포함할 수 있다. 제2 소자들(111)은 수동소자, 능동소자 등 다양한 소자일 수 있다. 상기 인쇄회로기판면(103b)에는 캐비티 저면(103a)과 같이 회로패턴(104b)이 형성되어 있어 제2 소자(111)와 전기적으로 연결된다. 베어 칩(110)이 제2 소자인 경우에는 베어 칩(110)에 형성된 칩 패드(미도시)와 상기 인쇄회로기판면(103b)에 형성된 회로패턴(104b) 간에 와이어 본딩법에 의해 와이어(105)로 연결 될 수 있다. 이와 같이 인쇄회로기판(101)의 양면에 소자를 실장함으로써 소자간의 전자파를 차폐하는 효과를 얻을 수 있다.
상기 제2 소자들(111)은 수지몰딩부(112)로 몰딩될 수 있다. 즉, 상기 인쇄회로기판면(103b)에 실장된 적어도 하나의 제2 소자(111)를 외부 환경과 보호하기 위해 수지몰딩부(112)가 형성될 수 있다. 상기 제2 소자들(111)이 실장된 인쇄회로기판면(103b)을 덮도록 수지몰딩부(112)가 형성될 수 있다. 수지몰딩부(112)는 에폭시 몰딩 컴파운드를 사용하여 트랜스퍼 몰딩법을 적용하여 형성시킬 수 있다. 이러한 몰딩법의 적용은 대량생산에 적합하여 생산성을 향상시킬 수 있다.
도 4는 본 발명의 다른 실시형태에 따른 SIP 모듈의 단면도이다.
도 4를 참조하면, SIP 모듈(200)은 그 하면에 캐비티(202)가 형성된 인쇄회로기판(201)과, 상기 캐비티(202)에 실장되는 제1 소자(203)와, 캐비티 저면(203a) 상에 형성되어 상기 제1 소자와 전기적으로 연결되는 회로패턴(104b)과, 캐비티 저면에 대향하는 인쇄회로기판면(203b)에 실장되는 제2 소자들(111)과, 상기 제2 소자들(111)을 덮는 수지몰딩부를 포함하여 이루어진다는 점에서 도 3의 실시형태와 동일하다. 다만, 제1 소자(203)가 플립 칩 방식으로 캐비티(202)에 실장된다는 점에서 차이가 있다. 즉, 제1 소자(203)의 칩 패드(미도시)가 전기적 접속 수단, 예컨데 범프(204)에 의해 캐비티 저면(203a)의 회로패턴(미도시)과 전기적으로 연결될 수 있다. 이 범프(204)는 제1 소자(203)의 칩 패드(미도시)에 금 또는 솔더로 플립 칩 본딩 전에 미리 형성된다. 범프(204)와 캐비티 저면(203a)의 회로패턴이 접촉된 상태에서 일정한 온도의 열을 가하여 압착하면 플립 칩 방식의 접합이 이루어진다.
플립 칩 방식인 경우, 인쇄회로기판(201)에 대해 범프(204)를 사용하여 전기적으로 연결되기 때문에 와이어 연결에 비해 인덕턴스와 저항을 크게 줄일 수 있다. 또한 구조적으로 전원 공급이 인쇄회로기판(201)으로부터 직접 수행되기 때문에 베어 칩의 연결 구조에 비해 전압 변동이 적은 효과를 얻을 수 있다.
도면에는 예시되어 있지 않지만 제1 소자(203)는 CSP(Chip Scale Package) 타입의 집적회로 칩일 수도 있다. CSP(Chip Scale Package) 타입의 집적회로 칩인 경우에도 와이어 본딩없이 캐비티 저면(201a)에 실장이 가능한다.
도 5는 본 발명의 또 다른 실시형태에 따른 SIP 모듈의 단면도이다.
도 5를 참조하면, SIP 모듈(300)은 도 3의 실시형태의 변형예로서, 캐비티(302)에 제1 소자(303)가 플립 칩 방식으로 실장될 뿐만 아니라, 캐비티 저면(303a)에 대향하는 인쇄회로기판면(303b)에 실장되는 제2 소자(310) 또한 플립 칩 방식으로 실장된다는 점에서 도 3의 실시형태와 차이가 있다. 또한 도 3의 실시형태에서는 제2 소자들(111)을 수지몰딩부로 덮었으나 도 5의 실시형태는 실드 케이스(shield case)(305)로 제2 소자들(311)을 덮는다는 점에서 차이가 있다. 실드 케이스(305)는 BeCu판, 니켈-은 판, 주석 판 등과 같은 금속판이 사용될 수 있다. 실드 케이스(305)는 인쇄회로기판(301)에 실장된 제2 소자들(311)을 외부 환경으로부터 보호하고 전자파를 차폐하는 기능을 한다.
도 6은 본 발명의 또 다른 실시형태에 따른 SIP 모듈(400)을 나타내는 단면도이다.
도 6을 참조하면, SIP 모듈(400)은 도 3의 실시형태의 변형예로서, 캐비티 저면(403a)에 제1 소자(403)가 와이어(405)에 의해 회로패턴(404)과 전기적으로 연결되나, 캐비티 저면에 대향하는 인쇄회로기판면(403b)에 실장되는 제2 소자(310)가 플립 칩 방식으로 실장된다는 점에서 도 3의 실시형태와 차이가 있다. 또한 도 3의 실시형태에서는 제2 소자들(111)을 수지몰딩부로 덮었으나 도 5의 실시형태는 실드 케이스(305)로 제2 소자들(311)을 덮는다
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
이상 설명한 바와 같이 본 발명에 따르면, 인쇄회로기판에 캐비티를 형성하 여 소자를 캐비티에 실장함으로써 제품의 소형화 및 박막화를 이룰 수 있다. 또한, 캐비티 저면에 대향하는 인쇄회로기판면에 소자를 실장함으로써 더욱 소형화 및 박형화를 이룰 수 있으며 소자간의 전자파를 차폐하는 효과도 얻을 수 있다.

Claims (8)

  1. 적어도 하나의 캐비티가 형성된 제1면 및 상기 캐비티의 저면에 대향하는 제2면을 구비하는 인쇄회로기판;
    상기 캐비티의 저면상에 형성된 제1회로패턴 및 상기 제2면상에 형성된 제2회로패턴;
    상기 제1회로패턴과 전기적으로 연결되도록 상기 캐비티의 저면에 실장된 적어도 하나의 제1소자; 및
    상기 제2회로패턴과 전기적으로 연결되도록 제2면에 실장된 적어도 하나의 제2소자;를 포함하는 것을 특징으로 하는 SIP 모듈.
  2. 제1항에 있어서,
    한 개의 캐비티 내에 복수의 제1 소자가 실장된 것을 특징으로 하는 SIP 모듈.
  3. 제2항에 있어서,
    상기 복수의 제1 소자는 상기 캐비티 저면 상에 적층 구조로 실장된 것을 특징으로 하는 SIP 모듈.
  4. 제1항에 있어서,
    상기 제1 소자를 밀봉하는 수지몰딩부를 더 포함하는 것을 특징으로 하는 SIP 모듈.
  5. 제1항에 있어서,
    상기 제2 소자를 몰딩하는 수지몰딩부를 더 포함하는 것을 특징으로 하는 SIP 모듈.
  6. 제1항에 있어서,
    상기 제2 소자를 덮는 실드 케이스를 더 포함하는 것을 특징으로 하는 SIP 모듈.
  7. 제1항에 있어서,
    상기 제1 소자는 상기 회로패턴과 와이어 본딩으로 전기적으로 연결되는 것을 특징으로 하는 SIP 모듈.
  8. 제1항에 있어서,
    상기 제1 소자는 상기 회로패턴과 플립칩 방식으로 전기적으로 연결되는 것을 특징으로 하는 SIP 모듈
KR1020060047035A 2006-05-25 2006-05-25 Ｓｉｐ 모듈 KR100782774B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060047035A KR100782774B1 (ko) 2006-05-25 2006-05-25 Ｓｉｐ 모듈
US11/624,490 US20070273014A1 (en) 2006-05-25 2007-01-18 System in package module
DE102007002707A DE102007002707A1 (de) 2006-05-25 2007-01-18 System-in Package-Modul
JP2007019249A JP2007318076A (ja) 2006-05-25 2007-01-30 Ｓｉｐモジュール
CNA2007100075440A CN101079412A (zh) 2006-05-25 2007-02-01 系统级封装模块
US12/558,361 US20100001390A1 (en) 2006-05-25 2009-09-11 System in package module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060047035A KR100782774B1 (ko) 2006-05-25 2006-05-25 Ｓｉｐ 모듈

Publications (2)

Publication Number Publication Date
KR20070113590A KR20070113590A (ko) 2007-11-29
KR100782774B1 true KR100782774B1 (ko) 2007-12-05

Family

ID=38650647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060047035A KR100782774B1 (ko) 2006-05-25 2006-05-25 Ｓｉｐ 모듈

Country Status (5)

Country Link
US (2) US20070273014A1 (ko)
JP (1) JP2007318076A (ko)
KR (1) KR100782774B1 (ko)
CN (1) CN101079412A (ko)
DE (1) DE102007002707A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140136907A (ko) 2014-10-10 2014-12-01 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20150127369A (ko) 2014-05-07 2015-11-17 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9392695B2 (en) 2014-01-03 2016-07-12 Samsung Electro-Mechanics Co., Ltd. Electric component module
US9673123B2 (en) 2014-09-19 2017-06-06 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829754B1 (ko) * 2007-03-02 2008-05-15 삼성에스디아이 주식회사 섀시 베이스와 회로기판의 체결구조 및 이를 구비한디스플레이 장치
US7923645B1 (en) 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US7951697B1 (en) * 2007-06-20 2011-05-31 Amkor Technology, Inc. Embedded die metal etch stop fabrication method and structure
US7958626B1 (en) 2007-10-25 2011-06-14 Amkor Technology, Inc. Embedded passive component network substrate fabrication method
KR20100046760A (ko) 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
CN102804940A (zh) 2009-09-24 2012-11-28 奥普蒂恩公司 包括电路板和电子集成元件的封装型系统的接触垫的布置
TWI523158B (zh) * 2010-10-11 2016-02-21 日月光半導體製造股份有限公司 雙面封裝結構及應用其之無線通訊系統
CN102074559B (zh) * 2010-11-26 2012-11-21 天水华天科技股份有限公司 SiP系统集成级IC芯片封装件及其制作方法
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US9155188B2 (en) * 2011-11-04 2015-10-06 Apple Inc. Electromagnetic interference shielding techniques
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
JP6171402B2 (ja) * 2013-03-01 2017-08-02 セイコーエプソン株式会社 モジュール、電子機器、および移動体
JP2015088519A (ja) * 2013-10-28 2015-05-07 三菱電機株式会社 半導体装置及びその製造方法
JP6356450B2 (ja) * 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
US9496602B2 (en) * 2014-04-28 2016-11-15 Apple Inc. Plastic electronic device structures with embedded components
WO2016152905A1 (ja) * 2015-03-26 2016-09-29 京セラ株式会社 配線基板、電子装置および電子モジュール
US10319672B2 (en) 2015-06-25 2019-06-11 Kyocera Corporation Wiring board, electronic device, and electronic module
CN106057791A (zh) * 2016-07-22 2016-10-26 美的智慧家居科技有限公司 系统级封装芯片及其制备方法以及包含该芯片的设备
CN106057770A (zh) * 2016-07-22 2016-10-26 美的智慧家居科技有限公司 系统级封装芯片及其制备方法以及包含该芯片的设备
CN107947142A (zh) * 2017-12-14 2018-04-20 南阳市中通防爆电机电器有限公司 齐纳式安全栅
CN109684268A (zh) * 2018-12-06 2019-04-26 贵州航天电子科技有限公司 一种基于SiP的高集成高性能数字信号处理器及其封装结构
CN110473791A (zh) * 2019-08-30 2019-11-19 华天科技（西安）有限公司 一种设置有凹槽的存储类封装结构和封装方法
WO2021159501A1 (zh) * 2020-02-14 2021-08-19 汉朔科技股份有限公司 系统级封装SiP芯片及电子货架标签
KR20210128761A (ko) * 2020-04-17 2021-10-27 주식회사 솔루엠 디스플레이 장치
CN111554584A (zh) * 2020-05-15 2020-08-18 甬矽电子(宁波)股份有限公司 基板双面封装芯片的方法和基板双面封装芯片的结构
CN112004180B (zh) * 2020-10-29 2021-01-12 瑞声光电科技(常州)有限公司 集成封装模组的制造方法、集成封装模组及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980043253A (ko) * 1996-12-02 1998-09-05 김광호 칩 온 보오드형 반도체 칩 패키지
KR20050083323A (ko) * 2004-02-23 2005-08-26 삼성테크윈 주식회사 Ｒｆｉｄ용 안테나 내장형 반도체 패키지

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801905A (en) * 1987-04-23 1989-01-31 Hewlett-Packard Company Microstrip shielding system
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
US5761053A (en) * 1996-05-08 1998-06-02 W. L. Gore & Associates, Inc. Faraday cage
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
JPH1093013A (ja) * 1996-09-17 1998-04-10 Seiko Epson Corp 半導体装置
JPH1117102A (ja) * 1997-06-23 1999-01-22 T I F:Kk 半導体装置
JP4284744B2 (ja) * 1999-04-13 2009-06-24 ソニー株式会社 高周波集積回路装置
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP4348495B2 (ja) * 2000-02-09 2009-10-21 三菱電機株式会社 キャビティー型実装基板装置及びその製造方法
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
US6559539B2 (en) * 2001-01-24 2003-05-06 Hsiu Wen Tu Stacked package structure of image sensor
JP2002299775A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 電子部品装置
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
JP2003258192A (ja) * 2002-03-01 2003-09-12 Hitachi Ltd 半導体装置およびその製造方法
US6737742B2 (en) * 2002-09-11 2004-05-18 International Business Machines Corporation Stacked package for integrated circuits
US7382043B2 (en) * 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module
JP2004228117A (ja) * 2003-01-20 2004-08-12 Idea System Kk 半導体装置および半導体パッケージ
JP2005026620A (ja) * 2003-07-03 2005-01-27 Sony Corp 半導体装置
JP4522079B2 (ja) * 2003-11-20 2010-08-11 イビデン株式会社 Ｉｃチップ実装用基板
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP4367414B2 (ja) * 2004-02-09 2009-11-18 株式会社村田製作所 部品内蔵モジュールおよびその製造方法
US6900429B1 (en) * 2004-03-23 2005-05-31 Stack Devices Corp. Image capture device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980043253A (ko) * 1996-12-02 1998-09-05 김광호 칩 온 보오드형 반도체 칩 패키지
KR20050083323A (ko) * 2004-02-23 2005-08-26 삼성테크윈 주식회사 Ｒｆｉｄ용 안테나 내장형 반도체 패키지

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9392695B2 (en) 2014-01-03 2016-07-12 Samsung Electro-Mechanics Co., Ltd. Electric component module
KR20150127369A (ko) 2014-05-07 2015-11-17 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9706661B2 (en) 2014-05-07 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Electronic device module and manufacturing method thereof
US9673123B2 (en) 2014-09-19 2017-06-06 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
US9929116B2 (en) 2014-09-19 2018-03-27 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
KR20140136907A (ko) 2014-10-10 2014-12-01 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
KR20070113590A (ko) 2007-11-29
DE102007002707A1 (de) 2007-12-06
US20100001390A1 (en) 2010-01-07
US20070273014A1 (en) 2007-11-29
CN101079412A (zh) 2007-11-28
JP2007318076A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
KR100782774B1 (ko) Ｓｉｐ 모듈
KR101874057B1 (ko) 패키지 적층체를 구비한 집적회로 패키지 시스템 및 그 제조 방법
US7417299B2 (en) Direct connection multi-chip semiconductor element structure
KR101521255B1 (ko) 듀얼 접속부를 구비하는 집적회로 패키지 시스템
KR20020077709A (ko) 반도체패키지
KR20080073677A (ko) 인터포저를 구비한 집적회로 패키징 시스템
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN111244067B (zh) 半导体封装、具有封装内隔室屏蔽的半导体封装及其制作方法
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
US11239179B2 (en) Semiconductor package and fabrication method thereof
US20120153432A1 (en) Semiconductor device and method for manufacturing same
KR20060112230A (ko) 전자 부품 수용 구조물
KR20170138604A (ko) 반도체 패키지 및 이의 제조 방법
KR20120101965A (ko) 반도체 패키지 및 그의 제조 방법
KR20170093277A (ko) 센서 패키지 및 이의 제조 방법
US20200168560A1 (en) Semiconductor package with in-package compartmental shielding and fabrication method thereof
US20070194430A1 (en) Substrate of chip package and chip package structure thereof
KR101286571B1 (ko) 반도체 패키지 제조방법 및 반도체 패키지
KR101819558B1 (ko) 반도체 패키지 및 그 제조방법
KR20180004062A (ko) 센서 패키지 및 이의 제조 방법
US20230144055A1 (en) Heat sinking by thru-mold vias in shielded modules
KR100891652B1 (ko) 반도체 칩 실장용 기판
KR100542672B1 (ko) 반도체패키지
KR19980043253A (ko) 칩 온 보오드형 반도체 칩 패키지
US20180240738A1 (en) Electronic package and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 12