TWI523158B - 雙面封裝結構及應用其之無線通訊系統 - Google Patents

雙面封裝結構及應用其之無線通訊系統 Download PDF

Info

Publication number
TWI523158B
TWI523158B TW100105704A TW100105704A TWI523158B TW I523158 B TWI523158 B TW I523158B TW 100105704 A TW100105704 A TW 100105704A TW 100105704 A TW100105704 A TW 100105704A TW I523158 B TWI523158 B TW I523158B
Authority
TW
Taiwan
Prior art keywords
substrate
die
electrically connected
barrier dam
package structure
Prior art date
Application number
TW100105704A
Other languages
English (en)
Other versions
TW201216417A (en
Inventor
廖國憲
蔡志青
孫于翔
陳子康
史馥毓
陳建成
鄭民耀
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Publication of TW201216417A publication Critical patent/TW201216417A/zh
Application granted granted Critical
Publication of TWI523158B publication Critical patent/TWI523158B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

雙面封裝結構及應用其之無線通訊系統
本發明係關於一種半導體封裝結構，詳言之，係關於一種具有雙面封裝結構之半導體封裝結構。
半導體產業致力於製造輕薄短小之產品。特言之，電子產品通常必須在有限空間內容置高密度之電子元件。在一習知半導體封裝結構中，複數個半導體元件(例如：晶粒及被動元件)被置放於一基板之表面上。由於該等半導體元件係以並列方式排列，因此它們會佔據較大之空間。再者，這樣的排列方式必須考量電性雜訊干擾(Noise Interference)。例如，射頻元件(RF Components)會具有雜訊而干擾數位基帶(Digital Baseband)或一些敏感的類比元件(Analog Component)。
本發明提供一種封裝結構，其包括一基板、至少一第一電性元件、一第二晶粒、一阻隔壩(Dam)、一填料(Fill)。該基板具有一第一表面及一第二表面，其中該第二表面係相對該第一表面。該第一電性元件鄰接於該基板之第一表面。該第二晶粒係位於該基板之第二表面。該阻隔壩係位於該基板之第二表面且環繞該第二晶粒。該填料係位於該阻隔壩所定義之空間中且包覆該第二晶粒。
在本發明中，該第一晶粒及該第一電性元件係位於該基板之不同表面，因此其不會在一個表面上佔據太多空間，而且彼此之間可減少電性雜訊干擾。此外，該阻隔壩及該填料之使用可以保護該第二晶粒。
本發明另提供一種封裝結構，其包括一基板、至少一第一電性元件、複數個外埠端子、一第二晶粒、一阻隔壩及一填料。該基板具有一第一表面、一第二表面、複數個第一銲墊、複數個第二銲墊，其中該第二表面係相對該第一表面，該等第一銲墊係鄰接於該基板之第一表面，該等第二銲墊係鄰接於該基板之第二表面。該第一電性元件電性連接於該等第一銲墊。該等外埠端子係位於該基板之第二表面，且電性連接於該等第二銲墊。該第二晶粒係位於該基板之第二表面。該阻隔壩係位於該基板之第二表面且環繞該第二晶粒。該填料係位於該阻隔壩所定義之空間中且包覆該第二晶粒。
本發明另提供一種無線通訊系統，其包括一封裝結構及一承載件。該封裝結構包括一基板、至少一第一電性元件、一第二晶粒、至少一外埠端子、一阻隔壩、一填料。該基板具有一第一表面及一第二表面，其中該第二表面係相對該第一表面。該第一電性元件鄰接於該基板之第一表面。該第二晶粒係位於該基板之第二表面。該阻隔壩係位於該基板之第二表面且環繞該第二晶粒。該填料係位於該阻隔壩所定義之空間中且包覆該第二晶粒。該外埠端子係位於該基板之第二表面，該承載件承載該封裝結構，且該封裝結構藉由該外埠端子電性連接至該承載件。
參考圖1至圖6，顯示本發明一實施例之封裝結構之製造方法之示意圖。參考圖1，提供一基板10。該基板10具有一第一表面101、一第二表面102，其中該第二表面102係相對該第一表面101。在本實施例中，該基板10更具有複數個第一銲墊103,106、複數個第二銲墊104、至少一導電層105及至少一連通柱107。該等第一銲墊103,106係鄰接於該基板10之第一表面101，該等第二銲墊104係鄰接於該基板10之第二表面102。該導電層105係嵌於該基板10內，該第一銲墊106係藉由該連通柱107電性連接至該導電層105。
一第二晶粒11係利用一黏著層12附著至該基板10之第二表面102。接著，形成複數條導線13以電性連接該第二晶粒11及該基板10之第二表面102。
參考圖2及圖3，形成一阻隔壩(Dam)14於該基板10之第二表面102以環繞該第二晶粒11。該阻隔壩14具有一第一高度H1。接著，形成一填料(Fill)15於該阻隔壩14所定義之空間中以包覆該第二晶粒11及該等導線13。該阻隔壩14之材質係為樹脂或金屬，該填料15之材質係為樹脂，該阻隔壩14之材質係與該填料15之材質不同。亦即，該阻隔壩14之材質的粘著性實質上較該填料15之材質的粘著性高，也就是說該填料15之材質的流動性較該阻隔壩14之材質的流動性為高。因此可以沿著該阻隔壩14以螺旋狀的方式塗佈該填料15，或是塗佈一固定容量的填料15於該阻隔壩14所界定之空間中，該填料15因為毛細現象(Capillarity)而擴散填充整個空間。
參考圖4，附著至少一第一電性元件至該基板10之第一表面101。在本實施例中，該至少一第一電性元件係為一第一被動元件18及一第一晶粒16。該至少一第一電性元件(例如：該第一被動元件18及該第一晶粒16)係附著至該基板10之第一銲墊103以電性連接至該基板10之第一銲墊103。該第一晶粒16具有複數個第一凸塊17，且該第一晶粒16係覆晶接合至該基板10。
參考圖5，附著一金屬蓋19於該基板10之第一表面101以覆蓋該第一電性元件。在本實施例中，該金屬蓋19係電性連接至與該導電層105電性連接之第一銲墊106。該金屬蓋19可以利用銲料電性連接至該第一銲墊106。
參考圖6，形成複數個外埠端子191(例如凸塊)於該基板10之第二銲墊104，以形成一封裝結構1。每一該等外埠端子191具有一第二高度H2。在其他實施例中，該等外埠端子191可以形成於圖1或圖2之步驟。亦即，該等外埠端子191可以形成在該第二晶粒11附著至該基板10第二表面102之後(圖1)，或者該等外埠端子191可以形成在該填料15填入該阻隔壩14所定義之空間中之後(圖2)。
較佳地，為避免不需要的電性連接，該阻隔壩14的高度(該第一高度H1)實質上約為該等外埠端子191的高度(該第二高度H2)的7/10。例如：當該等外埠端子191的高度為0.75 mm時，該阻隔壩14的高度可以介於0.45 mm與0.55 mm之間。然此非用以限制本發明，亦即除了該等外埠端子191為凸塊以外，其他可用與外部元件電性連接的外埠端子皆可實施，唯其限制在於外埠端子191的高度至少需要大於該阻隔壩14的高度。
參考圖6，顯示本發明一實施例之封裝結構之示意圖。該封裝結構1包括一基板10、至少一第一電性元件(例如：第一被動元件18及第一晶粒16)、一金屬蓋19、一第二晶粒11、複數條導線13、一阻隔壩14、一填料15及複數個外埠端子191(例如凸塊)。
該基板10具有一第一表面101及一第二表面102，其中該第二表面102係相對該第一表面101。在本實施例中，該基板10更具有複數個第一銲墊103,106、複數個第二銲墊104、至少一導電層105及至少一連通柱107。該等第一銲墊103,106係鄰接於該基板10之第一表面101，該等第二銲墊104係鄰接於該基板10之第二表面102。該等外埠端子191係附著至該等第二銲墊104。該第一電性元件(例如：該第一被動元件18及該第一晶粒16)係附著至該等第一銲墊103。該第一晶粒16具有複數個第一凸塊17，且該第一晶粒16係覆晶接合至該基板10。該導電層105係嵌於該基板10內，該第一銲墊106係藉由該連通柱107電性連接至該導電層105。該金屬蓋19係電性連接至該第一銲墊106。
該金屬蓋19係位於該基板10之第一表面101以覆蓋該至少一第一電性元件(例如：該第一被動元件18及該第一晶粒16)。該二晶粒11係利用一黏著層12附著至該基板10之第二表面102。該等導線13係電性連接該第二晶粒11及該基板10。該阻隔壩14係位於該基板10之第二表面102且環繞該第二晶粒11。該填料15係位於該阻隔壩14所定義之空間中以包覆該第二晶粒11及該等導線13。該阻隔壩14之材質係為樹脂或金屬，該填料15之材質係為樹脂，且該阻隔壩14之材質係與該填料15之材質不同。該等外埠端子191係位於該基板10之第二表面102。在本實施例中，該等外埠端子191係電性連接至該等第二銲墊104。
在本實施例中，該第二晶粒11及該第一電性元件(例如：該第一被動元件18及該第一晶粒16)係位於該基板10之不同表面，因此其不會在一個表面上佔據太多空間。再者，該第二晶粒11及該第一電性元件(例如：該第一被動元件18及該第一晶粒16)間因為該基板10的該導電層105可以減少電性雜訊干擾。而且，該阻隔壩14及該填料15之使用可以保護該第二晶粒11之導線連接。
參考圖7，顯示本發明一實施例之無線通訊系統之示意圖。該無線通訊系統2包括一封裝結構1及一承載件20。該封裝結構1係為圖6之封裝結構1。該承載件20承載該封裝結構1，且該封裝結構1電性連接至該承載件20。在本實施例中，該承載件20係為一電路板，其一表面具有複數個第三銲墊201。該封裝結構1係藉由該等外埠端子191電性連接至該承載件20，然此非用以限制本發明，亦即除了該外埠端子191為凸塊以外，其他可用與外部元件電性連接的外埠端子皆可實施。
參考圖8至圖13，顯示本發明另一實施例之封裝結構之製造方法之示意圖。參考圖8，提供一基板10。該基板10具有一第一表面101、一第二表面102，其中該第二表面102係相對該第一表面101。在本實施例中，該基板10更具有複數個第一銲墊103、複數個第二銲墊104、複數個導電層105及複數個連通柱(Vias)306。該等第一銲墊103係鄰接於該基板10之第一表面101，該等第二銲墊104係鄰接於該基板10之第二表面102。該等連通柱306係設置於該基板10之內以電性連接該等導電層105，且並未顯露於該基板10之第一表面101或第二表面102，然此非用以限制本發明，該等連通柱306亦可貫穿該基板10之第一表面101與第二表面102，以電性連接該等導電層105。
一第二晶粒11係利用一黏著層12附著至該基板10之第二表面102。接著，形成複數條導線13以電性連接該第二晶粒11及該基板10之第二表面102。
參考圖9，形成一阻隔壩14於該基板10之第二表面102以環繞該第二晶粒11。在本實施例中，該阻隔壩14係為一環側壁以環繞該第二晶粒11。接著，形成一填料15於該阻隔壩14所定義之空間中以包覆該第二晶粒11及該等導線13。
參考圖10，附著至少一第一電性元件至該基板10之第一表面101。在本實施例中，該至少一第一電性元件係為一第一被動元件18及一第一晶粒16。該至少一第一電性元件(例如：該第一被動元件18及該第一晶粒16)係附著至該基板10之第一銲墊103。該第一晶粒16具有複數個第一凸塊17，且該第一晶粒16係覆晶接合至該基板10。
參考圖11，形成一封膠材料39於該基板10之第一表面101以包覆該至少一第一電性元件。該封膠材料39之材質係與該填料15及該阻隔壩14之材質不同。
參考圖12，形成複數個外埠端子191(例如凸塊)於該基板10之第二表面102上之第二銲墊104。參考圖13，較佳地，形成一外金屬層392於該封膠材料39上，以形成一封裝結構3。該外金屬層392位於該封膠材料39的上表面與側表面。該外金屬層392係用以作為減少電磁波干擾(Electromagnetic Interference，EMI)的屏蔽(Shielding)。形成該金屬層392的方式例如有濺鍍(Sputter)、電鍍及塗佈技術等。該外金屬層392延伸至該基板10之第二表面102且接觸該等連通柱306。較佳地，該外金屬層392實質上與該基板10之第二表面102共平面，且該等連通柱306係為接地圖案且具有一顯露於該基板10側面的接觸面。該接觸面係與該基板10側面齊平，如此該外金屬層392便能與該連通柱306的接觸面電性連接，以提供電磁波接地的路徑與平整的封裝結構外觀。
參考圖13，顯示本發明另一實施例之封裝結構之示意圖。該封裝結構3包括一基板10、至少一第一電性元件(例如：該第一被動元件18及該第一晶粒16)、一封膠材料39、一第二晶粒11、複數條導線13、一阻隔壩14、一填料15及複數個外埠端子191。
該基板10具有一第一表面101、一第二表面102、複數個第一銲墊103及複數個第二銲墊104、複數個導電層105及複數個連通柱306。該第二表面102係相對該第一表面101。該等第一銲墊103係鄰接於該基板10之第一表面101，該等第二銲墊104係鄰接於該基板10之第二表面102。該等連通柱306係電性連接該等導電層105。
該第一電性元件(例如：該第一被動元件18及該第一晶粒16)係鄰接於該基板10之第一表面101。在本實施例中，該等第一電性元件係附著至該等第一銲墊103。該第一晶粒16具有複數個第一凸塊17，且該第一晶粒16係覆晶接合至該基板10。
該封膠材料39係位於該基板10之第一表面101且包覆該至少一第一電性元件。該第二晶粒11係利用一黏著層12附著至該基板10之第二表面102。該等導線13係電性連接該第二晶粒11及該基板10。該阻隔壩14係位於該基板10之第二表面102且環繞該第二晶粒11。該填料15係位於該阻隔壩14所定義之空間中以包覆該第二晶粒11及該等導線13。該阻隔壩14之材質係為樹脂或金屬，該填料15之材質係為樹脂，該阻隔壩14之材質係與該填料15之材質不同，且該封膠材料39之材質係與該阻隔壩14及該填料15之材質不同。
該等外埠端子191係位於該基板10之第二表面102。在本實施例中，該等外埠端子191係附著至該等第二銲墊104以電性連接至該等第二銲墊104。該阻隔壩14的高度(第一高度H1)實質上約為該等外埠端子191的高度(第二高度H2)的7/10。
此外，該封膠材料39上更具有一外金屬層392，其係用以作為減少電磁波感擾的屏蔽，且其材質可以是銅、銀、不銹鋼或鎳。
參考圖14，顯示本發明另一實施例之封裝結構之示意圖。本實施例之封裝結構3A與圖13之封裝結構3大致相同，其中相同之元件賦予相同之編號。在該封裝結構3A中，該基板10更具有至少一接地銲墊103a，其位於該基板10之第一表面101。該封裝結構3A更包括一金屬框393，其係位於該接地銲墊103a上且嵌於該封膠材料39內。該金屬框393之剖面係為倒L形。在該外金屬層392還未形成之前之切割步驟中，該封膠材料39並未完全被切斷而形成一凹槽且顯露該金屬框393。當該外金屬層392形成於該封膠材料39上之後，該外金屬層392之底部係為L形且接觸該金屬框393。因此，該金屬框393係電性連接該接地銲墊103a，且該外金屬層392與該金屬框393電性連接。
參考圖15至圖20，顯示本發明另一實施例之雙面封裝結構之製造方法之示意圖。參考圖15，提供一基板10。該基板10具有一第一表面101、一第二表面102，其中該第二表面102係相對該第一表面101。在本實施例中，該基板10更具有複數個第一銲墊103、複數個第二銲墊104、複數個導電層105及複數個連通柱306。該等第一銲墊103係鄰接於該基板10之第一表面101，該等第二銲墊104係鄰接於該基板10之第二表面102。該等連通柱306係設置於該基板10之內且電性連接該等導電層105，且並未顯露於該基板10之第一表面101或第二表面102，然此非用以限制本發明，該等連通柱306亦可貫穿該基板10之第一表面101與第二表面102，以電性連接該等導電層105。
至少一第二電性元件係附著至該基板10之第二表面102。在本實施例中，該第二電性元件係為一第二被動元件481。該第二電性元件(例如：第二被動元件481)係附著至該基板10之第二銲墊104。
參考圖16，一第二晶粒11係利用一黏著層12附著至該基板10之第二表面102。接著，形成複數條導線13以電性連接該第二晶粒11及該基板10之第二表面102。
參考圖17，形成一阻隔壩14於該基板10之第二表面102以環繞該第二晶粒11。接著，形成一填料15於該阻隔壩14所定義之空間中以包覆該第二晶粒11及該等導線13。該第二被動元件481定義出該填料15及該阻隔壩14位於該基板10之第二表面102的位置。在本實施例中，該第二被動元件481與該阻隔壩14之間的距離D1與該阻隔壩14的寬度T1相同，例如介於0.2 mm與0.3 mm之間。
參考圖18，附著至少一第一電性元件至該基板10之第一表面101。在本實施例中，該至少一第一電性元件係為一第一被動元件18及一第一晶粒16。該至少一第一電性元件(例如：該第一被動元件18及該第一晶粒16)係附著至該基板10之第一銲墊103。該第一晶粒16具有複數個第一凸塊17，且該第一晶粒16係覆晶接合至該基板10。
參考圖19，形成一封膠材料39於該基板10之第一表面101以包覆該至少一第一電性元件。該封膠材料39之材質係與該填料15及該阻隔壩14之材質不同。參考圖20，形成複數個外埠端子191(例如凸塊)於該等第二銲墊104，且形成一外金屬層392於該封膠材料39上，以形成一封裝結構4。此外，該外金屬層392係與該等連通柱306的接觸面電性連接，因為該等連通柱306具有一顯露於該基板10側面的接觸面，而該接觸面係與該基板10側面齊平，且與該外金屬層392係與該基板10的第二表面102齊平，故可以提供電磁波接地的路徑與一平整的封裝結構外觀。
參考圖20，顯示本發明另一實施例之封裝結構之示意圖。本實施例之封裝結構4與圖13之封裝結構3大致相同。在本實施例中，該封裝結構4更包括至少一第二電性元件，其係附著至該基板10之第二表面102。較佳地，該第二電性元件係為一第二被動元件481。
參考圖21至圖26，顯示本發明另一實施例之封裝結構之製造方法之示意圖。參考圖21，提供一基板10。該基板10具有一第一表面101及一第二表面102，其中該第二表面102係相對該第一表面101。在本實施例中，該基板10更具有複數個第一銲墊103,106、複數個第二銲墊104、至少一導電層105及至少一連通柱107。該等第一銲墊103,106係鄰接於該基板10之第一表面101，該等第二銲墊104係鄰接於該基板10之第二表面102。該導電層105係嵌於該基板10內，該第一銲墊106係藉由該連通柱107電性連接至該導電層105。
至少一第二電性元件係附著至該基板10之第二表面102。在本實施例中，該第二電性元件係為一第二被動元件481。該第二電性元件(例如：第二被動元件481)係附著至該基板10之第二銲墊104。
參考圖22，一第二晶粒11係利用一黏著層12附著至該基板10之第二表面102。接著，形成複數條導線13以電性連接該第二晶粒11及該基板10之第二表面102。
參考圖23，形成一阻隔壩14於該基板10之第二表面102以環繞該第二晶粒11。接著，形成一填料15於該阻隔壩14所定義之空間中以包覆該第二晶粒11及該等導線13。該阻隔壩14之材質係為樹脂或金屬，該填料15之材質係為樹脂，該阻隔壩14之材質係與該填料15之材質不同。該第二被動元件481定義出該填料15及該阻隔壩14位於該基板10之第二表面102的位置。在本實施例中，該第二被動元件481與該阻隔壩14之間的距離D1與該阻隔壩14的寬度T1相同。
參考圖24，附著至少一第一電性元件及至少一第三電性元件至該基板10之第一表面101。在本實施例中，該至少一第一電性元件係為一第一被動元件18及一第一晶粒16，其係附著至該等第一銲墊103。該第一晶粒16具有複數個第一凸塊17，且該第一晶粒16係覆晶接合至該基板10。該至少一第三電性元件係為一第三晶粒561，其係附著至該等第一銲墊103。
參考圖25，附著一金屬蓋19於該基板10之第一表面101以覆蓋該至少一第一電性元件及該至少一第三電性元件。在本實施例中，該金屬蓋19係電性連接至該等第一銲墊106。該金屬蓋19具有一隔板192，以區隔出一第一屏蔽空間193及一第二屏蔽空間194。該第一電性元件係位於該第一屏蔽空間193，且該第三電性元件係位於該第二屏蔽空間194。因而該隔板192可以同時提供該第一電性元件及該第三電性元件之間電磁波感擾的屏蔽。
參考圖26，形成複數個外埠端子191(例如凸塊)於該基板10第二表面102之第二銲墊104，以形成一封裝結構5。在其他實施例中，該等外埠端子191可以形成於圖21或圖23之步驟。亦即，該等外埠端子191可以形成在該第二電性元件附著至該基板10第二表面102之後(圖21)，或者該等外埠端子191可以形成在該填料15填入該阻隔壩14所定義之空間中之後(圖23)。
參考圖26，顯示本發明另一實施例之封裝結構之示意圖。本實施例之封裝結構5與圖6之封裝結構1大致相同。在本實施例中，該封裝結構5更包括至少一第二電性元件及至少一第三電性元件。該第二電性元件係附著至該基板10之第二表面102，較佳地，該第二電性元件係為一第二被動元件481。該第三電性元件係附著至該基板10之第一表面101，較佳地，該第三電性元件係為一第三晶粒561。該金屬蓋19具有一隔板192，以區隔出一第一屏蔽空間193及一第二屏蔽空間194。該第一電性元件係位於該第一屏蔽空間193，且該第三電性元件係位於該第二屏蔽空間194。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1、3、3A、4、5．．．封裝結構
2．．．無線通訊系統
10．．．基板
11．．．第二晶粒
12．．．黏著層
13．．．導線
14．．．阻隔壩
15．．．填料
16．．．第一晶粒
17．．．第一凸塊
18．．．第一被動元件
19．．．金屬蓋
20．．．承載件
39．．．封膠材料
101．．．第一表面
102．．．第二表面
103．．．第一銲墊
103a．．．接地銲墊
104．．．第二銲墊
105．．．導電層
107．．．連通柱
191．．．外埠端子
192．．．隔板
193．．．第一屏蔽空間
194．．．第二屏蔽空間
201．．．第三銲墊
392．．．外金屬層
393．．．金屬框
481．．．第二被動元件
561．．．第三晶粒
圖1至圖6顯示本發明一實施例之封裝結構之製造方法之示意圖；
圖7顯示本發明一實施例之無線通訊系統之示意圖；
圖8至圖13顯示本發明另一實施例之封裝結構之示意圖；
圖14顯示本發明另一實施例之封裝結構之示意圖；
圖15至圖20顯示本發明另一實施例之封裝結構之製造方法之示意圖；及
圖21至圖26顯示本發明另一實施例之封裝結構之製造方法之示意圖。
1．．．封裝結構
10．．．基板
11．．．第二晶粒
12．．．黏著層
13．．．導線
14．．．阻隔壩
15．．．填料
16．．．第一晶粒
17．．．第一凸塊
18．．．第一被動元件
19．．．金屬蓋
101．．．第一表面
102．．．第二表面
103．．．第一銲墊
104．．．第二銲墊
105．．．導電層
106．．．第一銲墊
107．．．連通柱
191．．．外埠端子

Claims (9)

  1. 一種封裝結構，包括：一基板，具有一第一表面、一第二表面及側面，其中該第二表面係相對該第一表面；至少一連通柱，位於該基板中，其具有顯露於該基板側面的一接觸面；至少一第一電性元件，鄰接於該基板之第一表面，且與該基板電性連接；一封膠材料，位於該基板之第一表面且包覆該至少第一電性元件；一外金屬層，位於該封膠材料的上表面與側表面，其延伸至該基板的第二表面並與該連通柱的接觸面接觸；至少一外埠端子，位於該基板之該第二表面，且與該基板電性連接；一第二晶粒，位於該基板之第二表面，且與該基板電性連接；複數條導線，電性連接該第二晶粒及該基板之第二表面；一阻隔壩(Dam)，位於該基板之第二表面且環繞該第二晶粒，其中該外埠端子的高度大於該阻隔壩的高度；及一填料(Fill)，位於該阻隔壩所定義之空間中且包覆該第二晶粒及該等導線。
  2. 如請求項1之封裝結構，其中該阻隔壩之材質係為樹脂或金屬，該填料之材質係為樹脂，該阻隔壩之材質係與 該填料之材質不同，且該封膠材料之材質係與該阻隔壩及該填料之材質不同。
  3. 如請求項1之封裝結構，其中該基板更具有至少一導電層，且該外金屬層係與該導電層電性連接。
  4. 一種封裝結構，包括：一基板，具有一第一表面、一第二表面，其中該第二表面係相對該第一表面；至少一第一電性元件，鄰接於該基板之第一表面，且與該基板電性連接；至少一接地焊墊及一金屬框，位於該基板之該第一表面，其中該金屬框位於該至少一接地焊墊上；一封膠材料，位於該基板之第一表面且包覆該至少第一電性元件及該金屬框；一外金屬層，位於該封膠材料的上表面及至少部分的側表面，其接觸該金屬框並經由該金屬框與該接地焊墊電性連接；至少一外埠端子，位於該基板之該第二表面，且與該基板電性連接；一第二晶粒，位於該基板之第二表面，且與該基板電性連接；複數條導線，電性連接該第二晶粒及該基板之第二表面；一阻隔壩，位於該基板之第二表面且環繞該第二晶粒，其中該外埠端子的高度大於該阻隔壩的高度；及 一填料，位於該阻隔壩所定義之空間中且包覆該第二晶粒及該等導線。
  5. 一種封裝結構，包括：一基板，具有一第一表面、一第二表面、側面、複數個第一銲墊，其中該第二表面係相對該第一表面，該等第一銲墊係鄰接於該基板之第一表面；至少一連通柱，位於該基板中，其具有顯露於該基板側面的一接觸面；至少一第一電性元件，電性連接於該等第一銲墊；一封膠材料，位於該基板之第一表面且包覆該至少第一電性元件；一外金屬層，位於該封膠材料的上表面與側表面，其延伸至該基板的第二表面並與該連通柱的接觸面接觸；至少一外埠端子，位於該基板之第二表面，且電性連接於該基板；一第二晶粒，位於該基板之第二表面，且電性連接於該基板；複數條導線，電性連接該第二晶粒及該基板之第二表面；一阻隔壩，位於該基板之第二表面且環繞該第二晶粒，其中該外埠端子的高度大於該阻隔壩的高度；及一填料，位於該阻隔壩所定義之空間中且包覆該第二晶粒及該等導線。
  6. 如請求項5之封裝結構，其中該阻隔壩之材質係為樹脂 或金屬，該填料之材質係為樹脂，該阻隔壩之材質係與該填料之材質不同，且該封膠材料之材質係與該阻隔壩及該填料之材質不同。
  7. 如請求項5之封裝結構，其中該基板更具有至少一導電層，該連通柱係電性連接該導電層。
  8. 一種封裝結構，包括：一基板，具有一第一表面、一第二表面、複數個第一銲墊，其中該第二表面係相對該第一表面，該等第一銲墊係鄰接於該基板之第一表面；至少一第一電性元件，電性連接於該等第一銲墊；一金屬框及至少一接地銲墊，位於該基板之第一表面，其中該金屬框位於該至少一接地銲墊上；一封膠材料，位於該基板之第一表面且包覆該至少第一電性元件及該金屬框；一外金屬層，位於該封膠材料的上表面及至少部分的側表面，其接觸該金屬框並經由該金屬框與該接地焊墊電性連接，至少一外埠端子，位於該基板之第二表面，且電性連接於該基板；一第二晶粒，位於該基板之第二表面，且電性連接於該基板；複數條導線，電性連接該第二晶粒及該基板之第二表面；一阻隔壩，位於該基板之第二表面且環繞該第二晶 粒，其中該外埠端子的高度大於該阻隔壩的高度；及一填料，位於該阻隔壩所定義之空間中且包覆該第二晶粒及該等導線。
  9. 一種無線通訊系統，包括：如請求項1至8中任一項之一封裝結構；以及一承載件，承載該封裝結構，且與該封裝結構的該外埠端子電性連接。
TW100105704A 2010-10-11 2011-02-22 雙面封裝結構及應用其之無線通訊系統 TWI523158B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US39192410P 2010-10-11 2010-10-11

Publications (2)

Publication Number Publication Date
TW201216417A TW201216417A (en) 2012-04-16
TWI523158B true TWI523158B (zh) 2016-02-21

Family

ID=44519584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100105704A TWI523158B (zh) 2010-10-11 2011-02-22 雙面封裝結構及應用其之無線通訊系統

Country Status (2)

Country Link
CN (1) CN102176438B (zh)
TW (1) TWI523158B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324409B (zh) * 2011-10-11 2013-11-20 日月光半导体制造股份有限公司 具有散热结构的半导体封装及其制造方法
CN102832182B (zh) * 2012-09-10 2015-01-14 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103617991A (zh) * 2013-11-20 2014-03-05 华进半导体封装先导技术研发中心有限公司 半导体封装电磁屏蔽结构及制作方法
CN105321830B (zh) * 2014-07-30 2019-02-05 日月光半导体制造股份有限公司 电子封装模块的制造方法
DE102015101440B4 (de) * 2015-02-02 2021-05-06 Infineon Technologies Ag Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
US10847869B2 (en) 2017-06-07 2020-11-24 Mediatek Inc. Semiconductor package having discrete antenna device
US11509038B2 (en) 2017-06-07 2022-11-22 Mediatek Inc. Semiconductor package having discrete antenna device
TWI647796B (zh) * 2018-04-09 2019-01-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
EP3745457A1 (en) * 2019-05-28 2020-12-02 Mediatek Inc. Semiconductor package having discrete antenna device
CN111063665A (zh) * 2019-12-30 2020-04-24 青岛歌尔智能传感器有限公司 异形tws sip模组及其制作方法
US11776861B2 (en) * 2021-09-07 2023-10-03 STATS ChipPAC Pte. Ltd. Compartment shielding with metal frame and cap

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
CN1186806C (zh) * 2001-07-10 2005-01-26 北京握奇数据系统有限公司 芯片封胶方法及其双界面卡的封装方法
EP1631137A4 (en) * 2004-03-30 2009-05-27 Panasonic Corp MODULAR COMPONENT AND METHOD FOR MANUFACTURING THE SAME
KR100782774B1 (ko) * 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
CN100481443C (zh) * 2006-10-11 2009-04-22 威盛电子股份有限公司 电子装置
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
CN101308804A (zh) * 2008-07-08 2008-11-19 日月光半导体制造股份有限公司 射频模块的封装结构及其制造方法

Also Published As

Publication number Publication date
TW201216417A (en) 2012-04-16
CN102176438B (zh) 2013-07-17
CN102176438A (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
TWI523158B (zh) 雙面封裝結構及應用其之無線通訊系統
US9425152B2 (en) Method for fabricating EMI shielding package structure
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
TWI438885B (zh) 半導體封裝件及其製法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
CN107369671A (zh) 半导体封装及其制造方法
TWI594390B (zh) 半導體封裝件及其製法
TW201605010A (zh) 封裝結構及其製法
TWI550782B (zh) 具有路徑電路引線之積體電路封裝系統及其製造方法
KR101563910B1 (ko) 반도체 패키지 및 이의 제조 방법
KR102270465B1 (ko) 인-패키지 구획 차폐를 갖는 반도체 패키지 및 그 제조 방법
CN102456648B (zh) 封装基板的制法
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
US11810839B2 (en) Semiconductor package with die stacked on surface mounted devices
TWI447888B (zh) 具有凹部之半導體結構及其製造方法
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
CN102142403A (zh) 具有电磁屏蔽的封装结构及其制造方法
CN103021969A (zh) 基板、半导体封装件及其制法
US20080237821A1 (en) Package structure and manufacturing method thereof
TW201446089A (zh) 半導體封裝件及其製法
CN108573879B (zh) 电子封装件
TWI416694B (zh) 全罩式屏蔽至接地銲球之晶片封裝構造
US9318354B2 (en) Semiconductor package and fabrication method thereof