CN101617400A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101617400A
CN101617400A CN200780049019A CN200780049019A CN101617400A CN 101617400 A CN101617400 A CN 101617400A CN 200780049019 A CN200780049019 A CN 200780049019A CN 200780049019 A CN200780049019 A CN 200780049019A CN 101617400 A CN101617400 A CN 101617400A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
resin
electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200780049019A
Other languages
English (en)
Inventor
森屋晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101617400A publication Critical patent/CN101617400A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供一种半导体器件及其制造方法。半导体器件(30)具有：布线基板(32)；半导体元件(33)，其装载在该布线基板(32)上；封装用树脂(36)，其用于覆盖上述半导体元件(33)；接地用电极(38)，其一端与上述布线基板的布线层(32)相连接，并且该接地用电极的一部分从上述封装用树脂(36)的表面露出；屏蔽构件(39)，其用于覆盖上述封装用树脂(36)，并与上述接地用电极(38)相连接。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，更为具体地说，涉及具有屏蔽结构的半导体器件及其制造方法。
背景技术
在布线基板上装载半导体元件并将其嵌入电子设备而进行使用时，该半导体元件所放射的电磁波会导致附近的电子部件或电路发生错误动作，有可能对人体带来坏影响。特别近年来电子设备向数字方式发展，其信号源采用脉冲信号，因此其高频成分容易成为噪声源。另外，高频化、高速信号化的发展也加剧了其影响度。
另一方面，有可能因相邻的电子部件以及/或电路或外部环境所产生的电磁波，而使该半导体元件受到坏影响。
因此，需要将半导体元件与周围的环境实施电磁屏蔽(遮蔽)，例如，提出了图1所示的实施方式。
参照图1，半导体器件10是所谓的BGA(Ball Grid Array：球门阵列)型半导体器件，在布线基板2的下表面设有多个外部连接用的球状凸块1，并且在布线基板2上隔着省略图示的管芯焊接膜(die bonding film)等管芯焊接构件而载置并固定有半导体元件3。该半导体元件3的电极(未图示)通过接合线(bonding wire)4而连接至布线基板2上的电极(未图示)。并且，半导体元件3和接合线4等被封装树脂5气密地封装。
在布线电路基板(母插件)11上，通过焊料等装载了该半导体器件10，并且该半导体器件10连接至布线电路基板11的布线部。例如，配置在布线基板2的下表面的球状凸块1(图1所示的例子中的两个球状凸块1)连接至该布线基板2内的接地导电层12，并且该球状凸块1连接至该布线电路基板11的接地布线图案13。
在这种结构中，需要阻止由半导体元件1产生的电磁波放射到外部，并且需要阻断来自外部环境的电磁波的影响，但是在该半导体器件10结构中，没有对电磁波实施屏蔽(遮蔽)的效果。
因此，在布线电路基板11上设有金属制屏蔽构件14，该金属制屏蔽构件14覆盖包括半导体器件10的装载位置的该布线电路基板11的表面，并且剖面为大致“コ”字形。该屏蔽构件14通过焊料等连接至电极15，其中，该电极15设在布线电路基板11的上表面上，并且连接至该布线电路基板11的接地布线图案13。
并且，在将半导体器件10装载在该布线电路基板11上之后，再执行将屏蔽构件12配置在布线电路基板11上的处理。
另外，为了力求作业的效率化，并且为了削减屏蔽构件14的数目，采用了这样的方式：在布线电路基板11上安装了多个半导体器件10之后，在该布线电路基板11上配置屏蔽构件来一并覆盖这些个半导体器件，从而进行屏蔽。
另外还提出了高频模块部件，该高频模块部件具有树脂覆盖构件和屏蔽金属膜，其中，该树脂覆盖构件具有导通孔，该导通孔到达成为电子部件的接地电位的端子电极，该屏蔽金属膜覆盖上述树脂覆盖构件(例如，参照专利文献1)。另外，还提出了这样的半导体器件，在该半导体器件中，在半导体基板的主面上有元件电极，并且在半导体基板的背面粘合有板(例如，参照专利文献2)。进一步，提出了这样的半导体元件封装：在基板的导线图案形成面的相反一侧的面上设置有电磁屏蔽用的屏蔽金属层(例如，参照专利文献3)。
专利文献1：JP特开2001-244688号公报
专利文献2：JP特开2001-7252号公报
专利文献3：JP特开平3-120746号公报
发明内容
发明要解决的问题
然而，在上述图1所示的结构中，需要在布线电路基板11上确保屏蔽构件14的连接固定区域，即，需要确保配置电极15的区域，其中，该电极15通过焊料而与屏蔽构件14的端部连接，因此，难以使布线电路基板11小形化，导致难以使嵌入有该布线电路基板的电子设备小型化。
另外，在布线电路基板11上装载半导体器件10之后再用屏蔽构件14对装载在布线电路板11上的半导体器件10进行覆盖，导致组装工序繁杂。
进一步，在布线电路基板11上安装多个半导体器件10，并且利用屏蔽构件一并覆盖了这些多个半导体器件的情况下，在该屏蔽构件所覆盖的多个半导体器件10之间有时会产生电磁波的影响，导致产生错误动作。
本发明是鉴于上述问题点而做出的发明，目的在于，提供一种半导体器件及其制造方法，在不导致布线电路基板(母插件)大形化的前提下，能够利用简单的结构来可靠地屏蔽(遮蔽)电磁波。
用于解决问题的方法
根据本发明的一个观点，提供一种半导体器件，其特征在于，具有：布线基板；半导体元件，其装载在该布线基板上；封装用树脂，其用于覆盖该半导体元件；接地用电极，其一端连接至上述布线基板的布线层，并且该接地用电极一部分从上述封装用树脂的表面露出；屏蔽构件，其用于覆盖上述封装用树脂，并与上述接地用电极连接。
上述接地用电极的上述一部分可以从上述树脂的侧面露出，与上述屏蔽构件相接触。上述接地用电极是设在上述布线基板的上表面上的接合线，上述接地用电极的侧面可以从上述树脂的上述侧面露出，与上述屏蔽构件相接触。上述接地用电极也可以从上述树脂的上表面露出，与上述屏蔽构件相接触。
根据本发明的其他观点，提供一种半导体器件，其特征在于，具有：布线基板；半导体元件，其装载在该布线基板上；封装用树脂，其用于覆盖该半导体元件；接地用电极，其一端连接至上述布线基板的布线层，并且该接地用电极的一部分从上述封装用树脂的表面露出。
根据本发明的另一个其他观点，提供一种半导体器件的制造方法，其特征在于，包括：在基板上装载多个半导体元件的工序；在相邻的半导体元件的布线基板区域之间跨越配设接地电极用构件的工序；利用封装用树脂来覆盖上述半导体元件以及接地电极用构件的工序；使上述布线基板、封装用树脂以及上述接地电极用构件分离，从而形成被分离成单个的半导体器件的工序；覆盖被分离成单个的半导体器件的上述封装用树脂来配设屏蔽构件的工序。
根据本发明的另外的其他观点，提供一种半导体器件的制造方法，其特征在于，在配置有多个半导体元件的基板上，在相邻的半导体元件之间的分离线上设置接地电极用构件；用树脂来对上述接地电极用构件与上述半导体元件进行封装；在对配置有多个半导体元件的上述基板进行分离时，沿着上述分离线来切断上述接地电极用构件，使上述接地电极用构件的一部分从上述树脂的侧面露出；将用于覆盖上述树脂的金属构件设置成与从上述树脂的侧面露出的上述接地用电极的一部分相接触。
根据本发明的另外的其他观点，提供一种半导体器件的制造方法，其特征在于，在配置有多个半导体元件的基板上，从上述基板向大致铅直方向设置规定长度的接地用电极构件；用树脂来对上述接地电极用构件与上述半导体元件进行封装；对上述树脂的表面进行研磨，使上述接地电极用构件的一部分从上述树脂的上表面露出；对配置有多个半导体元件的上述基板进行分离；将用于覆盖上述树脂的金属构件设置成与从上述树脂的上表面露出的上述接地用电极相接触。
根据本发明的另外的其他观点，提供一种半导体器件的制造方法，其特征在于，包括：在基板上装载多个半导体元件的工序；在相邻的半导体元件的布线基板区域之间跨越配设接地电极用构件的工序；利用封装用树脂来覆盖上述半导体元件以及接地电极用构件的工序；对上述布线基板、封装用树脂以及上述接地电极用构件进行切断，从而形成被切断成单个的半导体器件的工序。
发明效果
根据本发明，提供一种半导体器件及其制造方法，能够在不导致布线电路基板的大形化的状态下，以简单的结构可靠地屏蔽(遮蔽)电磁波。
附图说明
图1是表示对装载在布线电路基板上的半导体器件进行屏蔽的以往的结构的剖面图。
图2是表示本发明的第一实施方式的半导体器件的外观立体图。
图3是表示本发明的第一实施方式的半导体器件的结构的剖面图。
图4是表示在本发明的第一实施方式的半导体器件上配设了屏蔽构件的状态的剖面图。
图5是表示将配设了屏蔽构件的本发明的第一实施方式的半导体器件安装在布线电路基板上的状态的剖面图。
图5A是表示对安装在布线电路基板上的多个本发明的第一实施方式的半导体器件配设用于共同覆盖这些半导体器件的屏蔽构件的状态的剖面图。
图6是表示本发明的第二实施方式的半导体器件的外观立体图。
图7是表示本发明的第二实施方式的半导体器件的结构的剖面图。
图8是表示在本发明的第二实施方式的半导体器件配设了屏蔽构件的状态的剖面图。
图9是表示将配设了屏蔽构件的本发明的第二实施方式的半导体器件安装在布线电路基板上的状态的剖面图。
图10是表示本发明的第三实施方式的半导体器件的外观立体图。
图11是表示本发明的第三实施方式的半导体器件的结构的剖面图。
图12是表示在本发明的第三实施方式的半导体器件上配设了屏蔽构件的状态的剖面图。
图13是表示将配设了屏蔽构件的本发明的第三实施方式的半导体器件安装在布线电路基板上的状态的剖面图
图14是说明本发明的第一实施方式的半导体器件的制造方法的工序剖面图(其一)。
图15是说明本发明的第一实施方式的半导体器件的制造方法的工序剖面图(其二)。
图16是说明本发明的第一实施方式的半导体器件的制造方法的工序剖面图(其三)。
图17是说明本发明的第一实施方式的半导体器件的制造方法的工序剖面图(其四)。
图18是说明本发明的第一实施方式的半导体器件的制造方法的工序剖面图(其五)。
图19是说明本发明的第一实施方式的半导体器件的制造方法的工序剖面图(其六)。
图20是说明本发明的第一实施方式的半导体器件的制造方法的工序剖面图(其七)。
图21是说明本发明的第一实施方式的半导体器件的制造方法的工序剖面图(其八)。
图22是说明本发明的第一实施方式的半导体器件的制造方法的工序剖面图(其九)。
图23是说明本发明的第一实施方式的半导体器件的制造方法的工序剖面图(其十)。
图24是说明本发明的第二实施方式的半导体器件的制造方法的工序剖面图(其一)。
图25是说明本发明的第二实施方式的半导体器件的制造方法的工序剖面图(其二)。
图26是说明本发明的第二实施方式的半导体器件的制造方法的工序剖面图(其三)。
图27是说明本发明的第二实施方式的半导体器件的制造方法的工序剖面图(其四)。
图28是说明本发明的第三实施方式的半导体器件的制造方法的工序剖面图(其一)。
图29是说明本发明的第三实施方式的半导体器件的制造方法的工序剖面图(其二)。
图30是说明本发明的第三实施方式的半导体器件的制造方法的工序剖面图(其三)。
图31是说明本发明的第三实施方式的半导体器件的制造方法的工序剖面图(其四)。
图32是说明本发明的第三实施方式的半导体器件的制造方法的工序剖面图(其五)。
附图标记的说明
30、30S、30SS、50、70、70S半导体器件
32布线基板
33半导体元件
36树脂
38、38A、38B接地用电极
39屏蔽构件
40粘合构件
41布线电路基板
88切割机(Dicing Saw)
89粘合剂
91砥石
具体实施方式
以下，针对本发明的实施方式进行详细说明。为了方便说明，先对本发明的半导体器件的实施方式进行说明，再对该半导体器件的制造方法进行说明。
[半导体器件]
1.半导体器件的第一实施方式
本发明的半导体器件的第一实施方式如图2所示。另外，该半导体器件的剖面如图3所示。该剖面是图2所示的线A-A′处的剖面。
该第一实施方式的半导体器件30是所谓的BGA(Ball Grid Array：焊球阵列)型半导体器件。
如图3所示，在布线基板32的下表面形成有多个外部连接端子，即，形成有多个球状凸块31，并且在该布线基板32上隔着省略图示的管芯焊接膜等管芯焊接构件(未图示)而载置有半导体元件33。
该半导体元件33的电极衬垫(未图示)通过由金(Au)线或铜(Cu)线等构成的接合线34而连接至布线基板32上的电极(未图示)。该接合线34的直径约为18μm乃至30μm。
在这种结构中，在布线基板32的表面以及/或内部配设有接地布线图案35，形成在布线基板32的下表面的多个球状凸块31中的一部分(图3所示的例子中的两个球状凸块)连接至该接地布线图案35。
并且，该半导体元件33、接合线34等在布线基板32的一侧的主面(上表面)上例如被由硅系树脂、丙烯酸系树脂或环氧系树脂等构成的封装用树脂36气密地封装。
在该半导体器件30中，作为其特征结构，在上述布线基板32的上表面，分别在该布线基板32的四边，在没有配置半导体元件33和接合线34的区域，也就是在该布线基板32的周缘部附近，配设有与上述接地布线图案35连接的电极衬垫37。
并且，在该电极衬垫37上，通过引线接合法(Wire bonding method)连接有线状的接地用电极38的一端。并且，该接地用电极38的另一端38-1延伸到上述封装用树脂36的外侧面，并从该外侧面露出。该接地用电极38与上述接合线34同样由金(Au)线、铜(Cu)线等形成。
在该第一实施方式中，在上述布线基板32的各边分别配置设定三根(个)该接地用电极38，这些接地用电极38从上述电极衬垫37向上方延伸，并缓缓向远离半导体元件33的方向弯曲，从而达到上述封装用树脂36的外侧面。
该接地用电极38的粗度(直径)为与上述接合线34的直径相同或同等以上的粗度，例如设定为约100μmФ至500μmФ。
即，在基于本发明思想得半导体器件的第一实施方式中，一端与接地电位连接的导体从封装用树脂36的侧面露出，即，接地用电极38的另一端从封装用树脂36的侧面露出。
因此，覆盖该封装用树脂36的外表面而配设电磁屏蔽构件(导电体、以下称为屏蔽构件)封装用树脂，并使该屏蔽构件与上述接地用电极38的端部连接，从而，在半导体器件30工作时，该半导体器件30被上述屏蔽构件有效地电磁屏蔽(遮蔽)。
这样，覆盖封装用树脂36的外表面而配设屏蔽构件，由此能够在不导致该半导体器件30的外形尺寸无谓增加的状态下，进行有效的电磁屏蔽(遮蔽)。
作为覆盖上述封装用树脂36的外表面的屏蔽构件，可预先准备形成为箱形(剖面为コ字形)的金属体或在树脂体的表面覆盖了导电层的构件，将所准备的构件嵌入配设在半导体器件30上，覆盖封装用树脂36部分。
另外，作为屏蔽构件及其配设手段，可以采用粘贴箔状的金属等来进行安装的方法或通过涂敷法等有选择地覆盖导电性树脂的方法。
因此，能够在将半导体器件装载在电子设备的布线基板(所谓的母插件)上之前的阶段，或在将该半导体器件装载在布线基板(母插件)上之后，根据需要来配设这种屏蔽构件。
另一方面，该屏蔽构件可以与适用于该半导体器件散热的散热体(heatsink：散热片)相热结合。进一步，可以扩大该屏蔽构件的外表面的面积，使得该屏蔽构件自身可用作散热体。
在具有上述结构的半导体器件30上配设了屏蔽构件的状态如图4所示。将这种形态作为半导体器件30S。
即，配设箱形(剖面为大致“コ”字形)的电磁屏蔽(遮蔽)构件39，将其覆盖在上述半导体器件30上的封装用树脂36上。该电磁屏蔽构件39由铜(Cu)或铝(Al)等的金属板形成，当然也可以用其它材料，例如由树脂形成，并在其表面实施金属覆盖。
该屏蔽构件39的内侧面以及/或内部底面与封装用树脂36的表面通过粘合剂(未图示)来固定。
并且，该屏蔽构件39的内侧面与导出到上述半导体器件30的封装用树脂36的侧面的接地用电极38的端部38-1通过由焊料或銀(Ag)膏等导电性粘合剂构成的粘合构件40来相连接，从而实现电性导通。并且，在该屏蔽构件39的内侧面，与接地用电极38的端部38-1对应地配设有凸部。
通过这种结构，至少在该半导体器件30工作时对该屏蔽构件39赋予接地电位。
这样，图5表示将覆盖配设了屏蔽构件39的半导体器件30安装在布线基板(母插件)上的状态。
参照图5，在通过球状凸块31安装于布线电路基板(母插件)41上的半导体器件30S上，覆盖半导体器件30而配设的屏蔽构件39与布线电路基板41上的接地布线图案42电连接。
即，在这种结构中，在配设于半导体器件30的布线基板32的下表面的多个球状凸块31中，与该布线基板32的接地布线图案35连接的球状凸块32连接至设在布线电路基板41上的接地布线图案42。
其结果，覆盖半导体器件32而配设的屏蔽构件39通过粘合构件40、接地用电极38、电极衬垫37、布线基板32的接地布线图案35以及球状凸块31，而连接至布线电路基板41的接地布线图案42，从而被赋予接地电位。因此，能够阻止该半导体元件33所产生的电磁波放射至外部，另外，能够阻断来自外部环境的电磁波对该半导体器件30的影响。
在这样的第一实施方式的半导体器件30中，覆盖半导体元件33的封装用树脂36的表面而配设箱形(剖面为大致“コ”字形)的屏蔽构件39。因此，不会因配设该屏蔽构件39而导致占有面积增加，而能够实现上述布线电路基板(母插件)41的小形化。
分别对各半导体器件30配设该屏蔽构件39。即，能够提供分别逐个被屏蔽的半导体器件，从而无需对装载在布线电路基板41上的多个半导体器件一并实施屏蔽。因此，能够提高布线电路基板41的设计自由度，能够实现电子设备的小型化。
进一步，能够通过接地用电极38和由金属构成的屏蔽构件39，将随着半导体器件30的动作而产生的热放散到外部，从而能够实现该半导体器件30的动作的稳定化。
并且，根据本发明，当然也能够对装载在布线电路基板41上的多个半导体器件30一并配设屏蔽(遮蔽)结构，即，配设共同的屏蔽(遮蔽)结构。
有时也根据电子设备的形态和电子电路结构来选择这种结构。
即，如图5A所示，能够利用一个箱形(剖面为大致“コ”字形)的屏蔽构件39来共同覆盖在布线电路基板41上靠近装载的多个半导体器件30，例如共同覆盖两个的半导体器件30。将这种形态作为半导体器件30SS。
在这种结构中，至少在一个半导体器件30中，屏蔽构件39通过粘合构件40而连接至端部38-1，从而被赋予接地电位，其中，该端部38-1是导出到该半导体器件30的封装用树脂36的外侧面的接地用电极38的端部。并且，在此，在该屏蔽构件39的内侧面没有设置与接地用电极38的端部38-1对应的凸部，但也可以如上述图4所示的结构那样按需要配设。
另外，在这种结构中，该屏蔽构件39一并(共同)覆盖多个半导体器件30，因此以与这些半导体器件30的外形尺寸大致相等的外形尺寸配设该屏蔽构件39。因此，应用这种结构也几乎不会因配设该屏蔽构件39而导致布线电路基板41大型化。
进一步，在这种结构中，该屏蔽构件39所覆盖的多个半导体器件30相互之间的间隔可以按需要进行选择。由此，在这些半导体器件30相互之间设置间隙，从而能够使将屏蔽构件39的一部分在横方向或垂直方向上延长到该间隙。由此，能够实现该屏蔽构件39所覆盖的半导体器件相互间的电磁屏蔽(遮蔽)。
另一方面，在第一实施方式中，接地用电极38从上述电极衬垫37部向上方(大致垂直方向)延伸之后，向远离半导体元件33的方向缓缓弯曲，但本发明并不限于这种结构。
该接地用电极38由金属线或金属板构成，其端部38-1导出到封装用树脂36的侧面并从封装用树脂36露出，其中，该金属线或金属板的形状为，从上述电极衬垫37向大致垂直方向延伸之后，向远离半导体元件33的方向折弯为大致直角。
另外，在上述实施方式中，在布线基板32的上表面上，在其四边分别配设了三个接地用电极38，但该接地用电极38的设置数目没有限制。只要至少一个接地用电极38在封装用树脂36的侧面露出，并连接至屏蔽构件39即可。只要该接地用电极38与屏蔽构件39在多个位置连接，就能够减小电阻，从而能够实现稳定的电连接，进一步散热效果也明显。
2.半导体器件的第二实施方式
本发明的半导体器件的第二实施方式如图6所示。另外，该半导体器件的剖面如图7所示。该剖面是图6所示的线A-A′处的剖面。
该第二实施方式的半导体器件50也是所谓的BGA(Ball Grid Array)型半导体器件。
并且，以下的说明中，对于与上述第一实施方式的结构对应的位置，赋予相同附图标记，省略其说明。
在该半导体器件的第二实施方式中，如图6和图7所示，在一个布线基板32上连接至接地布线图案35的两个电极衬垫37之间，通过由金(Au)线或铜(Cu)线等构成的接地用电极38A进行连接。该接地用电极38A具有大致圆弧状的线环，连接两个电极衬垫37之间。该接地用电极38A例如由直径约为300μmФ至400μmФ的线或宽度与其相等的带状体形成。
沿着布线基板32的四边中的每条边，分别配设有一个这种环状的接地用电极38A。并且，在封装用树脂36的侧面，该接地用电极38A的圆弧状部的侧面部露出到外部。并且，为了针对屏蔽构件38A表示沿着布线基板32的边而延伸为圆弧状的状态，在图7中，表示了含有在其高度方向延伸的部分。另外，关于用于使该接地用电极38A的圆弧状部在封装用树脂36的侧面上露出到外部的方法，在后面叙述。
在该第二实施方式中，端部与接地电位连接的导体在封装用树脂36的侧面上露出，所露出的形状为圆弧状，即，接地用电极38A露出为圆弧状。
因此，覆盖该封装用树脂36的外表面而配设屏蔽构件，并使该屏蔽构件与露出为圆弧状的接地用电极38A连接，从而在半导体器件50工作时，该半导体器件50能够被上述屏蔽构件有效地电磁屏蔽(遮蔽)。
这样，覆盖封装用树脂36的外表面而配设屏蔽构件，由此能够在不导致该半导体器件50的外形尺寸无谓的大形化的状态下，实现有效的电磁屏蔽(遮蔽)。
此时，屏蔽构件的形态、覆盖时间、以及与散热片的对应，可以采用与上述第一实施方式的结构相同的结构。
图8表示在具有这种结构的半导体器件50上配设了屏蔽构件39的状态。将这种形态作为半导体器件50S。
并且，为了针对屏蔽构件38A表示沿着布线基板32的边而延伸为圆弧状的状态，在图8中也表示了含有在其高度方向延伸的部分。
即，覆盖半导体器件50的封装用树脂36而配设箱形(剖面为大致“コ”字形)的屏蔽(遮蔽)构件39封装用树脂。
如上所述，该屏蔽构件39由铜(Cu)或铝(Al)等的金属板形成，当然也可以由其它材料形成，例如由树脂形成，并在其表面实施金属覆盖。
该屏蔽构件39的内部底面以及/或内侧面和封装用树脂36的表面通过粘合剂(未图示)来固定。
并且，该屏蔽构件39的内侧面与导出到上述半导体器件50的封装用树脂36的侧面的接地用电极38A的圆弧状部，通过由焊料或銀(Ag)膏等导电性粘合剂构成的粘合构件40来进行连接导通。
即，该屏蔽构件39在该半导体器件50工作时被赋予接地电位。
在这种结构中，接地用电极38A以其圆弧状部来与屏蔽构件39接触或连接。因此，该接地用电极38A与屏蔽构件39能够以更广阔的接触面积进行接触，从而实现良好的电连接。
图9表示将覆盖配设了该屏蔽构件39的半导体器件50安装在布线基板(母插件)上的状态。
如上所述，为了针对屏蔽构件38A表示沿着布线基板32的边而延伸为圆弧状的状态，在图9中也表示了含有在其高度方向延伸的部分。
参照图9，在布线电路基板(母插件)41上，在通过球状凸块31安装的半导体器件50S上，覆盖半导体器件50而配设的屏蔽构件39与布线电路基板41上的接地布线图案42电连接。
根据这种结构，在配设于半导体器件50的布线基板32的下表面的多个球状凸块31中，与该布线基板32的接地布线图案35连接的球状凸块31连接至设在布线电路基板41上的接地布线图案42。
即，覆盖半导体器件50而配设的屏蔽构件39通过粘合构件40、圆弧状的接地用电极38A、电极衬垫37、布线基板32的接地布线图案35以及球状凸块31，而连接至布线电路基板(母插件)41的接地布线图案42，从而被赋予接地电位。因此，能够阻止该半导体元件50所产生的电磁波放射至外部，另外，还能够阻断来自外部环境的电磁波对该半导体器件50的影响。
在这样的第二实施方式的半导体器件50中，也覆盖封装用树脂36的表面而配设箱形(剖面为大致“コ”字形)的屏蔽构件39。因此，能够实现上述布线电路基板41的进一步的小形化。
另外，分别对各半导体器件50配设该屏蔽构件39。即，由于能够提供分别逐个被屏蔽的半导体器件，所以无需对装载在布线电路基板41上的多个半导体器件一并实施屏蔽，而且能够提高布线电路基板41的设计自由度，从而能够实现电子设备的小型化。
进一步，能够通过以更广阔的接触面积进行连接的接地用电极38A和屏蔽构件39，将随着半导体器件50的动作而产生的热有效地放散到外部，从而能够实现该半导体器件50的动作的稳定化。
另外，如上所述，在该半导体器件50中，接地用电极38A与屏蔽构件39能够以广阔的接触面积进行连接，因此，将一个圆弧状接地用电极38A连接至屏蔽构件39就能够达到屏蔽效果。因此，与上述第一实施方式的半导体器件30相比，能够以较少的工序来制造大致相同屏蔽效果的半导体器件。其中，只要配设多个接地用电极38A，当然就能够减小电阻，从而实现稳定的电连接，另外，能够实现更好的散热性。
并且，与上述图5A所示的结构同样地，该第二实施方式也能够对装载在布线电路基板41上的多个半导体器件50一并配设屏蔽构件39(未图示)。
3.半导体器件的第三实施方式
本发明的半导体器件的第三实施方式如图10所示。另外，该半导体器件的剖面如图11所示。该剖面是图10所示的线A-A′处的剖面。
该第三实施方式的半导体器件70也是所谓的BGA(Ball Grid Array)型半导体器件。
并且，以下的说明中，对于与上述第一实施方式的结构对应的位置，赋予相同附图标记，省略其说明。
在该第三实施方式的半导体器件70中，如图10和图11所示，在布线基板32的各边的大致中央配设有与接地布线图案35连接的电极衬垫37，在该电极衬垫37上配置连接有柱状的接地用电极38B，该接地用电极38B的另一个端部38B-1从封装用树脂36的上表面露出。
即，由金(Au)线或铜(Cu)线等构成的柱状的接地用电极38B在电极衬垫37上大致垂直地延伸，其前端部38B-1从封装用树脂36的上表面露出。
例如通过引线接合法来配设该接地用电极38B，并使其成为从半导体器件70的封装用树脂36的上表面露出的长度。
作为该接地用电极38B的形成方法，除了该引线接合法之外，还可以将具有规定长度的柱状(棒状)金属销插立在电极衬垫37上，另外，也可以堆积多个球状凸块，使最上层的球状凸块从封装用树脂36的上表面露出。
在该第三实施方式中，一端与接地电位连接的导体从封装用树脂36的上表面露出，即，接地用电极38B的端部38B-1从封装用树脂36的上表面露出。
因此，覆盖该封装用树脂36的外表面而配设屏蔽构件，并使该屏蔽构件与上述接地用电极38B连接，从而，在半导体器件50工作时，该半导体器件50被上述屏蔽构件有效地电磁屏蔽(遮蔽)。
这样，覆盖封装用树脂36的外表面而配设屏蔽构件，由此能够在不导致该半导体器件50的外形尺寸无谓增加的状态下，进行有效的电磁屏蔽(遮蔽)。
并且，屏蔽构件的形态、覆盖时间、以及与散热片的对应，可以采用与上述第一实施方式的结构相同的结构。
图12表示在该半导体器件70上配设了屏蔽构件的状态。将这种形态作为半导体器件70S。
即，覆盖半导体器件70的封装用树脂36而配设箱形(剖面为大致“コ”字形)的屏蔽(遮蔽)构件39封装用树脂。
如上所述，该屏蔽构件39由铜(Cu)或铝(Al)等的金属板形成，当然也可以由其它材料形成，例如由树脂形成，并在其表面实施金属覆盖。
该屏蔽构件39的内侧面以及/或底面和封装用树脂36的表面通过粘合剂(未图示)来固定。
并且，该屏蔽构件39的内表面与导出到上述半导体器件70的封装用树脂36的上表面的接地用电极38B的端部38B-1，通过由焊料或銀(Ag)膏等导电性粘合剂构成的粘合构件40来进行连接导通。
即，该屏蔽构件39在该半导体器件70工作时被赋予接地电位。
在这种结构中，接地用电极38B以其端部38B-1来与屏蔽构件39连接。
这样，图13表示将覆盖配设了屏蔽构件39的半导体器件70安装在布线基板(母插件)上的状态。
参照图13，在布线电路基板(母插件)41上，在通过球状凸块32安装的半导体器件70S上，覆盖半导体器件70而配设的屏蔽构件39与布线电路基板41上的接地布线图案42电连接。
根据这种结构，在配设于半导体器件70的布线基板32的下表面的多个球状凸块31中，与该布线基板32的接地布线图案35连接的球状凸块31连接至设在布线电路基板41上的接地布线图案42。
即，覆盖半导体器件70而配设的屏蔽构件39通过粘合构件40、接地用电极38B、电极衬垫37、布线基板32的接地布线图案35以及球状凸块31，而连接至布线电路基板(母插件)41的接地布线图案42，从而被赋予接地电位。因此，能够阻止该半导体元件70所产生的电磁波放射至外部，另外，还能够阻断来自外部环境的电磁波对该半导体器件70的影响。
在这样的第三实施方式的半导体器件70中，也覆盖封装用树脂36的表面而配设箱形(剖面为大致“コ”字形)的屏蔽构件39。因此，能够实现上述布线电路基板41的进一步的小形化。
另外，分别对各半导体器件70配设该屏蔽构件39。即，能够提供分别逐个被屏蔽的半导体器件，从而无需对装载在布线电路基板41上的多个半导体器件一并实施屏蔽，能够提高布线电路基板41的设计自由度，能够实现电子设备的小型化。
进一步，能够通过直线状的接地用电极38B，将随着半导体器件70的动作而产生的热有效地传递至屏蔽构件39，有效地向外部散热，从而能够实现该半导体器件70的动作的稳定化。
另外，在该第三实施方式中，在布线基板32的上表面上，在其四边分别配设了接地用电极38B，但该接地用电极38B的设置数目没有限制。只要至少一个接地用电极38B在封装用树脂36的侧面露出，并连接至屏蔽构件39即可。其中，只要该接地用电极38B与屏蔽构件39在多个位置连接，就能够减小电阻，从而能够实现稳定的电连接，进一步散热效果也明显。
并且，与上述图5A所示的结构同样地，该第三实施方式也能够对装载在布线电路基板41上的多个半导体器件70一并配设屏蔽构件39(未图示)。
并且，在上述第一实施方式的半导体器件30以及第三实施方式的半导体器件70中，根据半导体元件的电路结构以及/或功能来配置接地电极用电极衬垫37，使其与连接有接合线34的电极衬垫列排列在同一线上(未图示)。
只要是这种电极衬垫配置结构，就能够实现半导体元件的小形化，进而实现半导体器件小形化。
[半导体器件的制造方法]
接着，对上述本发明的实施方式的半导体器件30、50和70的制造方法进行说明。并且，在以下说明所参照的附图中，省略表示布线基板32和布线电路基板(母插件)41的详细结构。
1.半导体器件的制造方法的第一例
参照图14至图23，对上述本发明的半导体器件的第一实施方式的半导体器件的制造方法进行说明。
首先，通过吸附筒82对背面粘贴有管芯焊接膜等管芯焊接构件81的半导体元件33的主面(电子电路元件、电子电路等的形成面)一侧进行吸附保持，然后通过(隔着)上述管芯焊接构件81而将该半导体元件33装载并固定在以后成为布线基板32的大张基板83上(参照图14-(a))。
在该基板83上装载并固定多个半导体元件。
接着(参照图14-(b))，利用接合线34来连接上述半导体元件33的电极衬垫与基板83上的对应于该半导体元件33的电极衬垫而配设的电极衬垫(未图示)。
此时，在该基板83的上表面的、与上述接合线34连接的电极衬垫的外侧的区域，即距离半导体元件33远的位置，将接合线84A配设为环状，从而在连接至接地布线图案35的电极衬垫(未图示)，与在相邻的其它半导体元件33的装载区域内连接至接地布线图案35的电极衬垫(未图示)之间，利用该接合线84A进行连接(参照图15-(c))。
在该环状接合线84A与上述接合线34直径相同、材料相同的情况下，可以在相同的引线接合工序中进行连接。
在之后的工序中，该环状接合线84A在半导体器件之间被切断并分离，进而成为接地用电极38。
该接地用电极38除了可以由上述接合线来形成以外，还可以使用以下方式：使用具有大致“コ”字形的金属棒或金属板等导电性构件85，通过导电性粘合剂86，将与上述接地布线图案35连接的电极衬垫间连接为桥梁状(参照图15-(c)′)。
任何情况下，上述接合线34的直径都例如约18μmФ至30μmФ，与此相对，接地用电极38的直径的粗度大于或等于该接合线34的直径，例如约100μmФ至500μmФ。
接着，利用封装用树脂36A，对装载在上述基板83上的多个半导体元件33、与各半导体元件连接的接合线34以及接地用电极38等进行封装(参照图16-(d))。此时，对装载并固定在基板83的主面上的多个半导体元件33、与该半导体元件33连接的接合线34以及环状接合线84A等一并进行树脂封装。
可将使用了金属模87(上金属模87A，下金属模87B)的所谓的传递模塑法、或压缩成型法应用于该树脂封装处理。
然后，在上述基板83的另一侧的主面(背面)上，分别对应于多个半导体元件33，配设作为外部连接端子的焊球31(参照图16-(e))。
接着，将在该基板83一侧的主面上被封装用树脂36A树脂封装了的半导体元件33和连接至该半导体元件33的接合线34等作为一个单位，在上述环状接合线84A(或具有大致“コ”字形的金属棒或金属板等导电性构件85)的长度方向的大致中央部，将上述基板83和封装用树脂36A在其厚度方向上切断(参照图17-(f))。
作为切断并分离的方法，可以是使用了切割机88的刀具切割法(BladeDicing Method)。另外，也可以适用所谓的激光切割法。
其结果，形成如下的半导体器件30，该半导体器件30是指，在布线基板32的主面上配设有半导体元件33、与该半导体元件33连接的接合线34、接地用电极38等，并利用封装用树脂36进行树脂封装，然后被分离成单个的导体器件(参照图17-(g))。
在该半导体器件30中，在封装用树脂36的侧面露出接地用电极38的端部38-1，该接地用电极38是接合线84A被切断的结果。另一方面，在布线基板32的另一侧的主面，配设有作为外部连接端子的焊球31。
对具有这样结构的半导体器件30配设屏蔽构件。
对在上述封装用树脂36的侧面露出的接地用电极38的端部38-1，通过分配法(Dispense Method)或丝网印刷法等，有选择地覆盖由焊料或銀(Ag)膏等导电性粘合剂构成的粘合构件40(参照图18-(h))。
接着，覆盖上述封装用树脂36而配设箱形(剖面为大致“コ”字形)的由金属构成的屏蔽构件39封装用树脂(参照图18-(i))。此时，在屏蔽构件39的内侧底面预先配设粘合剂89，从而通过该粘合剂89将屏蔽构件39固定在封装用树脂36上。
当然，可以预先将该粘合剂89配置在封装用树脂36的上表面上。
接着，在这种状态下进行加热处理，利用粘合构件40来连接接地用电极38的端部38-1和屏蔽构件39(参照图19-(j))
在此，作为加热方法之一，能够在屏蔽构件39的侧面对接地用电极38的端部38-1所处的位置有选择地实施加热。另外，在粘合剂40由焊料构成的情况下，可以通过回流来进行加热；在粘合部剂40由銀(Ag)膏等导电性粘合剂构成的情况下，可以使用高温槽来使其加热固化。
这样，形成了覆盖封装用树脂36而配设了屏蔽构件39的半导体器件30S。
在该半导体器件30S中，屏蔽构件39能够通过粘合构件40、接地用电极38、电极衬垫37、布线基板32的接地布线图案34和球状凸块31，而与布线电路基板(母插件)41的接地布线图案42等导通。因此，半导体器件30被有效地屏蔽(遮蔽)。
对该半导体器件30配设屏蔽构件39的方法并不限于上述方法，例如可以应用图20至图21所示的方法，能够形成半导体器件30S。
即，在上述图17-(g)所示的工序之后，通过分配法或丝网印刷法等，将焊料或銀(Ag)膏等导电性粘合剂等的粘合构件40覆盖在从封装用树脂36的侧面露出的接地用电极38的端部38-1上(参照图20-(h)′)。
接着，在半导体器件的封装用树脂36的上表面，配置大致十字形的板状或箔状的金属制屏蔽构件39A(参照图20-(i)′)。此时，在要与封装用树脂36的上表面相接触的屏蔽构件39A上预先有选择地配设有粘合剂89，从而通过该粘合剂89将屏蔽构件39A固定在封装用树脂36的上表面上。
接着，沿着封装用树脂36的外侧面折弯板状或箔状的屏蔽构件39A，使该屏蔽构件39A与该侧面平行(参照图21-(i)″)。其结果，屏蔽构件39的剖面成为大致“コ”字形。
然后，对覆盖并固定了该屏蔽构件39的半导体器件实施加热处理(参照图21-(j)′参照)。其结果，通过粘合构件40使接地用电极38的端部38-1与屏蔽构件39相连接。在此，作为加热方法，可以采用与参照上述图19-(j)说明的方法相同的方法。
对该半导体器件30配设屏蔽构件39的方法并不限于上述方法，还可以应用图22至图23所示的方法形成半导体器件30S。
即，在上述图17-(g)所示的工序之后，从半导体器件30的封装用树脂36的上表面覆盖剖面为大致“コ”字形的金属制的屏蔽构件39(参照图22)。
此时，在该屏蔽构件39的内侧面，在从封装用树脂36的侧面露出的接地用电极38的端面38-1所对应的位置，设有有连接用突起部39B。另外，将相对置的连接用突起部39B间的距离L设定为与半导体器件30的外形尺寸P大致相同或比该外形尺寸P短一些。进一步，在屏蔽构件39的内侧底面配设有粘合部剂40。
从半导体器件30的封装树脂36的上方覆盖这样的屏蔽构件39，从而，在封装用树脂36的侧面，上述接地用电极38的端部面38-1与屏蔽构件39的连接用突起部39B相抵接进而相连接。
另外，屏蔽构件39通过预先配设在其内侧底面上的粘合剂89而被固定在封装用树脂36的上表面上(图23参照)。
并且，在本例中，使接地用电极38的端部38-1与设在屏蔽构件39的内侧面的连接用突起部39B机械性接触，但除此之外也可以通过分配法或丝网印刷法等将焊料或銀(Ag)膏等导电性粘合剂等的粘合构件40配设在接地用电极38的端部38-1，从而能够通过该粘合构件40来强化连接。
另外，如上所述，也可以将板状的屏蔽构件39折弯为与封装树脂30的侧面大致平行，使接地用电极38的端部38-1与屏蔽构件39的连接用突起部39B机械性连接。
这样，根据本例的制造方法，能够通过简单的工序来配设接地用电极38，并且容易连接该接地用电极38和屏蔽构件39。
特别地，在通过引线接合法形成接地用电极38的情况下，能够通过与接合线34的配设工序相同的工序来配设该接地用电极31，从而简化制造工序。
2.半导体器件的制造方法的第二例
接着，参照图24至图27，对上述本发明的半导体器件的第二实施方式的半导体器件的制造方法进行说明。
并且，对于与上述图14至图23所示的制造方法中所示的部位对应的部位，标注相同的附图标记而省略其说明。
首先，通过吸附筒82对背面粘贴有管芯焊接膜等的管芯焊接构件81的半导体元件33的主面(电子电路元件、电子电路等的形成面)一侧进行吸附保持，然后通过(隔着)上述管芯焊接构件81而将该半导体元件33装载并固定在以后成为布线基板32的大张基板83上(参照图24-(a))。
在该基板83上装载并固定多个半导体元件。
接着(参照图24-(b))，利用接合线34来连接上述半导体元件33的电极衬垫与基板83的电极衬垫(未图示)。
此时，在该基板83的上表面的与上述接合线34连接的电极衬垫的外侧的区域，即距离半导体元件33远的位置，与布线基板32的四边平行地将接合线84A配设为环状，从而在与连接至接地布线图案35的两个电极衬垫(未图示)之间，利用该接合线84A进行连接(参照图24-(b)-1)。
即，这样配设该环状接合线84A，使其与布线基板32的四边相对应，且位于与所相邻的其它半导体元件33的装载区域的边界上，以平行于该边界的方式延伸(参照图24-(b)-2)。
在该环状接合线84A与上述接合线34直径相同、材料相同的情况下，可以在相同的引线接合工序中进行连接。
在之后的工序中，该环状接合线84A在半导体器件之间被切断并分离，进而成为接地用电极38。
该接地用电极38除了可以由上述接合线84A来形成以外，还可以使用以下方式：使用具有大致“コ”字形的金属棒或金属板等导电性构件85，通过导电性粘合剂86，将与上述接地布线图案35连接的电极衬垫间连接为桥梁状。
任何情况下，上述接地用电极38的直径或宽度都选择为切割刀具的粗度的1.5至2倍以上，例如约300μmФ至500μmФ。
接着，利用封装用树脂，对装载在上述基板83上的多个半导体元件33、与各半导体元件连接的接合线34以及接地用电极38等，进行气密封装(参照图25-(c))。此时，对装载并固定在基板83的主面上的多个半导体元件33、与该半导体元件33连接的接合线34以及接地用电极部31等一并进行树脂封装。
可将使用了金属模87(上金属模87A，下金属模87B)的所谓的传递模塑法、或压缩成型法应用于该树脂封装处理。
然后，在上述基板83的另一侧的主面(背面)上，分别对应于多个半导体元件33，配设作为外部连接端子的焊球31(参照图25-(d))。
接着，将在该基板83一侧的主面上被封装用树脂进行了树脂封装的半导体元件33和连接至该半导体元件33的接合线34等作为一个单位，将上述基板83和封装用树脂36A在其厚度方向上切断(参照图26-(e))。
作为切断并分离的方法，可以是使用了切割机88的刀具切割法(BladeDicing Method)。另外，也可以适用所谓的激光切割法。
此时，对配置了相邻的半导体元件33的电路基板的边界部实施该切割处理。因此，配设在该边界部的环状接合线84B(或具有大致“コ”字形的金属棒或金属板等导电性构件85)沿着其长度方向在其宽度(直径)方向的大致中央部被分离。
其结果，形成如下的半导体器件50：在布线基板32的主面上配设半导体元件33、与该半导体元件33连接的接合线34、接地用电极38A等，并利用封装用树脂36进行了树脂封装(参照图26-(f))。
在该半导体器件50中，在封装用树脂36的侧面部配置有接地用电极38，该接地用电极38所露出的其宽度剖面为环状，该接地用电极38是上述接合线84A在其长度方向上被切断的结果。另一方面，在布线基板32的另一侧的主面，配设有作为外部连接端子的焊球31。
接着，覆盖上述封装用树脂36而配设箱形(剖面为大致“コ”字形)的由金属构成的屏蔽构件39封装用树脂(参照图27)。
这样，形成了覆盖封装用树脂36而配设了屏蔽构件39的半导体器件50S。
在此所示的方式中，与上述图22所示的结构同样地，在该屏蔽构件39的内侧面，在从封装用树脂36的侧面露出的接地用电极38所对应的位置，设有连接用突起部39B。将相对置的连接用突起部39B间的距离L设定为与半导体器件30的外形尺寸大致相同或比该外形尺寸短一些。
并且，此时，预先在屏蔽构件39的内侧底面配设粘合剂(未图示)，通过该粘合剂将屏蔽构件39固定在封装用树脂36的上表面。
当然，也可以预先在封装用树脂36的上表面配置该粘合剂。
这样，根据本例的制造方法，能够通过比较简单的工序来配设接地用电极38。
特别地，在通过引线接合法形成接地用电极38的情况下，能够通过与接合线15的形成工序相同的工序来配设该接地用电极38，从而简化制造工序。
进一步，根据本例的制造方法，接地用电极38沿着其长度方向露出，即，以环状或コ字状的方式从封装用树脂36的侧面露出。
因此，能够增大与屏蔽构件39接触的接触面积。由此，从封装用树脂36的侧面露出的接地用电极38的数目可以较少，从而能够简化接地用电极38的配设工序。因此，能够用更少的工序和时间来制造半导体器件。当然，只要配设多个接地用电极38A就能够减小电阻，实现稳定的电连接，另外，能够实现更好的散热性。
3.半导体器件的制造方法的第三例
接着，参照图28至图32，对上述本发明的半导体器件的第三实施方式的半导体器件的制造方法进行说明。
并且，在此，对于与上述图14至图27所示的制造方法中所示的部位对应的部位，标注相同的附图标记而省略其说明。
首先，通过吸附筒82对背面粘贴有管芯焊接膜等管芯焊接构件81的半导体元件33的主面(电子电路元件、电子电路等的形成面)一侧进行吸附保持，然后通过(隔着)上述管芯焊接构件81而将该半导体元件33装载并固定在以后成为布线基板32的大张基板83上(参照图28-(a))。
在该基板83上装载并固定多个半导体元件。
接着(参照图28-(b))，利用接合线34来连接上述半导体元件33的电极衬垫与基板83的电极衬垫(未图示)。
此时，在该基板83的上表面的、与上述接合线34连接的电极衬垫的外侧的区域，即距离半导体元件33远的位置，利用接合工具90将在大致垂直方向延伸的接合线84C配设在与接地布线图案35连接的电极衬垫(未图示)上(参照图29-(c))。
在大致垂直方向延伸的该接合线84C与上述接合线34直径相同、材料相同的情况下，可以在相同的引线接合工序中进行配设。即，对于电极衬垫37(例如参照图3)，应用公知的接合工具进行引线接合，并在垂直方向上提拉该接合工具，在比上述接合线34的线环的最上部高的位置切断该线，从而形成该接合线84C。
在后续的工序中，将在垂直方向延伸的该接合线84C作为接地用电极38。
并且，作为这种接地用电极38，可以取代上述接合线而应用由金属构成的规定长度(高度)的柱状销。
或者，在上述电极衬垫37上层叠多个所谓的球状凸块84D，使最上层的球状凸块的上表面位于规定的高度，从而能够形成接地用电极38(参照图29-(c)′)。
任何情况下，接地用电极38的高度(长度)都设定为能够从该半导体器件的封装用树脂36的外表面露出的高度。
接着，利用封装用树脂来对装载在上述基板83上的多个半导体元件33、与各半导体元件连接的接合线34以及接地用电极38等进行封装(参照图30-(d))。
此时，对装载并固定在基板83的主面上的多个半导体元件33、与该半导体元件33连接的接合线34以及接地用电极部31等一并进行树脂封装。
可将使用了金属模87(上金属模87A，下金属模87B)的所谓的传递模塑法、或压缩成型法应用于该树脂封装处理。
接着，对上述封装用树脂实施研磨处理，使得上述接地用电极38从该封装用树脂的上表面露出(参照图30-(e))。
能够使用砥石91来进行该研磨处理。
然后，在上述基板83的另一侧的主面(背面)上，分别对应于多个半导体元件33，配设作为外部连接端子的焊球31(参照图31-(f))。
接着，将在该基板83一侧的主面被封装用树脂进行了树脂封装的半导体元件33和连接至该半导体元件33的接合线34等作为一个单位，将上述基板83和封装用树脂36A在其厚度方向上切断(参照图31-(g))。
作为切断并分离的方法，可以是使用了切割机88的刀具切割法(BladeDicing Method)。另外，也可以适用所谓的激光切割法。其结果，形成如下的半导体器件70：在布线基板32的主面上配设半导体元件33、与该半导体元件33连接的接合线34、接地用电极38等，并利用封装用树脂36进行了树脂封装(参照图31-(g))。
在该半导体器件70中，接地用电极38的端部38-1从上述封装用树脂36的上表面露出。另一方面，在布线基板32的另一侧的主面配设有作为外部连接端子的焊球31(参照图31-(h))。
接着，覆盖上述封装用树脂36而配设箱形(剖面为大致“コ”字形)的由金属构成的屏蔽构件39封装用树脂。
即，在从上述封装用树脂36的上表面露出的接地用电极38的端部38-1部，覆盖由导电性粘合剂构成的粘合构件40。
然后，覆盖该半导体器件70的封装用树脂36上而配设箱形(剖面为大致“コ”字形)的屏蔽(遮蔽)构件39封装用树脂(参照图32)。
这样，形成了覆盖封装用树脂36而配设了屏蔽构件39的半导体器件70S。
其结果，通过由焊料或銀(Ag)膏等导电性粘合剂构成的粘合构件40，使该屏蔽构件39的内表面与导出到上述半导体器件70的封装用树脂36的上表面的接地用电极38B的端部38B-1相连接导通。
即，在该半导体器件70工作时，该屏蔽构件39被赋予接地电位。
在这种结构中，接地用电极38B以其端部38B-1来与屏蔽构件39连接。
并且，通过粘合剂(未图示)来固定该屏蔽构件39的内侧面以及/或底面和封装用树脂36的表面。
根据这样的制造方法，能够以简单的工序来配设接地用电极38。特别地，通过引线接合法来配设接地用电极38，从而能够通过与接合线34的形成工序相同的工序来形成接地用电极31，能够简化制造工序。
并且，如上所述，在第一实施方式的半导体器件30以及第三实施方式的半导体器件70中，可以根据半导体元件的电路结构和功能，配设接地电极用电极衬垫37，使其与连接有接合线34的电极衬垫列排列在同一线上。
因此，在上述半导体器件的制造方法的第一例以及第三例中，有时也根据这种结构来配设电极衬垫、接合线、接地用电极。
如上所述，通过实施例来说明了本发明，但本发明并不被上述实施例限定，可以在本发明的范围内进行各种变形及改良。
例如，也可以应用于LGA(Land Grid Array：栅格阵列封装)型半导体器件中。
工业上的可利用性
本发明涉及半导体器件及其制造方法，更为具体地说，可适用于能够具有屏蔽结构的半导体器件、具有屏蔽结构的半导体器件以及该半导体器件的制造方法。

Claims (20)

1.一种半导体器件，其特征在于，具有：
布线基板；
半导体元件，其装载在该布线基板上；
封装用树脂，其用于覆盖该半导体元件；
接地用电极，其一端连接至上述布线基板的布线层，并且该接地用电极的一部分从上述封装用树脂的表面露出；
屏蔽构件，其用于覆盖上述封装用树脂，并与上述接地用电极连接。
2.如权利要求1所述的半导体器件，其特征在于，上述屏蔽构件与上述接地用电极的上述一部分通过焊料或导电性粘合剂连接在一起。
3.如权利要求1或2所述的半导体器件，其特征在于，上述接地用电极的上述一部分从上述树脂的侧面露出，并与上述屏蔽构件相接触。
4.如权利要求3所述的半导体器件，其特征在于，
上述接地用电极是被设置为从上述布线基板向上侧延伸的接合线，
上述接地用电极的延伸方向在中途向设有上述半导体元件的一侧的相反方向弯曲，上述接地用电极的端面从上述树脂的上述侧面露出，并与上述屏蔽构件相接触。
5.如权利要求3所述的半导体器件，其特征在于，
上述接地用电极是被设置为从上述布线基板向大致铅直方向延伸的金属板，
上述接地用电极的延伸方向在中途向既是设有上述半导体元件的一侧的相反方向又是大致水平方向的方向折弯，上述接地用电极的端面从上述树脂的上述侧面露出，并与上述屏蔽构件相接触。
6.如权利要求3所述的半导体器件，其特征在于，
上述接地用电极是设在上述布线基板的上表面的接合线，
上述接地用电极的侧面从上述树脂的上述侧面露出，并与上述屏蔽构件相接触。
7.如权利要求1或2所述的半导体器件，其特征在于，上述接地用电极从上述树脂的上表面露出，并与上述屏蔽构件相接触。
8.如权利要求7所述的半导体器件，其特征在于，上述接地用电极被设置为从上述布线基板向大致铅直方向延伸。
9.如权利要求8所述的半导体器件，其特征在于，上述接地用电极由接合线构成。
10.如权利要求8所述的半导体器件，其特征在于，上述接地用电极由层叠为多层的球状凸块构成。
11.一种半导体器件，其特征在于，具有：
布线基板；
半导体元件，其装载在该布线基板上；
封装用树脂，其用于覆盖该半导体元件；
接地用电极，其一端连接至上述布线基板的布线层，并且该接地用电极的一部分从上述封装用树脂的表面露出。
12.一种半导体器件的制造方法，其特征在于，包括：
在基板上装载多个半导体元件的工序；
在相邻的半导体元件的布线基板区域之间跨越配设接地电极用构件的工序；
利用封装用树脂来覆盖上述半导体元件以及接地电极用构件的工序；
对上述布线基板、封装用树脂以及上述接地电极用构件进行分离，从而形成被分离成单个的半导体器件的工序；
覆盖被分离成单个的半导体器件的上述封装用树脂来配设屏蔽构件的工序。
13.一种半导体器件的制造方法，其特征在于，
在配置有多个半导体元件的基板上，在相邻的半导体元件之间的分离线上设置接地电极用构件，
用树脂来对上述接地电极用构件与上述半导体元件进行封装，
在对配置有多个半导体元件的上述基板进行分离时，沿着上述分离线来切断上述接地电极用构件，使上述接地电极用构件的一部分从上述树脂的侧面露出，
将用于覆盖上述树脂的金属构件设置成与从上述树脂的侧面露出的上述接地用电极的一部分相接触。
14.一种半导体器件的制造方法，其特征在于，
在配置有多个半导体元件的基板上，从上述基板向大致铅直方向设置规定长度的接地用电极构件，
用树脂来对上述接地电极用构件与上述半导体元件进行封装，
对上述树脂的表面进行研磨，使上述接地电极用构件的一部分从上述树脂的上表面露出，
对配置有多个半导体元件的上述基板进行分离，
将用于覆盖上述树脂的金属构件设置成与从上述树脂的上表面露出的上述接地用电极相接触。
15.如权利要求14所述的半导体器件的制造方法，其特征在于，
上述接地电极用构件是接合线，
对上述基板进行接合并在大致铅直方向上提拉上述线，以此使上述线从上述基板伸出上述规定长度，然后切断上述线，从而形成上述接地用电极构件，
对上述树脂的表面进行研磨，直到上述接地用电极构件的上表面露出为止。
16.如权利要求14所述的半导体器件的制造方法，其特征在于，
层叠多层球状凸块，使最上层的球状凸块的上表面位于与上述基板相距上述规定长度的位置，以此形成上述接地电极用构件，
对上述树脂的表面进行研磨，直到上述接地用电极构件的上表面露出为止。
17.如权利要求12至16中任意一项所述的半导体器件的制造方法，其特征在于，
在从上述树脂的侧面露出的上述接地电极用构件的一部分上设置焊料或导电性粘合剂，
使上述金属构件通过上述导电粘合剂与上述接地用电极的一部分相接触，
通过对上述金属构件进行加热，使上述金属构件与上述接地用电极的一部分相连接。
18.如权利要求17所述的半导体器件的制造方法，其特征在于，
上述金属构件是板状构件，
通过折弯上述金属构件，使上述金属构件通过上述导电粘合剂与上述接地用电极的一部分相接触。
19.如权利要求12至16中任意一项所述的半导体器件的制造方法，其特征在于，
在上述金属构件上的与上述接地用电极的一部分相接触的位置，形成有突起部，
利用上述金属构件来覆盖上述树脂，使上述接地用电极的一部分与上述金属构件的上述突起部相连接。
20.一种半导体器件的制造方法，其特征在于，包括：
在基板上装载多个半导体元件的工序；
在相邻的半导体元件的布线基板区域之间跨越配设接地电极用构件的工序；
利用封装用树脂来覆盖上述半导体元件以及接地电极用构件的工序；
对上述布线基板、封装用树脂以及上述接地电极用构件进行切断，从而形成被切断成单个的半导体器件的工序。
CN200780049019A 2007-01-31 2007-01-31 半导体器件及其制造方法 Pending CN101617400A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/051601 WO2008093414A1 (ja) 2007-01-31 2007-01-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN101617400A true CN101617400A (zh) 2009-12-30

Family

ID=39673734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780049019A Pending CN101617400A (zh) 2007-01-31 2007-01-31 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US8018033B2 (zh)
JP (1) JP5120266B6 (zh)
KR (1) KR101057368B1 (zh)
CN (1) CN101617400A (zh)
WO (1) WO2008093414A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176438A (zh) * 2010-10-11 2011-09-07 日月光半导体制造股份有限公司 双面封装结构及应用其的无线通信系统
CN103165563A (zh) * 2011-12-16 2013-06-19 矽品精密工业股份有限公司 半导体封装件及其制法
CN103311226A (zh) * 2012-03-16 2013-09-18 株式会社东芝 半导体装置及其制造方法
CN104409446A (zh) * 2014-10-24 2015-03-11 苏州日月新半导体有限公司 采用引线键合的仿形屏蔽结构及其制作工艺
CN104716272A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置的制造方法
CN105643855A (zh) * 2014-11-28 2016-06-08 东和株式会社 电子部件、其制造方法及制造装置
CN105990317A (zh) * 2015-02-25 2016-10-05 晟碟信息科技（上海）有限公司 具有电磁干扰屏蔽层和半导体装置和其制造方法
CN107535081A (zh) * 2015-05-11 2018-01-02 株式会社村田制作所 高频模块
CN107665885A (zh) * 2016-07-28 2018-02-06 环旭电子股份有限公司 半导体装置封装
CN107946286A (zh) * 2016-10-13 2018-04-20 芝浦机械电子装置株式会社 电子零件、电子零件的制造装置及电子零件的制造方法
CN109509736A (zh) * 2017-09-14 2019-03-22 晨星半导体股份有限公司 电路板及芯片封装体
CN114334912A (zh) * 2020-09-29 2022-04-12 欣兴电子股份有限公司 封装结构及其制造方法
TWI841992B (zh) * 2022-06-24 2024-05-11 瑞昱半導體股份有限公司 半導體封裝電磁屏蔽結構及其製造方法

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
WO2009144960A1 (ja) * 2008-05-30 2009-12-03 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2010010441A (ja) * 2008-06-27 2010-01-14 Murata Mfg Co Ltd 回路モジュールの製造方法および回路モジュール
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
JP5481701B2 (ja) * 2009-06-19 2014-04-23 新光電気工業株式会社 電子装置および電子装置の製造方法
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2011035058A (ja) * 2009-07-30 2011-02-17 Sharp Corp 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板
US9082708B2 (en) * 2009-10-09 2015-07-14 Sumitomo Bakelite Co., Ltd. Semiconductor device
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8654537B2 (en) * 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US20120162930A1 (en) * 2010-12-23 2012-06-28 Azurewave Technologies, Inc. Module ic package structure with electrical shield function and method for making the same
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN103314656B (zh) * 2011-01-20 2016-04-06 惠普发展公司，有限责任合伙企业 芯片载体支撑系统
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8940630B2 (en) 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
TWI570864B (zh) * 2013-02-01 2017-02-11 英帆薩斯公司 具有焊線通孔的微電子封裝、其之製造方法以及用於其之硬化層
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
US9788466B2 (en) * 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
JP6163421B2 (ja) 2013-12-13 2017-07-12 株式会社東芝 半導体装置、および、半導体装置の製造方法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP2015170770A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US10026701B1 (en) * 2014-07-28 2018-07-17 National Technology & Engineering Solutions Of Sandia, Llc Electromagnetic isolation structure
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
CN105321933B (zh) * 2014-08-01 2019-08-09 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
DE112014007248T5 (de) * 2014-12-12 2017-08-31 Meiko Electronics Co., Ltd. Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
US9673150B2 (en) * 2014-12-16 2017-06-06 Nxp Usa, Inc. EMI/RFI shielding for semiconductor device packages
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US20170141278A1 (en) * 2015-11-17 2017-05-18 Toshiba Corporation Led assembly for led package with sidewall electrodes
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9824979B2 (en) * 2015-12-29 2017-11-21 Stmicroelectronics, Inc. Electronic package having electromagnetic interference shielding and associated method
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9831155B2 (en) * 2016-03-11 2017-11-28 Nanya Technology Corporation Chip package having tilted through silicon via
JP6524003B2 (ja) 2016-03-17 2019-06-05 東芝メモリ株式会社 半導体装置
US9953929B2 (en) * 2016-03-18 2018-04-24 Intel Corporation Systems and methods for electromagnetic interference shielding
US9793222B1 (en) * 2016-04-21 2017-10-17 Apple Inc. Substrate designed to provide EMI shielding
TWI782914B (zh) * 2016-05-20 2022-11-11 日商昭和電工材料股份有限公司 脫模膜
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10546819B2 (en) * 2016-09-15 2020-01-28 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
WO2018067578A1 (en) * 2016-10-04 2018-04-12 Skyworks Solutions, Inc. Dual-sided radio-frequency package with overmold structure
US9953930B1 (en) 2016-10-20 2018-04-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP6753514B2 (ja) * 2017-03-08 2020-09-09 株式会社村田製作所 高周波モジュール
WO2018164159A1 (ja) 2017-03-08 2018-09-13 株式会社村田製作所 モジュール
CN109891584A (zh) * 2017-09-14 2019-06-14 深圳市汇顶科技股份有限公司 芯片封装结构及方法、电子设备
US10157834B1 (en) * 2017-09-18 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic apparatus
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置
CN214254388U (zh) * 2018-06-01 2021-09-21 株式会社村田制作所 高频模块
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
WO2020110578A1 (ja) * 2018-11-30 2020-06-04 株式会社村田製作所 モジュール
TWI720749B (zh) * 2019-01-01 2021-03-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
JP7367352B2 (ja) * 2019-06-24 2023-10-24 富士電機株式会社 半導体モジュール、車両、および半導体モジュールの製造方法
JP2023130249A (ja) * 2022-03-07 2023-09-20 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120740A (ja) 1989-10-04 1991-05-22 Hitachi Ltd 半導体チップのためのパッケージ、パッケージの着脱方法および検査方法、並びに、治具
KR100379835B1 (ko) * 1998-12-31 2003-06-19 앰코 테크놀로지 코리아 주식회사 반도체패키지및그제조방법
US6541872B1 (en) * 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
JP2001007252A (ja) 1999-06-25 2001-01-12 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001244688A (ja) 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
JP2003174122A (ja) * 2001-12-04 2003-06-20 Toshiba Corp 半導体装置
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004111656A (ja) 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP4761524B2 (ja) * 2004-09-28 2011-08-31 キヤノン株式会社 プリント配線板及びプリント回路板
JP4489575B2 (ja) * 2004-12-17 2010-06-23 新光電気工業株式会社 半導体装置及びその製造方法
US7671468B2 (en) * 2005-09-30 2010-03-02 Tdk Corporation Light emitting apparatus
US7928538B2 (en) * 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176438A (zh) * 2010-10-11 2011-09-07 日月光半导体制造股份有限公司 双面封装结构及应用其的无线通信系统
CN103165563A (zh) * 2011-12-16 2013-06-19 矽品精密工业股份有限公司 半导体封装件及其制法
CN103165563B (zh) * 2011-12-16 2016-01-20 矽品精密工业股份有限公司 半导体封装件及其制法
CN103311226A (zh) * 2012-03-16 2013-09-18 株式会社东芝 半导体装置及其制造方法
CN104716272A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置的制造方法
CN104409446A (zh) * 2014-10-24 2015-03-11 苏州日月新半导体有限公司 采用引线键合的仿形屏蔽结构及其制作工艺
CN105643855B (zh) * 2014-11-28 2018-09-18 东和株式会社 电子部件、其制造方法及制造装置
CN105643855A (zh) * 2014-11-28 2016-06-08 东和株式会社 电子部件、其制造方法及制造装置
CN105990317A (zh) * 2015-02-25 2016-10-05 晟碟信息科技（上海）有限公司 具有电磁干扰屏蔽层和半导体装置和其制造方法
CN107535081A (zh) * 2015-05-11 2018-01-02 株式会社村田制作所 高频模块
CN107535081B (zh) * 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
CN107665885A (zh) * 2016-07-28 2018-02-06 环旭电子股份有限公司 半导体装置封装
US10373916B2 (en) 2016-07-28 2019-08-06 Universal Scientific Industrial (Shanghai) Co., Ltd. Semiconductor device packages
CN107665885B (zh) * 2016-07-28 2020-01-10 环旭电子股份有限公司 半导体装置封装
CN107946286A (zh) * 2016-10-13 2018-04-20 芝浦机械电子装置株式会社 电子零件、电子零件的制造装置及电子零件的制造方法
CN107946286B (zh) * 2016-10-13 2020-08-11 芝浦机械电子装置株式会社 电子零件的制造装置及电子零件的制造方法
CN109509736A (zh) * 2017-09-14 2019-03-22 晨星半导体股份有限公司 电路板及芯片封装体
CN114334912A (zh) * 2020-09-29 2022-04-12 欣兴电子股份有限公司 封装结构及其制造方法
TWI841992B (zh) * 2022-06-24 2024-05-11 瑞昱半導體股份有限公司 半導體封裝電磁屏蔽結構及其製造方法

Also Published As

Publication number Publication date
KR20090087076A (ko) 2009-08-14
WO2008093414A1 (ja) 2008-08-07
KR101057368B1 (ko) 2011-08-18
JPWO2008093414A1 (ja) 2010-05-20
JP5120266B6 (ja) 2018-06-27
US20110294261A1 (en) 2011-12-01
JP5120266B2 (ja) 2013-01-16
US8018033B2 (en) 2011-09-13
US20090236700A1 (en) 2009-09-24
US8497156B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
CN101617400A (zh) 半导体器件及其制造方法
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US8866280B2 (en) Chip package
US6570249B1 (en) Semiconductor package
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
JP2001189415A (ja) ワイヤボンディング方法及びこれを用いた半導体パッケージ
JPWO2008093414A6 (ja) 半導体装置及びその製造方法
CN100527412C (zh) 电子电路模块及其制造方法
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
US8890329B2 (en) Semiconductor device
CN101378052A (zh) 具有无源元件的集成电路封装
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
KR102620867B1 (ko) 브리지 다이를 포함한 반도체 패키지
CN107026137A (zh) 具有磁性装置的电子模块
US20090020859A1 (en) Quad flat package with exposed common electrode bars
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
CN108352329A (zh) 用于减轻封装集成电路中的寄生耦合的方法和装置
US8283757B2 (en) Quad flat package with exposed common electrode bars
TW506093B (en) Cavity down ball grid array package and its manufacturing process
CN110739281A (zh) 半导体封装
JPH03132063A (ja) リードフレーム
CN105280603B (zh) 电子封装组件
JP2009177123A (ja) スタック型チップパッケージ構造およびその製造方法
TWI747308B (zh) 半導體裝置
US7939951B2 (en) Mounting substrate and electronic apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150525

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150525

Address after: Yokohama City, Kanagawa Prefecture, Japan

Applicant after: Co., Ltd. Suo Si future

Address before: Japan's Kanagawa Prefecture Yokohama

Applicant before: Fujitsu Semiconductor Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20091230