CN107946286B - 电子零件的制造装置及电子零件的制造方法 - Google Patents

电子零件的制造装置及电子零件的制造方法 Download PDF

Info

Publication number
CN107946286B
CN107946286B CN201710893463.9A CN201710893463A CN107946286B CN 107946286 B CN107946286 B CN 107946286B CN 201710893463 A CN201710893463 A CN 201710893463A CN 107946286 B CN107946286 B CN 107946286B
Authority
CN
China
Prior art keywords
film
film formation
electronic component
electromagnetic wave
wave shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710893463.9A
Other languages
English (en)
Other versions
CN107946286A (zh
Inventor
伊藤昭彦
加茂克尚
松中繁树
藤田笃史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Publication of CN107946286A publication Critical patent/CN107946286A/zh
Application granted granted Critical
Publication of CN107946286B publication Critical patent/CN107946286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds

Abstract

本发明提供一种形成于封装体上的磁性体的电磁波屏蔽膜可获得良好的屏蔽特性的电子零件、电子零件的制造装置及电子零件的制造方法。一种电子零件(10)，其在将元件(11)密封的封装体(12)的顶面形成有电磁波屏蔽膜(13)，且封装体(12)的顶面中的电磁波屏蔽膜(13)的膜厚为0.5μm～9μm，封装体(12)的顶面的粗糙度曲线要素的平均高度(Rc)与电磁波屏蔽膜(13)的膜厚(Te)的关系为Rc≤2Te。

Description

电子零件的制造装置及电子零件的制造方法
技术领域
本发明涉及一种电子零件、电子零件的制造装置及电子零件的制造方法。
背景技术
在以移动电话为代表的无线通信设备中搭载着许多作为电子零件的半导体装置。为了防止对通信特性的影响，要求半导体装置抑制电磁波向外部泄漏等电磁波对内外的影响。因此，使用具有对电磁波的屏蔽功能的半导体装置。
一般来说，半导体装置通过以下方式形成：将半导体芯片搭载于作为相对于安装基板的中继用的基板的插入基板的上方，并利用树脂将所述半导体芯片密封。已开发出通过将导电性的电磁波屏蔽膜设置于所述密封树脂的上表面及侧面来赋予屏蔽功能的半导体装置(参照专利文献1)。
这种电磁波屏蔽膜可设为多种金属材料的层叠膜。例如，已知有形成不锈钢(SUS)膜后在其上方形成Cu膜，进而在所述Cu膜上方形成SUS膜的层叠结构的电磁波屏蔽膜。
在电磁波屏蔽膜中，为了获得充分的屏蔽效果，需要降低电阻率。因此，对电磁波屏蔽膜要求某种程度的厚度。在半导体装置中，一般来说，只要有1μm～10μm左右的膜厚，则可获得良好的屏蔽特性。已知在所述SUS、Cu、SUS的层叠结构的电磁波屏蔽膜中只要有1μm～5μm左右的膜厚，则可获得良好的屏蔽效果。
[现有技术文献]
[专利文献]
[专利文献1]国际公开第2013/035819号公报
发明内容
[发明所要解决的问题]
电磁波屏蔽膜的形成方法已知有镀敷法。但是，镀敷法需要前处理工序、镀敷处理工序、及水洗之类的后处理工序等湿式工序，因此半导体装置的制造成本的上升不可避免。
因此，作为干式工序的溅射法受到关注。作为利用溅射法的成膜装置，提出有使用等离子体进行成膜的等离子体处理装置。等离子体处理装置将惰性气体导入配置有靶材(target)的真空容器中，并施加直流电压。使经等离子体化的惰性气体的离子撞击成膜材料的靶材，并使从靶材敲打出的材料堆积于工件来进行成膜。
一般的等离子体处理装置用于形成能够在数十秒至数分钟的处理时间内形成的10nm～数百nm厚的膜。但是，如上所述，作为电磁波屏蔽膜，需要形成微米级别的厚度的膜。溅射法是使成膜材料的粒子堆积于成膜对象物上来形成膜的技术，因此所形成的膜越厚，膜形成所需要的时间越长。
因而，为了形成电磁波屏蔽膜，需要比一般的溅射法长的、数十分钟至一小时左右的处理时间。例如，在SUS、Cu、SUS的层叠结构的电磁波屏蔽膜中，为了获得5μm的膜厚，有时需要一小时多的处理时间。
于是，在使用等离子体的溅射法中，在所述处理时间中，作为半导体的外包装的封装体持续承受等离子体的热。结果，在获得5μm厚的膜之前，有时封装体被加热至200℃前后。
另一方面，关于封装体的耐热温度，若为数秒～数十秒左右的暂时性加热，则为200℃左右，但在加热超过数分钟的情况下，一般为150℃左右。因此，难以使用一般的借助等离子体的溅射法来形成微米级别的电磁波屏蔽膜。
为了应对这一情况，考虑到使用Ni、Fe等磁性体作为膜材料。磁性体的屏蔽效果高，且可设为比较薄的膜厚，因此可通过缩短利用溅射的加热时间来抑制温度上升，并且缩短节拍时间(takt time)。然而，实际上即使通过溅射在半导体的封装体上形成磁性体的电磁波屏蔽膜，有时也无法获得所期望的对电磁波的屏蔽特性。
另外，考虑在等离子体处理装置中设置用于抑制半导体封装体的温度上升的冷却单元。所述情况下，装置构成复杂化、大型化，但可抑制形成包含Cu的电磁波屏蔽膜时的加热。但是，在非磁性体的电磁波屏蔽膜中，也出现了无法获得所期望的屏蔽特性的情形。
本发明的目的在于提供一种形成于封装体上的电磁波屏蔽膜可获得良好的屏蔽特性的电子零件、电子零件的制造装置及电子零件的制造方法。
[解决问题的技术手段]
为了达成所述目的，本发明的电子零件在将元件密封的封装体的顶面形成有电磁波屏蔽膜，且所述电子零件的特征在于：所述封装体的顶面中的所述电磁波屏蔽膜的膜厚Te为0.5μm～9μm，所述封装体的顶面的粗糙度曲线要素的平均高度Rc与所述电磁波屏蔽膜的膜厚Te的关系为Rc≤2Te。
所述封装体的顶面的粗糙度曲线要素的平均高度Rc也可以为5μm以下。
本发明的电子零件的制造装置的特征在于具有：研磨装置，对利用密封材将多个元件密封的密封体的顶面进行研磨；分离装置，通过切断所述密封体，使其分离为由密封材的封装体将各元件密封的各个电子零件；及成膜装置，在所述各个电子零件的封装体的外表面通过溅射来形成所述电磁波屏蔽膜。
所述成膜装置也可以具有：腔室，即为导入溅射气体的容器；搬运部，设置于所述腔室内，且以圆周轨迹对所述电子零件进行循环搬运；及多个成膜处理部，具有通过溅射使成膜材料堆积于利用所述搬运部进行循环搬运的状态的所述电子零件来进行成膜的溅射源，并且具有对利用所述溅射源将所述电子零件成膜的成膜位置进行划分的划分部。
所述多个成膜处理部也可以包含与不同种类的成膜材料对应的溅射源，通过使每一种成膜材料选择性堆积来形成包括多种成膜材料的层的膜。
本发明的电子零件的制造方法的特征在于：利用研磨装置对所述封装体的顶面进行研磨，利用成膜装置在所述封装体上通过溅射来形成所述电磁波屏蔽膜。
另外，本发明的电子零件的制造方法的特征在于：对利用密封材将多个元件密封的密封体的顶面进行研磨，通过切断所述密封体，使其分离为由密封材的封装体将各元件密封的各个电子零件，且在所述各个电子零件的封装体的外表面通过溅射来形成所述电磁波屏蔽膜。
[发明的效果]
根据本发明，形成于封装体上的电磁波屏蔽膜可获得良好的屏蔽特性。
附图说明
图1是表示实施方式的电子零件的示意剖面图。
图2(A)、图2(B)是表示由于电子零件的封装体表面的弯曲而无法获得电磁波屏蔽特性的原理的说明图。
图3是表示实施方式的电子零件获得电磁波屏蔽膜的屏蔽特性的原理的一例的说明图。
图4是表示实施方式的研磨装置的说明图。
图5是表示实施方式的研磨装置的研磨动作的立体图。
图6是表示实施方式的分离装置的说明图。
图7是表示实施方式的分离装置的立体图。
图8是实施方式的成膜装置的透视立体图。
图9是实施方式的成膜装置的透视平面图。
图10是图9的A-A示意纵剖面图。
图11是表示配置有电子零件的托盘(tray)的立体图。
图12是表示实施方式的控制装置的框图。
图13(A)～图13(C)是表示实施方式的电子零件的制造工序的说明图。
图14(A)、图14(B)是表示实施方式的电子零件的制造工序的说明图。
图15是表示屏蔽特性的试验中使用的电磁波屏蔽膜的示意剖面图。
图16是表示屏蔽特性的试验结果的图表。
图17是表示屏蔽特性的试验装置的说明图。
附图标号说明
10：电子零件
11、11N：元件
12、12N：封装体
12A：密封体
12a：顶面
12b：侧面
13、13N：电磁波屏蔽膜
13A：Cu膜
13B：Ni-Fe的磁性体膜
14：基板
14A：集合基板
100：研磨装置
110：研磨台
120：研磨部
121：研磨板
121a：研磨垫
122：轴体
200：分离装置
210：支撑台
33、211：保持部
211a：真空孔
211b：槽
220：切断部
221：刀条
222：框架
300：成膜装置
20：腔室
21：真空室
22：排气口
23：排气部
24：导入口
25：气体供给部
26：腔室的外周壁的内表面
27：内周壁的外表面
30：搬运部
31：旋转工作台
32：马达
40、40A～40C：成膜处理部
4：溅射源
41、41A、41B：靶材
42：衬板
43：电极
5：划分部
5a、5b：壁板
6：电源部
60：加载互锁部
70：控制装置
71：机构控制部
72：电源控制部
73：存储部
74：设定部
75：输入输出控制部
76：输入装置
77：输出装置
C：模具
E：排气
EL：电线
F：框架
G：溅射气体
L：搬运路径
M、M1～M3：成膜位置
P：探针
R：合成树脂
Rc：封装体的顶面的粗糙度曲线要素的平均高度
S、ST：基板
T：带
Te：电磁波屏蔽膜的膜厚
Tr：托盘
W：布线
X1、X2、Y1、Y2、Z1、Z2、θ：方向
具体实施方式
参照附图对本发明的实施方式(以下，称作本实施方式)进行具体说明。
[电子零件]
如图1所示，本实施方式的电子零件10在将元件11密封的封装体12的顶面12a及侧面12b形成有电磁波屏蔽膜13。为了获得屏蔽效果，至少在封装体12的顶面12a形成电磁波屏蔽膜13即可。侧面12b的电磁波屏蔽膜13用于接地。此外，所谓封装体12的顶面12a，是与安装于制品的面为相反侧的外表面。顶面12a在水平载置的情况下，成为处于最高位置的上表面，但在安装的情况下，既有朝向上方的情况，也有不朝向上方的情况。侧面12b是相对于顶面12a而以不同的角度形成的外周面。顶面12a与侧面12b之间可以形成角，也可以通过曲面来连接。元件11是半导体芯片、二极管、晶体管、电容器(condenser)、声表面波(surfaceacoustic wave，SAW)过滤器等的表面安装零件。以下说明中，以将半导体芯片作为元件11的例子进行说明。这里所说的半导体芯片是作为将多个电子元件集成化的集成电路而构成的。此外，以下为了方便制造装置及制造工序中的说明，有时将形成电磁波屏蔽膜13之前的状态的零件也称作电子零件10。
元件11搭载于基板14的表面。基板14在包含陶瓷、玻璃、环氧树脂等的板的表面形成有电路图案。元件11与电路图案通过焊料来连接。
基板14的安装着元件11的表面以覆盖元件11的方式利用合成树脂进行密封，由此构成了封装体12。封装体12的形状为大致长方体形状。电磁波屏蔽膜13是对由导电性的材料形成的电磁波进行遮挡的膜。
电磁波屏蔽膜13的膜厚Te为0.5μm～9μm。更优选Te为0.5μm～3μm。封装体12的顶面12a的粗糙度曲线要素的平均高度Rc与电磁波屏蔽膜13的膜厚Te的关系为Rc≤2Te。更优选Rc为5μm以下。这里，Rc为基准长度中的一组相邻的峰谷的高度即轮廓曲线要素的高度的平均(JIS B 0601-2001、ISO 4287-1997)。作为测定方法，可以通过按照JIS B 0651-2001(ISO 3274-1996)的触针式表面粗糙度测定器依据JIS B 0633-2001(ISO4288-1996)的流程进行评价。
(磁性体的膜无法获得屏蔽特性的原因)
考虑到磁性体由于电磁波的遮挡能力高，因此适合作为在电子零件的封装体上形成的电磁波屏蔽膜。因此，在基于磁性体原本所具有的性能的仿真中可获得高屏蔽特性。例如，相对于600MHz～1GHz带，可发挥优异的遮挡能力。然而，实际上即使在将半导体芯片作为元件的电子零件的封装体上形成使用磁性体的电磁波屏蔽膜，也未能获得如仿真那样的屏蔽特性。
发明者针对像这样无法获得屏蔽特性的原因进行了努力研究，结果新发现了如下原因。首先，磁性体的膜发挥屏蔽效果是以下情况：从在半导体芯片内的布线中流动的电流产生的磁场的噪声方向与磁性膜的磁化方向接近平行。
然而，在电子零件10的封装体12中，其表面存在微小的凹凸。以下，将所述凹凸称作弯曲。例如，如图2(A)所示，在将合成树脂用作密封材料的情况下，在封装体12N的表面有Rc为10μm～数十μm的弯曲。由在元件11N的电路的布线W中流动的电流产生的磁场的方向根据右手螺旋法则，以图中的虚线的箭头表示。
这里，若在封装体12N的顶面12a存在弯曲，则相对于图2(B)的虚线的箭头所表示的由元件11产生的磁场方向，会产生许多与图中以空心箭头表示的磁性体的电磁波屏蔽膜13N的磁化方向不同的部位。因此，若在封装体12的表面存在弯曲，则即使在所述表面上形成磁性体的电磁波屏蔽膜13，也无法获得所期望的屏蔽特性。
如图3所示，本实施方式的电子零件10减少了封装体12的顶面12a的弯曲。以下，将减少弯曲称作平坦化。因此，从元件11产生的磁场的方向与电磁波屏蔽膜13的磁性体的磁化方向大致平行，从而可发挥良好的屏蔽特性。
[电子零件的制造装置]
所述本实施方式的电子零件的制造装置是通过将密封体12A分离而制成多个电子零件10，并在各电子零件10上形成电磁波屏蔽膜13的装置。电子零件的制造装置具有研磨装置100、分离装置200、成膜装置300。
[研磨装置]
如图4所示，研磨装置100是对密封体12A的顶面进行研磨的装置。密封体12A是将多个元件11一并密封的构件。如图4中的剖面图所示，密封体12A通过以下方式来制造：在前工序的密封装置中，以将安装于集合基板14A上的多个元件11一次性覆盖的方式，利用作为密封材的合成树脂R进行密封。密封体12A是大致长方体形状。此外，密封体12A的顶面若被分离，则为成为封装体12的顶面12a的面。
作为研磨装置100，例如使用化学机械研磨(CMP：chemical mechanicalpolishing)装置。所述研磨装置100具有研磨台110、研磨部120。研磨台110是上表面水平的平板。在研磨台110的上表面搭载密封体12A。虽然未图示，但在研磨台110的上表面设置着对密封体12A进行保持的槽、孔、凸起、夹具、支架等保持部。
研磨部120是配置在与研磨台110隔开且相向的位置的构件。研磨部120具有研磨板121、轴体122。研磨板121是圆形的平板，且与研磨台110的上表面平行地相向配置。在研磨板121的与研磨台110的上表面相向的面上粘贴着研磨垫121a。研磨垫121a是对包含研磨剂的浆料进行保持且与密封体12A接触的圆形片。此外，虽然未图示，但研磨装置100在研磨垫121a与密封体12A的顶面之间具有供给浆料的供给装置。
轴体122是在研磨板121的与研磨台110相反的面的中心沿着与研磨板121的平面正交的方向设置的棒状构件。轴体122通过未图示的马达等驱动源来转动，由此研磨板121以其中心为轴而转动。另外，轴体122通过未图示的驱动机构而在研磨板121的下表面相对于研磨台110上的密封体12A的顶面进行接触分离的Z1方向及与密封体12A的顶面平行的X1方向、Y1方向上移动。
更具体而言，如图5所示，研磨垫121a与密封体12A的顶面接触，且以蛇行的方式沿着水平方向移动，由此可对密封体12A的整个顶面进行研磨。
[分离装置]
如图6所示，分离装置200是通过切断密封体12A，使其分离为由密封材的封装体12将各元件11密封的各个电子零件10的装置。分离装置200具有支撑台210、切断部220。支撑台210是载置密封体12A的台，在所述支撑台210的上表面设置着对密封体12A进行保持的保持部211。保持部211是具有连接于未图示的真空电路的真空孔211a的真空吸盘。另外，在保持部211形成有成为后述切断部220的刀条221的退刀槽的槽211b。
另外，支撑台210通过未图示的驱动机构而在水平的θ方向上转动，由此设置为能够变更切断方向。
切断部220是配置在与支撑台210隔开且相向的位置的构件。切断部220具有刀条221、框架222。刀条221是在周围形成有刃的圆形构件，且以其中心轴成为水平方向的方式与支撑台210相向配置。框架222将刀条221的中心能够转动地加以轴支承。
刀条221通过内置于框架222中的未图示的马达等驱动源来转动。另外，如图7所示，框架222通过未图示的驱动机构而在刀条221的刃与支撑台210上的密封体12A的顶面进行接触分离的Z2方向及与密封体12A的顶面平行的X2方向及Y2方向上移动。
更具体而言，框架222通过使刀条221接触密封体12A并在Y2方向上移动而沿直线方向进行切断。然后，以与电子零件10的宽度对应的间隔使刀条221在X2方向上移动，依次在Y2方向上进行切断。进而，使保持部211在θ方向上转动90°，在与已进行切断的方向正交的直线方向上与所述同样地依次进行切断。由此，将密封体12A切断为构成长方形或正方形的网格的格子状，因此大致长方体形状或大致正方体形状的电子零件10被分离为单片。此外，虽然未图示，但在分离装置200上设置着对因研磨及切断而产生的粉尘等进行清洗的清洗装置。
[成膜装置]
成膜装置300是在各个电子零件10的封装体12的外表面通过溅射来形成电磁波屏蔽膜13的装置。如图8所示，本实施方式的成膜装置300是如下装置：若旋转工作台31旋转，则由保持部33保持的托盘Tr上的电子零件10以圆周轨迹移动，在通过与溅射源4相向的位置时，使从靶材41(参照图10)溅射的粒子附着来进行成膜。
如图8～图10所示，成膜装置300具有腔室20、搬运部30、成膜处理部40A～成膜处理部40C、加载互锁部60、控制装置70。
(腔室)
如图10所示，腔室20是导入溅射气体G的容器。溅射气体G是如下气体，其用于利用通过施加电力而生成的等离子体，使所产生的离子等撞击靶材41，并对电子零件10的封装体12实施溅射。例如，可将氩气等惰性气体用作溅射气体G。
腔室20的内部空间形成为真空室21。所述真空室21是具有气密性，且可通过减压而成为真空的空间。例如，如图8及图10所示，真空室21是圆柱形状的密闭空间。
腔室20具有排气口22、导入口24。排气口22是用于确保在真空室21与外部之间气体的流通，且进行排气E的开口。所述排气口22例如形成于腔室20的底部。在排气口22处连接有排气部23。排气部23具有配管及未图示的泵、阀等。通过利用所述排气部23进行的排气处理，将真空室21内减压。
导入口24是用于将溅射气体G导入至真空室21的靶材41附近的开口。在所述导入口24处连接有气体供给部25。气体供给部25相对于各靶材41而分别设置有一个。另外，气体供给部25除了配管之外，还具有未图示的溅射气体G的气体供给源、泵、阀等。通过所述气体供给部25而从导入口24将溅射气体G导入真空室21内。
(搬运部)
搬运部30是设置于腔室20内，且以圆周轨迹对电子零件10进行循环搬运的装置。将如所述那样的、电子零件10通过搬运部30而进行移动的轨迹称作搬运路径L。循环搬运是指使电子零件10以圆周轨迹转圈移动。所述搬运部30具有旋转工作台31、马达32、保持部33。
旋转工作台31是圆形的板。马达32是对旋转工作台31提供驱动力，且使所述旋转工作台31以圆的中心为轴进行旋转的驱动源。保持部33是对由搬运部30搬运的托盘Tr进行保持的构成部。即，电子零件10经由托盘Tr而保持于保持部33。如图11所示，多个电子零件10在作为大致长方形状的框体的框架F内，以不仅在顶面12a也在侧面12b形成膜的方式空开间隔排列配置于沿水平方向张设的带T的上方。带T仅上表面有粘着性，将电子零件10贴附在其上表面。准备多个像这样配置有电子零件10的框架F，并载置于周围的缘部隆起的大致长方形状的平板即托盘Tr上。其中，电子零件10也可以由保持部33单独保持。像这样通过保持部33而将电子零件10定位于旋转工作台31上。
多个保持部33以等间隔配设。例如，各保持部33以与旋转工作台31的圆周方向的圆的切线平行的方向来配置，且在圆周方向上等间隔地设置。更具体而言，保持部33是对托盘Tr或电子零件10进行保持的槽、孔、凸起、夹具、支架等。还可以通过静电吸盘、机械吸盘、粘着吸盘、或者它们与槽、孔、凸起、夹具、支架、托盘等的组合来构成保持部33。此外，本实施方式中，由于设置有六个保持部33，因此在旋转工作台31上以60°间隔对六个托盘Tr或电子零件10进行保持。其中，保持部33可以是一个，也可以是多个。
(成膜处理部)
成膜处理部40A～成膜处理部40C是对由搬运部30搬运的电子零件10进行成膜的处理部。以下，在不区分多个成膜处理部40A～成膜处理部40C的情况下，以成膜处理部40来说明(参照图8)。如图10所示，成膜处理部40具有溅射源4、划分部5、电源部6。
(溅射源)
溅射源4是通过溅射使成膜材料堆积于电子零件10来进行成膜的成膜材料的供给源。溅射源4具有靶材41、衬板42、电极43。靶材41是由堆积于电子零件10而成为膜的成膜材料所形成，且设置在与搬运路径L隔开且相向的位置。本实施方式的靶材41如图9所示，两个靶材41A、靶材41B在与搬运方向正交的方向、即旋转工作台31旋转的半径方向上并排着。以下，在不区分靶材41A、靶材41B的情况下，设为靶材41。靶材41的底面侧与通过搬运部30而进行移动的电子零件10隔开且相向。如后文所述，成膜材料例如使用Cu、Ni、Fe等。其中，只要是通过溅射来进行成膜的材料，则能够应用各种材料。所述靶材41例如为圆柱形状。其中也可以是长圆柱形状、角柱形状等其他形状。
衬板42是对靶材41进行保持的构件。电极43是用于从腔室20的外部对靶材41施加电力的导电性构件。此外，在溅射源4中视需要适当具备磁铁、冷却机构等。
如图10所示，这种溅射源4在腔室20的上盖沿圆周方向设置着多个。此外，在图8～图10的例子中，设置有三个溅射源4。
(划分部)
划分部5是对利用溅射源4将电子零件10成膜的成膜位置M1～成膜位置M3进行分隔的构件。以下，在不区分多个成膜位置M1～成膜位置M3的情况下，以成膜位置M来说明(参照图8)。如图9所示，划分部5具有从搬运路径L的圆周的中心、即搬运部30的旋转工作台31的旋转中心呈放射状配设的方形的壁板5a、壁板5b。壁板5a、壁板5b例如在真空室21的顶部设置在夹持靶材41的位置。划分部5的下端空开供电子零件10通过的空隙而与旋转工作台相向。通过具有所述划分部5，可抑制溅射气体G及成膜材料扩散于真空室21。
成膜位置M是包含溅射源4的靶材41的由划分部5划分的空间。更具体而言，如图9所示，成膜位置M是从平面方向观察，由划分部5的壁板5a、壁板5b、与腔室20的外周壁的内表面26、内周壁的外表面27包围成扇形的空间。成膜位置M的水平方向的范围是由一对壁板5a、壁板5b划分的区域。
将成膜材料作为膜堆积于在成膜位置M中的与靶材41相向的位置通过的电子零件10。所述成膜位置M是进行大部分成膜的区域，但在偏离成膜位置M的区域，也存在成膜材料从成膜位置M的泄漏，因此并非毫无膜的堆积。
(电源部)
电源部6是对靶材41施加电力的构成部。通过利用所述电源部6对靶材41施加电力，可使溅射气体G等离子体化，且使成膜材料堆积于电子零件10。本实施方式中，电源部6例如为施加高电压的直流(direct current，DC)电源。此外，在为进行高频溅射的装置的情况下，还可设为射频(radio frequency，RF)电源。旋转工作台31与经接地的腔室20为同电位，通过对靶材41侧施加高电压而产生电位差。由此，避免了为将可动的旋转工作台31设为负电位而与电源部6连接的困难。
多个成膜处理部40通过使成膜材料选择性堆积来形成包括多种成膜材料的层的膜。特别是在本实施方式中，包含与不同种类的成膜材料对应的溅射源4，通过使成膜材料选择性堆积来形成包括多种成膜材料的层的膜。所谓包含与不同种类的成膜材料对应的溅射源4，既包括所有成膜处理部40的成膜材料不同的情况，也包括多个成膜处理部40为共同的成膜材料而其他成膜处理部40与之不同的情况。本实施方式中，在成膜材料中包含磁性体。所谓使每一种成膜材料选择性堆积，是指在任一种成膜材料的成膜处理部40进行成膜期间，其他成膜材料的成膜处理部40不进行成膜。另外，所谓成膜中的成膜处理部40或成膜位置，是指对成膜处理部40的靶材41施加电力而处于可对电子零件10进行成膜的状态的成膜处理部40或成膜位置M。
本实施方式中，在搬运路径L的搬运方向上配设着三个成膜处理部40A～成膜处理部40C。成膜位置M1～成膜位置M3对应于三个成膜处理部40A～成膜处理部40C。这些成膜处理部40A～成膜处理部40C中，成膜处理部40A的成膜材料是Cu。即，成膜处理部40A的溅射源4具备包含Cu的靶材41A、靶材41B。另一个成膜处理部40B的成膜材料是Ni。即，成膜处理部40B的溅射源4具备包含Ni的靶材41A、靶材41B。另一个成膜处理部40C的成膜材料是Fe。即，成膜处理部40C的溅射源4具备包含Fe的靶材41A、靶材41B。本实施方式中，在任一个成膜处理部40进行成膜处理期间，其他成膜处理部40不进行成膜处理。
(加载互锁部)
加载互锁部60是如下装置：在维持真空室21的真空的状态下，通过未图示的搬运单元将未处理的电子零件10或者载置着电子零件10的托盘Tr从外部搬入真空室21，并将处理完毕的电子零件10或者托盘Tr搬出至真空室21的外部。所述加载互锁部60可应用众所周知的结构的加载互锁部，因此省略说明。
[控制装置]
控制装置70是对成膜装置300的各部进行控制的装置。所述控制装置70例如可由专用的电子电路或者以规定程序进行动作的计算机等构成。即，关于研磨装置100的控制、分离装置200的控制、与溅射气体G向真空室21的导入及排气相关的控制、溅射源4的电源控制、旋转工作台31的旋转控制等，将所述控制内容编程并通过可编程逻辑控制器(programmable logic controller，PLC)或中央处理器(central processing unit，CPU)等处理装置来执行，能够应对多种多样的成膜规格。
具体控制的内容可列举：研磨装置100的各部的驱动，分离装置200的各部的驱动，成膜装置300的初始排气压力，溅射源4的选择，对靶材41的电力施加，溅射气体G的流量、种类、导入时间及排气时间，成膜时间等。
参照假设的功能框图即图12来说明如上所述用于使各部的动作执行的控制装置70的构成。即，控制装置70具有机构控制部71、电源控制部72、存储部73、设定部74、输入输出控制部75。
机构控制部71是对研磨装置100的马达及驱动机构、分离装置200的马达及驱动机构、排气部23、气体供给部25、搬运部30的马达32、加载互锁部60等的驱动源、阀、开关、电源等进行控制的处理部。电源控制部72是对电源部6进行控制的处理部。
控制装置70选择性地控制成膜处理部40，以使得在任一种成膜材料的成膜处理部进行成膜期间，其他成膜材料的成膜处理部不进行成膜。即，电源控制部72在对成膜处理部40A的靶材41施加电压并进行成膜期间，不对成膜处理部40B、成膜处理部40C的靶材41施加电压。另外，在对成膜处理部40B的靶材41施加电压并进行成膜期间，不对成膜处理部40A、成膜处理部40C的靶材41施加电压。进而，在对成膜处理部40C的靶材41施加电压并进行成膜期间，不对成膜处理部40A、成膜处理部40B的靶材41施加电压。
存储部73是存储本实施方式的控制所需要的信息的构成部。设定部74是将从外部输入的信息设定在存储部73的处理部。输入输出控制部75是对与成为控制对象的各部之间的信号的转换或输入输出进行控制的接口。
进而，在控制装置70上连接有输入装置76、输出装置77。输入装置76是用于供操作员经由控制装置70来操作成膜装置300的开关、触摸屏、键盘、鼠标等输入单元。例如，可通过输入单元将进行成膜的溅射源4的选择输入。
输出装置77是将用于确认装置状态的信息设为操作员能够视认的状态的显示器、灯、仪表(meter)等输出单元。例如，可将与正在进行成膜的溅射源4对应的成膜位置M区别于其他成膜位置M而显示于输出装置77。
[动作]
除所述之外，以下还参照图13(A)～图13(C)及图14(A)、图14(B)来说明如上所述的本实施方式的动作。此外，虽然未图示，但在研磨装置100、分离装置200、成膜装置300之间设置有对密封体12A、电子零件10进行搬运的传送机、机械臂等搬运单元。利用所述搬运单元来进行各部之间的密封体12A、电子零件10的搬入、搬运、搬出。
(密封工序)
在前工序的密封装置中，如图13(A)所示，以覆盖安装于集合基板14A上的多个元件11的方式利用作为密封材的合成树脂R进行密封，由此制造密封体12A。更具体而言，在陶瓷、玻璃、环氧树脂等集合基板14A的其中一个面上独立地形成有多个电路图案。对设置于所述电路图案的电极垫供给焊料并搭载元件11。将其投入再流焊炉中使焊料熔融，并将元件11安装于集合基板14A。
以覆盖这种集合基板14A上的元件11的方式利用合成树脂R进行密封，由此形成密封体12A。密封是以将多个元件11一并覆盖的方式通过模塑、涂布、片的层压等来进行。图13(A)是通过使用模具C的模塑来进行树脂密封，由此形成长方体形状的密封体12A的例子。
(研磨工序)
其次，将以所述方式形成的密封体12A载置于研磨台110并利用保持部来保持。然后，一边供给浆料，一边如图13(B)所示，使研磨板121旋转，且使研磨垫121a接触密封体12A的顶面，从而使其在水平方向上扫描，由此对整个顶面进行研磨。如图5所示，所述扫描是通过以蛇行的方式在整个顶面移动来进行。
(分离工序)
如图13(C)所示，将对顶面进行了研磨的密封体12A载置于支撑台210，并利用保持部211进行真空吸附。然后，一边使切断部220的刀条221旋转，一边使刀条221接触密封体12A，并沿着与各元件11的边界对应的线将密封体12A切断。即，如图7所示，将密封体12A切断为格子状。由此，密封体12A被分离为单片的电子零件10。经单片化的电子零件10利用清洗装置将因研磨及切断而产生的粉尘等清洗。
(成膜工序)
进而，如图11及图14(A)所示，电子零件10空开间隔并排贴附于框架F的带T上。然后，将多个框架F搭载于托盘Tr，并通过加载互锁部60的搬运单元，依次搬入腔室20内。旋转工作台31使空的保持部33依次移动至来自加载互锁部60的搬入部位。保持部33对由搬运单元搬入的托盘Tr分别进行单独保持。像这样将成为成膜对象的电子零件10全部载置于旋转工作台31上。
参照图8～图10、图14(B)来说明对于以所述方式导入成膜装置300中的电子零件10的成膜处理。此外，以下动作是利用成膜处理部40A～成膜处理部40C在电子零件10的表面形成电磁波屏蔽膜13的例子。电磁波屏蔽膜13可通过将Cu的层、Ni-Fe的磁性体的层交替层叠来形成。
排气部23通过对真空室21进行排气减压而使其真空。成膜处理部40A的气体供给部25将溅射气体G供给至靶材41的周围。旋转工作台31进行旋转并达到规定的旋转速度。由此，由保持部33保持的电子零件10以画圆的轨迹在搬运路径L上移动，并通过与溅射源4相向的位置。
其次，电源部6仅对成膜处理部40A的靶材41施加电力。由此，溅射气体G进行等离子体化。在溅射源4中，由等离子体产生的离子撞击靶材41并将成膜材料的粒子溅起。因此，在通过成膜处理部40A的成膜位置M1的电子零件10的表面，每次通过时使成膜材料的粒子进行堆积，从而生成膜。这里，形成Cu的层。此时，电子零件10通过成膜处理部40B～成膜处理部40C的成膜位置M2～成膜位置M3，但由于未对成膜处理部40B～成膜处理部40C的靶材41施加电力，因此不进行成膜处理，且电子零件10不被加热。另外，在成膜位置M1～成膜位置M3以外的区域，电子零件10也不被加热。像这样电子零件10在不被加热的区域释放热。
若成膜处理部40A的成膜时间已经过，则停止成膜处理部40A。即，停止电源部6对靶材41的电力施加。然后，成膜处理部40B的电源部6对靶材41施加电力。由此，溅射气体G进行等离子体化。在溅射源4中，由等离子体产生的离子撞击靶材41并将成膜材料的粒子溅起。因此，在通过成膜处理部40B的成膜位置M2的电子零件10的表面，每次通过时使成膜材料的粒子进行堆积，从而生成膜。这里，形成Ni的层。所述层成为磁性体的层的一部分。此时，电子零件10通过成膜处理部40A的成膜位置M1，但由于未对成膜处理部40A的靶材41施加电力，因此不进行成膜处理，且电子零件10不被加热。另外，在成膜位置M1～成膜位置M3以外的区域，电子零件10也不被加热。像这样电子零件10在不被加热的区域释放热。
若成膜处理部40B的成膜时间已经过，则停止成膜处理部40B。即，停止电源部6对靶材41的电力施加。然后，成膜处理部40C的电源部6对靶材41施加电力。由此，溅射气体G进行等离子体化。在溅射源4中，由等离子体产生的离子撞击靶材41并将成膜材料的粒子溅起。因此，在通过成膜处理部40C的成膜位置M3的电子零件10的表面，每次通过时使成膜材料的粒子进行堆积，从而生成膜。这里，形成Fe的层。所述层成为磁性体的层。此时，电子零件10通过成膜处理部40A的成膜位置M1，但由于未对成膜处理部40A的靶材41施加电力，因此不进行成膜处理，且电子零件10不被加热。另外，在成膜位置M1～成膜位置M3以外的区域，电子零件10也不被加热。像这样电子零件10在不被加热的区域释放热。
若成膜处理部40C的成膜时间已经过，则停止成膜处理部40C。即，停止由电源部6对靶材41的电力施加。像这样反复进行成膜处理部40B、成膜处理部40C的成膜，由此形成将Ni的膜与Fe的膜大量层叠而成的磁性体膜。之后，再次进行成膜处理部40A的成膜，由此形成Cu的膜。进而，交替进行如上所述的Cu的层、及包含Ni与Fe的磁性体的层的形成，由此，如图14(B)所示，在电子零件10的封装体12的顶面及侧面形成电磁波屏蔽膜13。
[磁性体的电磁波屏蔽膜的特性试验]
针对封装体12的顶面12a的弯曲给磁性体的电磁波屏蔽膜13的屏蔽特性带来怎样的影响进行试验，并将试验结果示于以下。作为成膜对象，使用当作封装体12的顶面12a的玻璃的基板ST。准备Rc＝15μm的基板作为表面有弯曲的基板，并准备对表面进行了研磨的Rc＝0.001μm的基板作为表面无弯曲的基板。
如图15所示，在各个基板的表面，利用所述成膜装置将50nm的Cu膜13A、Ni-Fe的磁性体膜13B反复层叠，从而形成包括合计20层的1μm的电磁波屏蔽膜。各磁性体膜13B是通过将Ni膜0.35nm的层与Fe膜0.09nm的层反复层叠而形成。各层的成膜条件如表1所示。
(表1)
Figure GDA0002412208590000131
针对表面无弯曲的基板与表面有弯曲的基板，测定10MHz～6GHz的电磁波的屏蔽效果[dB]、即20×log10(无屏蔽的情况下的电场强度/有屏蔽的情况下的电场强度)，并将测定结果示于图16的图表中。如图17所示，所述测定中，使用具有电线EL与探针P的测定装置，所述电线EL通过使电流流动而产生所期望的频率的电磁波，所述探针P探测电场强度。即，通过测定在电线EL与探针P之间插入基板S的情况、及未插入的情况下的电场强度来求出屏蔽效果[dB]。根据所述结果明确得知，在10MHz～6GHz的所有频率中，表面无弯曲的基板的屏蔽特性较优异。
[作用效果]
本实施方式是在将元件11密封的封装体12的顶面12a形成有电磁波屏蔽膜13的电子零件10，且封装体12的顶面12a中的电磁波屏蔽膜13的膜厚为0.5μm～9μm，封装体12的顶面12a的粗糙度曲线要素的平均高度Rc与电磁波屏蔽膜13的膜厚Te的关系为Rc≤2Te。
因此，封装体12的顶面12a的电磁波屏蔽膜13的弯曲减少，从在电子零件10内的布线中流动的电流产生的磁场的方向、与磁性膜的磁化方向大致平行，从而获得良好的屏蔽效果。即，在表面无弯曲的情况下，利用电磁波屏蔽膜13来获得屏蔽效果的膜厚Te考虑为0.5μm～9μm。因此，若使封装体12的顶面12a成为Rc≤2Te的平坦面，则可发挥屏蔽效果。
更优选将Rc设为5μm以下。另外，也可以将膜厚Te设为0.5μm～3μm。如后文所述，膜厚Te的减少具有抑制溅射时的电子零件10的温度上升的效果。
本实施方式的电子零件的制造装置具有：研磨装置100，对利用密封材将多个元件11密封的密封体12A的顶面进行研磨；分离装置200，通过切断密封体12A，使其分离为由密封材的封装体12将各元件11密封的各个电子零件10；及成膜装置300，在各个电子零件10的封装体12的外表面通过溅射来形成电磁波屏蔽膜13。
因此，通过利用研磨装置100进行研磨，可使电子零件10的封装体12的顶面平坦化，且发挥电磁波屏蔽膜13的屏蔽性能。由于在利用分离装置200分离之前可进行研磨，因此可简单地使大量电子零件10的顶面平坦化。
成膜装置300具有：腔室20，即为导入溅射气体G的容器；搬运部30，设置于腔室20内，且以圆周轨迹对电子零件10进行循环搬运；及多个成膜处理部40A～成膜处理部40C，具有通过溅射使成膜材料堆积于利用搬运部30进行循环搬运的状态的电子零件10来进行成膜的溅射源4，并且具有对利用溅射源4将电子零件10成膜的成膜位置进行划分的划分部。
在通过成膜中的成膜处理部40的下方时，即使电子零件10的温度因等离子体的热而上升，也可以在通过并非成膜中的成膜处理部40的下方的搬运路径L或者不存在成膜处理部40的搬运路径L而再次到达成膜中的成膜处理部40的下方为止的期间释放热。
所以，与在固定的位置对电子零件10进行溅射的情况相比，即使不使用冷却单元，也可以防止电子零件10的温度因等离子体的热而过度上升，且能够形成比较厚的微米级别的膜。这一情况适合在容易受到热的影响的半导体芯片的封装体12上形成微米级别的电磁波屏蔽膜13。不只是使用磁性体作为电磁波屏蔽膜13的材料的情况，即使是磁性体以外的情况，也可以抑制温度上升。
进而，由于无需设置冷却单元，因此装置的构成可精简，并且可削减冷却所需要的电力消耗。另外，可节省定期维护冷却单元的工时。
多个成膜处理部40包含与不同种类的成膜材料对应的溅射源4，通过使每一种成膜材料选择性堆积来形成包括多种成膜材料的层的膜。
通常的溅射中，在形成多种成膜材料的层的情况下，电子零件10的加热容易推进，但在本实施方式中，可抑制温度上升。特别是由于磁性材料的膜形成得薄，因此可缩短每一层的时间，且可抑制电子零件10的加热。
[其他实施方式]
本发明并不限定于所述实施方式，也包含如下形态。
(1)也可以不通过研磨装置的研磨消除弯曲而是利用精度高的模具来使密封体12A或封装体12的顶面平坦化。所述情况下模具昂贵，但例如也可以通过模塑成型使Rc≤2Te或者使Rc为5μm以下。由此，可省略研磨工序而将工序简化，且可减少整个装置的成本。另外，也可以通过对分割为单片的电子零件的封装体进行研磨等来进行平坦化。即，进行平坦化的装置、方法及工序不限定于所述形态。例如，也可以将聚酰亚胺清漆等涂布于密封体12A或封装体12的顶面来进行平坦化。在密封体12A或封装体12中填充有由SiO2等形成的填料。密封体12A的顶面存在合成树脂R的部分与填料露出的部分。通过溅射而形成的膜受到基底的影响，因此基底的不同会影响表面粗糙度。若通过涂布来进行平坦化，则可利用均匀的材质将密封体12A或封装体12的顶面覆盖，因此基底的影响也变均匀。即，密封体12A或封装体12的顶面的平坦化也包含通过涂布其他材料来进行的情况。而且，密封体12A或封装体12的顶面的Rc也包含已涂布的情况下的表面的Rc。作为涂布的材料，例如，优选为耐热温度为260℃以上，且于涂布时表面变成平坦的材料；由于电子零件于再流焊步骤中被加热至260℃左右，而用于防止在这种程度的温度下的熔解还有气化，并防止电磁波屏蔽膜的剥离。
(2)关于成膜材料，可应用能够通过溅射来进行成膜的各种材料。例如，作为磁性体，除了Ni、Fe之外，还可以使用Cr、Co等。基底的密合层或最表面的保护层也可以使用SUS。进而，电磁波屏蔽膜不限定于使用磁性体的电磁波屏蔽膜。还可以使用Cu、Al、Ag、Ti、Nb、Pd、Pt、Zr等。另外，可以使用SUS、Ni、Ti、V、Ta等作为基底的密合层，或者使用SUS、Au等作为最表面的保护层。通过发明者的实验已证实，像这样，如Cu等那样，即使是不使用磁性体的电磁波屏蔽膜，若表面的粗糙度减少而平坦化，则屏蔽特性也会提升。具体而言，与所述实施方式同样地，在当作封装体12的顶面12a的、将表面的弯曲设为Rc＝15μm的玻璃基板与将表面的弯曲设为Rc＝0.001μm的玻璃基板上，分别以5μm的膜厚形成Cu膜，并测定电磁波的屏蔽效果，结果确认到设为Rc＝0.001μm的玻璃基板具有较高的屏蔽效果。此外，Cu等存在膜厚变厚的可能性，但通过使用如所述实施方式那样的成膜装置或者追加冷却单元等，可抑制温度上升。
(3)本发明中，在封装体12的顶面12a，顶面12a的粗糙度曲线要素的平均高度Rc与电磁波屏蔽膜13的膜厚Te的关系成为Rc≤2Te的部分的比例可以不是100％，只要以可期待电磁波的屏蔽效果提升的比例来设置即可。另外，在所述情况下，也优选顶面12a的粗糙度曲线要素的平均高度Rc与电磁波屏蔽膜13的膜厚Te的关系成为Rc≤2Te的部分并非集中于顶面12a的一部分而是到处存在。
(4)封装体12的形态例如可应用球阵列封装(ball grid array，BGA)、触点阵列封装(land grid array，LGA)、小引出线封装(small outline package，SOP)、四面扁平封装(quad flat package，QFP)等现在或将来能够利用的所有形态。作为电子零件10进行与外部的电连接的端子，也考虑到例如设置于底面的BGA等半球状的端子或者LGA等平面状的端子、设置于侧面的SOP、QFP的细板状的端子等，但可应用现在或将来能够利用的所有端子，其形成位置也不受限制。另外，密封于电子零件10内部的元件11可以是单个也可以是多个。
(5)成膜位置中的靶材的数量不限定于两个。既可以将靶材设为一个，也可以设为三个以上。另外，成膜位置也是既可以设为两个以下，也可以设为四个以上。也可以设置进行借助蚀刻或灰化的清洗或者表面处理的反溅射位置。
(6)通过搬运部同时搬运的托盘、电子零件的数量、对此进行保持的保持部的数量至少为一个即可，不限定于所述实施方式中例示的数量。即，可以是一个电子零件循环并反复进行成膜的形态，也可以是两个以上的电子零件循环并反复进行成膜的形态。
(7)借助蚀刻或灰化的清洗或者表面处理可以在与具有成膜位置的腔室不同的腔室进行，但也可以在共同的腔室内设置反溅射位置。
(8)所述实施方式中，设为旋转工作台31在水平面内旋转的例子。其中，搬运部的旋转面的朝向不限定特定的方向。例如，还可以设为在垂直面内旋转的旋转面。进而，搬运部所具有的搬运单元不限定于旋转工作台。例如，也可以将具有对工件进行保持的保持部的圆筒形状的构件设为以轴为中心而旋转的旋转体。
(9)所述实施方式中，使每一种成膜材料选择性堆积来进行成膜。但是，本发明并不限于此，只要可通过使成膜材料选择性堆积来形成包括多种成膜材料的层的膜即可。因此，也可以使两种以上的成膜材料同时堆积。例如，有时利用Co、Zr、Nb的合金来形成电磁波屏蔽膜。这种情况下，多个成膜处理部之中，也可以同时选择以Co为成膜材料的成膜处理部、以Zr为成膜材料的成膜处理部与以Nb为成膜材料的成膜处理部来进行成膜。
然后在这种情况下，宜为：以圆周轨迹中与在这些成膜处理部的成膜中通过成膜位置的轨迹相比，通过除成膜中的成膜位置以外的部分的轨迹更长的方式，选择成膜所使用的成膜处理部，或者设定对成膜处理部进行划分的划分部的配置。
即，在选择多个一种或者多种成膜处理部来进行成膜的情况下，或者在选择单一的成膜处理部来进行成膜的情况下，均宜为：以圆周轨迹中与在成膜中通过成膜位置的轨迹相比，通过除成膜中的成膜位置以外的部分的轨迹更长的方式，选择成膜所使用的成膜处理部，或者设定对成膜处理部进行划分的划分部的配置。此外，成膜装置可为通过单一的成膜处理部使单一种类的成膜材料堆积来形成膜的装置，也可为通过多个成膜处理部使单一种类的成膜材料堆积来形成膜的装置。
(10)以上，对本发明的实施方式及各部的变形例进行了说明，但所述实施方式或各部的变形例是作为一例而进行提示，并不试图限定发明的范围。所述这些新颖的实施方式能够以其他各种方式来实施，且在不脱离发明主旨的范围内可以进行各种省略、置换、变更。这些实施方式或其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明中。

Claims (6)

1.一种电子零件的制造装置，其为制造在利用密封材将元件密封的封装体的顶面形成有膜厚Te为0.5μm～9μm的电磁波屏蔽膜的电子零件的制造装置，且所述电子零件的制造装置的特征在于具有：
研磨装置，以使所述封装体的顶面的粗糙度曲线要素的平均高度Rc与所述电磁波屏蔽膜的膜厚Te的关系成为Rc≤2Te的方式对所述封装体的顶面进行研磨；
成膜装置，在各个所述电子零件的封装体的外表面通过溅射，以所述膜厚Te来形成所述电磁波屏蔽膜，
所述成膜装置具有：
腔室，即为导入溅射气体的容器；
搬运部，设置于所述腔室内，且以圆周轨迹对所述电子零件进行循环搬运；及
多个成膜处理部，具有通过溅射使成膜材料堆积于利用所述搬运部进行循环搬运的状态的所述电子零件来进行成膜的溅射源，并且具有对利用所述溅射源将所述电子零件成膜的成膜位置进行划分的划分部，
且所述成膜装置由所述多个成膜处理部中，以所述圆周轨迹中与通过在成膜中的成膜位置的轨迹长度相比，通过除成膜中的成膜位置以外的部分的轨迹长度更长的方式，使用所选择的成膜处理部进行所述电磁波屏蔽膜的形成。
2.一种电子零件的制造装置，其为制造在利用密封材将元件密封的封装体的顶面形成有膜厚Te为0.5μm～9μm的电磁波屏蔽膜的电子零件的制造装置，且所述电子零件的制造装置的特征在于具有：
研磨装置，以使利用所述密封材将多个元件密封的密封体的顶面的粗糙度曲线要素的平均高度Rc与所述电磁波屏蔽膜的膜厚Te的关系成为Rc≤2Te的方式对所述密封体的顶面进行研磨；
分离装置，通过切断所述密封体，使其分离为由密封材的封装体将各元件密封的各个电子零件；及
成膜装置，在所述各个电子零件的封装体的外表面通过溅射，以所述膜厚Te来形成所述电磁波屏蔽膜，
所述成膜装置具有：
腔室，即为导入溅射气体的容器；
搬运部，设置于所述腔室内，且以圆周轨迹对所述电子零件进行循环搬运；及
多个成膜处理部，具有通过溅射使成膜材料堆积于利用所述搬运部进行循环搬运的状态的所述电子零件来进行成膜的溅射源，并且具有对利用所述溅射源将所述电子零件成膜的成膜位置进行划分的划分部，
且所述成膜装置由所述多个成膜处理部中，以所述圆周轨迹中与通过在成膜中的成膜位置的轨迹长度相比，通过除成膜中的成膜位置以外的部分的轨迹长度更长的方式，使用所选择的成膜处理部进行所述电磁波屏蔽膜的形成。
3.根据权利要求1或2所述的电子零件的制造装置，其特征在于：
所述多个成膜处理部包含与不同种类的成膜材料对应的溅射源，通过使每一种成膜材料选择性堆积来形成包括多种成膜材料的层的所述电磁波屏蔽膜。
4.一种电子零件的制造方法，其为制造在利用密封材将元件密封的封装体的顶面形成有膜厚Te为0.5μm～9μm的电磁波屏蔽膜的电子零件的制造方法，且所述电子零件的制造方法的特征在于：
利用研磨装置以使所述封装体的顶面的粗糙度曲线要素的平均高度Rc与所述电磁波屏蔽膜的膜厚Te的关系成为Rc≤2Te的方式对所述封装体的顶面进行研磨，
利用成膜装置在所述封装体上通过溅射，以所述膜厚Te来形成所述电磁波屏蔽膜，
所述成膜装置具有：
腔室，即为导入溅射气体的容器；
搬运部，设置于所述腔室内，且以圆周轨迹对所述电子零件进行循环搬运；及
多个成膜处理部，具有通过溅射使成膜材料堆积于利用所述搬运部进行循环搬运的状态的所述电子零件来进行成膜的溅射源，并且具有对利用所述溅射源将所述电子零件成膜的成膜位置进行划分的划分部，
且所述成膜装置由所述多个成膜处理部中，以所述圆周轨迹中与通过在成膜中的成膜位置的轨迹长度相比，通过除成膜中的成膜位置以外的部分的轨迹长度更长的方式，使用所选择的成膜处理部进行所述电磁波屏蔽膜的形成。
5.一种电子零件的制造方法，其为制造在利用密封材将元件密封的封装体的顶面形成有膜厚Te为0.5μm～9μm的电磁波屏蔽膜的电子零件的制造方法，且所述电子零件的制造方法的特征在于：
利用研磨装置以使利用所述密封材将多个元件密封的密封体的顶面的粗糙度曲线要素的平均高度Rc与所述电磁波屏蔽膜的膜厚Te的关系成为Rc≤2Te的方式对所述密封体的顶面进行研磨，
利用分离装置，通过切断所述密封体，使其分离为由密封材的封装体将各元件密封的各个电子零件，且
利用成膜装置在所述各个电子零件的封装体的外表面通过溅射，以所述膜厚Te来形成所述电磁波屏蔽膜，
所述成膜装置具有：
腔室，即为导入溅射气体的容器；
搬运部，设置于所述腔室内，且以圆周轨迹对所述电子零件进行循环搬运；及
多个成膜处理部，具有通过溅射使成膜材料堆积于利用所述搬运部进行循环搬运的状态的所述电子零件来进行成膜的溅射源，并且具有对利用所述溅射源将所述电子零件成膜的成膜位置进行划分的划分部，
且所述成膜装置由所述多个成膜处理部中，以所述圆周轨迹中与通过在成膜中的成膜位置的轨迹长度相比，通过除成膜中的成膜位置以外的部分的轨迹长度更长的方式，使用所选择的成膜处理部进行所述电磁波屏蔽膜的形成。
6.根据权利要求4或5所述的电子零件的制造方法，其特征在于：
利用所述多个成膜处理部包含堆积不同种类的成膜材料的溅射源的成膜装置，
在以任一种成膜材料成膜的情况下，以所述圆周轨迹中与通过在成膜中的成膜位置的轨迹相比，通过除成膜中的成膜位置以外的部分的轨迹更长的方式，由所述多个成膜处理部中选择成膜所使用的成膜处理部，并以所述膜厚Te来形成包括多种成膜材料的层的所述电磁波屏蔽膜。
CN201710893463.9A 2016-10-13 2017-09-27 电子零件的制造装置及电子零件的制造方法 Active CN107946286B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016201521 2016-10-13
JP2016-201521 2016-10-13

Publications (2)

Publication Number Publication Date
CN107946286A CN107946286A (zh) 2018-04-20
CN107946286B true CN107946286B (zh) 2020-08-11

Family

ID=61904245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710893463.9A Active CN107946286B (zh) 2016-10-13 2017-09-27 电子零件的制造装置及电子零件的制造方法

Country Status (5)

Country Link
US (1) US10244670B2 (zh)
JP (1) JP7039224B2 (zh)
KR (1) KR101976274B1 (zh)
CN (1) CN107946286B (zh)
TW (1) TWI658562B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102399748B1 (ko) * 2018-10-01 2022-05-19 주식회사 테토스 입체형 대상물 표면의 금속막 증착 장치
WO2021054334A1 (ja) * 2019-09-19 2021-03-25 株式会社村田製作所 モジュール
JP7302457B2 (ja) * 2019-11-27 2023-07-04 トヨタ自動車株式会社 磁界シールド構造
CN111669926B (zh) * 2020-05-22 2021-09-17 台达电子企业管理（上海）有限公司 电磁场收发装置及无线充电装置
WO2023085110A1 (ja) * 2021-11-10 2023-05-19 株式会社村田製作所 モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639381A (zh) * 2001-11-03 2005-07-13 英特维克公司 用于多靶溅射的方法和装置
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
US20110127654A1 (en) * 2009-11-27 2011-06-02 Advanced Semiconductor Engineering, Inc.., Semiconductor Package and Manufacturing Methods Thereof
TW201601280A (zh) * 2014-06-23 2016-01-01 綠點高新科技股份有限公司 於電子元件上製作電磁波干擾之遮蔽層的方法及具有該電磁波干擾遮蔽層的電子元件產品
TW201619448A (zh) * 2014-09-02 2016-06-01 Mitsui Mining & Smelting Co 黑色化表面處理銅箔及附載體箔之銅箔

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
JP4653418B2 (ja) 2004-05-17 2011-03-16 芝浦メカトロニクス株式会社 真空処理装置および光ディスクの製造方法
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
KR101171512B1 (ko) 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
JP2013058513A (ja) * 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
WO2013035819A1 (ja) 2011-09-08 2013-03-14 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
US20160225733A1 (en) * 2013-11-26 2016-08-04 Diodes Incorporation Chip Scale Package
JP6282451B2 (ja) * 2013-12-03 2018-02-21 新光電気工業株式会社 電子装置及び電子装置の製造方法
JP6091460B2 (ja) * 2014-04-11 2017-03-08 シマネ益田電子株式会社 電子部品の製造方法
KR20160001853A (ko) 2014-06-27 2016-01-07 주식회사 에이피씨티 전자부품의 전자파 차폐층 형성방법
CN105321933B (zh) * 2014-08-01 2019-08-09 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
JP6411975B2 (ja) * 2014-09-30 2018-10-24 芝浦メカトロニクス株式会社 成膜装置及び成膜基板製造方法
JPWO2016092692A1 (ja) * 2014-12-12 2017-04-27 株式会社メイコー モールド回路モジュール及びその製造方法
KR20160093403A (ko) * 2015-01-29 2016-08-08 엘지이노텍 주식회사 전자파차폐구조물
JP2016162964A (ja) * 2015-03-04 2016-09-05 ローム株式会社 半導体装置の製造方法および半導体装置
KR102377472B1 (ko) * 2015-03-10 2022-03-23 삼성전자주식회사 반도체 패키지 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639381A (zh) * 2001-11-03 2005-07-13 英特维克公司 用于多靶溅射的方法和装置
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
US20110127654A1 (en) * 2009-11-27 2011-06-02 Advanced Semiconductor Engineering, Inc.., Semiconductor Package and Manufacturing Methods Thereof
TW201601280A (zh) * 2014-06-23 2016-01-01 綠點高新科技股份有限公司 於電子元件上製作電磁波干擾之遮蔽層的方法及具有該電磁波干擾遮蔽層的電子元件產品
TW201619448A (zh) * 2014-09-02 2016-06-01 Mitsui Mining & Smelting Co 黑色化表面處理銅箔及附載體箔之銅箔

Also Published As

Publication number Publication date
TWI658562B (zh) 2019-05-01
TW201814875A (zh) 2018-04-16
KR20180041074A (ko) 2018-04-23
US20180110162A1 (en) 2018-04-19
CN107946286A (zh) 2018-04-20
JP7039224B2 (ja) 2022-03-22
KR101976274B1 (ko) 2019-05-07
JP2018064089A (ja) 2018-04-19
US10244670B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
CN107946286B (zh) 电子零件的制造装置及电子零件的制造方法
TWI643970B (zh) Film forming apparatus, method of manufacturing film-forming product, and method of manufacturing electronic component
CN108220882B (zh) 成膜装置
TW202015496A (zh) 等離子體處理裝置
TWI772769B (zh) 成膜裝置
JP2023133417A (ja) 成膜装置
TW201543532A (zh) 用於基板之電漿處理之方法及裝置
US20180163295A1 (en) Film formation apparatus
WO2012047531A2 (en) Substrate processing system with multiple processing devices deployed in shared ambient emvironment and associated methods
KR101841034B1 (ko) 프로세스 챔버가 구비된 플라즈마 장치
CN113453523B (zh) 电磁波衰减体、电子装置、成膜装置及成膜方法
KR102496985B1 (ko) 전자파 감쇠체, 전자 장치, 성막 장치 및 성막 방법
JP2019021789A (ja) 電子部品の製造装置、成膜装置、前処理装置及び電子部品の製造方法
JP2023090649A (ja) プロセスガス供給ユニットおよびそれを含む基板処理装置
KR101236806B1 (ko) 기판 연마 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant