JP6091460B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP6091460B2
JP6091460B2 JP2014082350A JP2014082350A JP6091460B2 JP 6091460 B2 JP6091460 B2 JP 6091460B2 JP 2014082350 A JP2014082350 A JP 2014082350A JP 2014082350 A JP2014082350 A JP 2014082350A JP 6091460 B2 JP6091460 B2 JP 6091460B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
electronic component
resin layer
mold resin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014082350A
Other languages
English (en)
Other versions
JP2015204342A (ja
Inventor
憲昭 広瀬
憲昭 広瀬
陽平 三浦
陽平 三浦
晋平 小山
晋平 小山
悟志 石川
悟志 石川
義幸 清井
義幸 清井
小林　充
充 小林
Original Assignee
シマネ益田電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シマネ益田電子株式会社 filed Critical シマネ益田電子株式会社
Priority to JP2014082350A priority Critical patent/JP6091460B2/ja
Priority to US14/678,918 priority patent/US20150296667A1/en
Priority to EP15162541.5A priority patent/EP2940730A1/en
Priority to TW104111304A priority patent/TW201603236A/zh
Priority to KR1020150050261A priority patent/KR20150118042A/ko
Priority to CN201510171169.8A priority patent/CN104979332A/zh
Publication of JP2015204342A publication Critical patent/JP2015204342A/ja
Application granted granted Critical
Publication of JP6091460B2 publication Critical patent/JP6091460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

本発明は、通信機器などの各種電子機器に用いられる、高周波の環境下で使用するのに適した電子部品の製造方法に関する。
近年、各種電子機器、例えば通信機器に用いられる電子部品においては、小型集積化が進んでいる。このような電子部品としては、例えば、以下の３つの形態が知られている。
１）モールド樹脂層で要素部品を封止した電子部品である。この種の電子部品は、多数個取りのセラミック基板に要素部品を搭載した後、モールド樹脂層を全面に被着し、基板にあらかじめ入れておいたスリットに従って分割することにより製造される。
２）セラミック基板上に要素部品を搭載したものを金属キャンで封止した電子部品である。この種の電子部品は、多数個取りのセラミック基板に要素部品を搭載し、セラミック基板にあらかじめ入れておいたスリットに従って分割することによって個片化されたセラミック基板の表面に、さらに金属キャンを半田付けすることによって製造される。半田付けの際、セラミック基板の表面または側面の電極と金属キャンとを導通させることにより金属キャンをグランドへ接続させて、シールド効果を持たせる。
３）セラミックキャビティ内に要素部品を搭載し、金属蓋で封止した電子部品である。この種の電子部品は、キャビティ付きセラミックパッケージ内に要素部品を搭載し、セラミックパッケージを金属の蓋で半田封止することによって製造される。半田封止の際、セラミックキャビティ表面または端面の電極と金属の蓋とを導通させることによりグランドへ接続させて、シールド効果を持たせる。
上記３つの形態以外にも特許文献１に記載の形態も知られている。特許文献１では、ガラスエポキシ樹脂等の絶縁材からなる集合基板上にＩＣ等の要素部品を搭載して、エポキシ樹脂からなる封止体で封止した後、集合基板の下半部を残した状態でハーフダイシングを行ない、封止体の周囲にニッケルメッキを施した後、さらにダイシングして完全に切り離すことにより電子部品パッケージが製造される。この電子部品パッケージでは、ニッケルメッキが基板表面の接地用電極パターンにも付着することにより、スルーホールからなるグランド接続用端子まで導通させて、シールド効果を持たせる。
特開平１１−１６３５８３号公報
しかしながら、以上説明した従来の電子部品では、それぞれに問題がある。第１の形態では、上記製造方法によりセラミック基板上に要素部品を搭載した個別モールドパッケージが出来るが、個別のモールドパッケージにシールド効果を持たせることが出来ない。高周波環境下で使用するためには、要素部品から発生する電磁界等が外部に影響しないように阻止する必要がある。そのため、電子機器の匡体内でシールドを行う必要があり、機器の小型化、薄型化に支障があった。
第２の形態では、金属キャップを半田付けするため、生産コスト及び金属キャップの材料コストが高くなる。金属キャンの半田付けのためのランドが必要になるため小型化にも支障があった。さらに、金属キャンを取り付けるため、ある程度の高さ、厚みが必要であり薄型化にも支障があった。
第３の形態では、セラミックパッケージをハンドリングして組立を行うため、生産コストが高くなる。金属の蓋やキャビティ付きセラミックパッケージなどの材料コストも高くなる。
特許文献１に記載された形態は、ガラスエポキシ樹脂等の絶縁材からなる基板のように、加工性が容易な基板材料を用いた電子部品を製造する手法ではあるものの、高周波特性が良好なセラミック基板は難加工性の材料であり、この手法では基板のダイシング加工を複数回行なう必要があるので、難加工性材料であるセラミック基板を用いた電子部品を製造するのは容易ではない。
このように、いずれの形態でも、高周波特性が良好でない、生産効率が悪く生産コストが高くなる、材料コストが高くなる、小型化、薄型化に支障がある、製造が容易でないなど、高周波環境で使用する電子機器の小型化、薄型化、低コスト化を図るためには何らかの問題があった。
そこで、本発明は上記従来の問題に鑑みなされたものであって、本発明の課題は、金属キャンや金属の蓋を使用しないで、セラミック基板上に搭載された要素部品に対するシールド効果を持たせる構成を可能とすることにより、高周波環境で好適に使用する電子機器の小型化、薄型化、低コスト化を図った電子部品の製造方法を提供することにある。
上記の課題を解決するために、実施形態に記載された発明では、セラミック基板の下面に露出した接地用グランドと導通したグランド層を含むグランドラインを内部に有するセラミック基板の上面に複数の要素部品を搭載した後、該複数の要素部品を覆うようにして前記セラミック基板の上面をモールド樹脂層で被覆する。そのモールド樹脂層の表面から前記セラミック基板に対してハーフカットを行なって、前記セラミック基板の側面から前記グランドラインの一部を露出させる。前記モールド樹脂層の表面および前記ハーフカットにより露出した前記グランドラインの露出部分を覆うように導電性のシールド膜を形成する。前記複数の電子部品に個片化するためにセラミック基板を分割する箇所に、分割に先立ってスリットを形成しておく。前記スリットを起点に前記セラミック基板を分割して複数の電子部品に個片化する。
本発明の製造方法により製造される電子部品の一例を示す断面図である。 第１の実施形態の各工程を説明するための図である。 第１の実施形態の製造方法の工程を説明するフロー図である。 第２の実施形態の各工程を説明するための図である。 第２の実施形態の製造方法の工程を説明するフロー図である。 第３の実施形態の各工程を説明するための図である。 第３の実施形態の製造方法の工程を説明するフロー図である。
以下、本発明の実施の形態について、詳細に説明する。
図１は、本実施形態の製造方法により製造された電子部品の一例を示す断面図である。図１に示す電子部品１０は、セラミック基板１の上面に搭載された複数の要素部品７ａ、７ｂ、７ｃがモールド樹脂層２により封止され、さらに導電性のシールド膜６で被覆されて構成されている。セラミック基板１は、例えば、複数のセラミック基板を積層した多層構成とすることができ、セラミック基板１の複数のセラミック層の間（層間）に回路パターンおよびグランドライン５を有している。例えばグランドライン５は、層間に形成されたグランド層５ｃを含んでおり、このグランド層５ｃがビア５ｂを介してセラミック基板１の側面に露出したグランド引出部５ａに導通されるように形成されている。グランド引出部５ａは、電子部品１０に封止された要素部品７ａ〜７ｃを取り囲む位置に対応したセラミック基板１の層間の位置において、例えば、リング状に形成することができ、セラミック基板１の側面に露出している。また、グランドライン５は、例えば、セラミック基板１の下面（セラミック基板１における要素部品７ａ〜７ｃの搭載面の反対側の面）に露出した接地用グランド部９ａにビア９ｂを介して接続されている。
導電性のシールド膜６は、モールド樹脂層２の表面と、セラミック基板１の側面に露出したグランド引出部５ａの露出部分を被覆して、グランドライン５と導通する。電子部品１０は、セラミック基板１の下面を、電子部品１０が実装される装置内の基板に向けるように配置して実装される。導電性のシールド膜６とグランドライン５とは、例えば、ビア９ｂを介して接続された接地用グランド部９ａを、電子部品１０が実装される装置内の基板のグランド電極と接触させて接地することでシールド効果を発揮している。このシールド効果により、電子部品１０を高周波の環境下での使用に適したものとすることができる。
この電子部品１０のシールド効果を発揮させるためのシールド膜６は、印刷やメッキによって形成することができ、それにより、セラミック基板であっても電子部品を小型化、薄型化、低コスト化することができる。すなわち、金属キャンや金属の蓋、さらにはキャビティ付きセラミックパッケージを使わずに、安価なモールド樹脂やシールド膜を用いるので材料費の低コスト化を図ることができる。金属キャンで封止する場合に比べて、金属キャンを取り付ける時のクリアランス、半田付け部のランド寸法などを考慮する必要がないので、部品の薄型化、小型化を図ることができる。
かかる電子部品の製造方法では、セラミック基板１の下面に露出した接地用グランド部９ａと導通したグランドライン５を内部に有するセラミック基板１の上面に複数の要素部品を搭載した後、該複数の要素部品を覆うようにして前記セラミック基板１の上面をモールド樹脂層２で被覆する。そのモールド樹脂層２の表面から前記セラミック基板１に対してハーフカットを行なって、前記セラミック基板の側面から前記グランドライン５の一部を露出させる。前記モールド樹脂層２の表面および前記ハーフカットにより露出した前記グランドライン５の露出部分を覆うように導電性のシールド膜６を形成する。ここで、前記複数の電子部品に個片化するためにセラミック基板１を分割する箇所に、分割に先立ってスリット３を形成しておく。前記スリット３を起点に前記セラミック基板１を分割して複数の電子部品１０に個片化する。
ここで、セラミック基板１のハーフカットは、モールド樹脂層２が形成された面からダイシングを行い、少なくともグランド引出部５ａがセラミック基板１の側面に露出するまでセラミック基板１を切欠いてグランド引出部５ａが露出する様に形成する。このハーフカットを行なったセラミック基板１に対し、モールド樹脂層２の上から導電性のシールド層６により被覆し、そのシールド層６の一部がハーフカット面に露出したグランド引出部５ａと電気的に接続される様に被覆する。このようにシールド層６が被覆された状態でセラミック基板１に設けられたスリット３に沿ってセラミック基板１を分割して個片化する。
すなわち、本発明の電子部品の製造方法によれば、金属キャンや金属の蓋を、ここのセラミック基板やキャビティ付きセラミックパッケージに、個別に取り付ける必要がなく、導電性のシールド膜で一括して被覆して個片化するので、生産効率が高く、低コスト化を図ることができる。さらに部品を個片化する時、ダイサーでカットするのではなく、セラミック基板１に設けたスリット３に沿って分割するため、個片化が容易であり、従って電子部品の生産性を高め、低コスト化を図ることができる。
本発明による電子部品の製造方法について、以下、実施形態に基づいて説明する。なお、グランドラインの取り出し電極の構成は種種あり、図１ではセラミック基板１の下面に露出した接地用グランド部９ａおよび接続用のビア９ｂを例に挙げて説明したが、これには限定されずに、グランドを取り出すことができる。以下の実施形態では、接地用グランド部９ａおよびビア９ｂを省略して図示している。
(第１の実施形態)
第１の実施形態の電子部品の製造方法を図２および図３を用いて説明する。図２は本実施形態の各工程を説明するための図であり、図３は本実施形態の製造方法の工程を説明するフロー図である。第１の実施形態では、導電性のシールド膜を真空印刷とハーフカットにより形成する。
まず、複数の要素部品７ａ、７ｂ、７ｃ（以下、参照符号７で総称する）が上面に搭載されたセラミック基板１を用意する（Ｓ０）。複数の要素部品７は、電子部品１０内に設けられるコンデンサなどである。セラミック基板１を複数に分割して複数の電子部品１０を製造するために、複数の要素部品７は、１つの電子部品１０を構成する要素部品７ごとにまとまって配置されている。セラミック基板１としては、例えば複数のセラミック層を積層した多層構成の基板を用いることができ、セラミック基板１の層間には回路パターンおよびグランドライン５を配置することができる。セラミック基板１としては、例えばＬＴＣＣ基板（低温焼成セラミック）を用いることができる。セラミック材料からなるセラミック基板１は、高周波において良好な損失特性が得られる。
セラミック基板１に対して、搭載された要素部品７を封止するようにモールド樹脂層２を、基板全面を被覆するように被着する（図２（ａ）、Ｓ１１）。モールド樹脂層２は、例えば真空印刷により付与することができるが、これに限定されず、トランスファー方式、コンプレッションモールド方式など任意の手法で付与することができる。セラミック基板１の下面側の表面には、スリット３を形成する。スリット３は、例えばダイサーでＶ字カット入れることにより形成することができる。スリット加工を行なう位置は、各電子部品１０に個片化する際に分割する位置に相当する。
次に、モールド樹脂層２の表面からスリット位置に対応する位置をダイシングすることによりハーフカットを行なって切欠４を形成する（図２（ｂ）、Ｓ１２）。この切欠４は、ダイサーでセラミック基板１内のグランド引出部５ａがセラミック基板１の側面から露出する所までハーフカットを行って形成する。
さらに、モールド樹脂層２からハーフカットを行なったセラミック基板１に対して、真空印刷により導電性のシールド膜６を形成する（図２（ｃ）、Ｓ１３）。導電性のシールド膜６を形成するシールド樹脂としては、例えばＡｇエポキシ樹脂を用いることができるが、導電性のある樹脂であればこれに限定されない。
次いで、シールド膜６に対して、スリット３の位置に対応する位置において第２のハーフカットを行なう（図２（ｄ）、Ｓ１４）。この第２のハーフカットは、ハーフカット面までシールド膜６のみをカットして、分割用の切り込み８を入れる。ここでは、セラミック基板１をカットする必要がないので、フルカットする場合に比べて加工が容易であるという利点がある。なお、このハーフカットの工程はなくても分割を行なうことはできるが、分割精度を高くするためには、このハーフカットにより切り込み８を入れることが好ましい。
次いで、ハーフカットされたセラミック基板１を、スリット３を起点にして分割する（図２（ｅ）、Ｓ１５）。
この製造方法によれば、高周波の環境下で使用するのに適した電子部品を小型化、薄型化でき、しかも低コストで製造することができる。
（第２の実施形態）
第２の実施形態の電子部品の製造方法を図４および図５を用いて説明する。図４は本実施形態の各工程を説明するための図であり、図５は本実施形態の製造方法の工程を説明するフロー図である。第１の実施形態においては真空印刷とハーフカットにより導電性のシールド膜６を形成したのに対して、この実施形態では、メッキにより導電性のシールド膜６を形成する。その他の工程は第１の実施形態と同様である。
第１の実施形態のＳ１２までの工程と同様の方法でモールド樹脂層２に対してハーフカットを行う（図４(ａ)、（ｂ）、Ｓ０、Ｓ２１、Ｓ２２）。
ついで、切欠４の表面、すなわち、モールド樹脂層２の表面、およびハーフカットにより露出したグランド引出部５ａを含むセラミック基板１の側面にメッキを行なうことによりシールド膜６を形成する（図４（ｃ）、Ｓ２３）。メッキはたとえばＮｉメッキを採用できるがこれに限定されない。メッキに代えて例えばスプレー等で導電性皮膜を付与する方式、導電性皮膜を溶かして塗りつける方式、シート状の導電性皮膜を熱圧着する方式を用いてもよいが、ここではメッキを例に挙げて説明する。
このメッキ処理により、切欠４に対応して切り込み８が形成された後、スリット３を起点にセラミック基板１を分割して、複数の電子部品１０に個片化する（図４（ｄ）、（ｅ）、Ｓ２４）。
この製造方法によれば、ハーフカットを１回行なうのみでよく、従って、第１の実施形態に比べてさらに生産性の向上、コストの抑制を実現できる。
(第３の実施形態)
第３の実施形態の電子部品の製造方法を図６および図７を用いて説明する。図５は本実施形態の各工程を説明するための図であり、図６は本実施形態の製造方法の工程を説明するフロー図である。この実施形態では、シールド膜６をメッキするのに先だって、中間工程の未完成の電子部品を個片化して、モールド樹脂層２の表面をブレード等で削り取ることによって、電子部品１０の一層の薄型化を行なう。
まず、第１の実施形態のＳ１２までの工程と同様の方法でモールド樹脂層２からハーフカットを行なったセラミック基板１を得る（図６(ａ)、（ｂ）、Ｓ０、Ｓ３１、Ｓ３２）。この実施形態では、セラミック基板１をハーフカットする際に、セラミック基板１の下面、すなわちスリット３が付与されたセラミック基板１の下面側にダイシングテープ２０を付着しておく。
ハーフカットを行なったセラミック基板１を、スリット３を起点にして分割することにより個片化する(図６（ｃ）、Ｓ３３)。ダイシングテープ２０に付着された状態で個片化した各部分のモールド樹脂層２の上面を深さＤだけブレード等で削ることによりモールド樹脂層２の膜厚を薄くする（図６（ｄ）、Ｓ３４）。削る深さＤは、要素部品７が露出しないよう調整することは当然である。
削ったモールド樹脂層２の表面を切欠４に対してシールド膜６をメッキにより形成する(図６（ｅ）、Ｓ３５)。ダイシングテープ２０から個片化された電子部品１０を取り外すことにより複数の電子部品１０が得られる(図６（ｆ）、Ｓ３６)。
以上の実施形態では、モールド樹脂層２の被着に先立ってスリット加工を行なう態様を例に挙げて説明したが、スリット３を刻設するのは、モールド樹脂層２を被着した後でもよく、要は、個片化のためにセラミック基板１を分割する前工程であればいつでもよい。例えば、図２の工程では、図２（ａ）〜図２（ｄ）のいずれの工程においてスリット３を入れてもよい。図４の工程では、図４（ａ）〜図４（ｃ）のいずれの工程においてスリット３を入れてもよい。図６の工程では、図６（ａ）〜図６（ｂ）のいずれの工程においてスリット３を入れてもよい。
１ セラミック基板
２ モールド樹脂層
３ スリット
４ 切欠
５ グランドライン
５ａ グランド引出部
５ｂ ビア
５ｃ グランド層
６ シールド膜
７、７ａ、７ｂ、７ｃ 要素部品
８ 切り込み
９ａ 接地用グランド部
９ｂ ビア
１０ 電子部品
２０ ダイシングテープ

Claims (3)

  1. セラミック基板の第２の主面に露出した接地用グランドと導通したグランド層を含むグランドラインを内部に有するセラミック基板の第１の主面に複数の要素部品を搭載した後、該複数の要素部品を覆うようにして前記セラミック基板の第１の主面をモールド樹脂層で被覆する工程と、
    前記被覆したモールド樹脂層の表面から前記セラミック基板に対してハーフカットを行なって、前記セラミック基板の側面から前記グランドラインの一部を露出させる工程と、
    該モールド樹脂層の表面および前記ハーフカットにより露出した前記グランドラインの露出部分を覆うように導電性のシールド膜を形成する工程と、
    前記セラミック基板の第２の主面において、複数の電子部品に個片化するためにセラミック基板を分割する箇所に、前記セラミック基板を分割して前記複数の電子部品に個片化するためのスリットを形成しておく工程と、
    前記スリットを起点に前記セラミック基板を分割して複数の電子部品に個片化する工程とを含み、
    前記導電性のシールド膜を形成する工程は、前記モールド樹脂層の表面および前記ハーフカットにより露出した前記グランドラインの露出部分に対して、導電性のシールド膜をメッキにより被着させることを特徴する電子部品の製造方法。
  2. 前記セラミック基板を分割して個片化するのに先立って、前記スリットを予め刻設することを特徴とする請求項１に記載の電子部品の製造方法。
  3. 前記スリットは、ダイサーによりＶ字のカットを入れることにより形成することを特徴とする請求項１または２に記載の電子部品の製造方法。
JP2014082350A 2014-04-11 2014-04-11 電子部品の製造方法 Active JP6091460B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014082350A JP6091460B2 (ja) 2014-04-11 2014-04-11 電子部品の製造方法
US14/678,918 US20150296667A1 (en) 2014-04-11 2015-04-03 Method of manufacturing electronic component
EP15162541.5A EP2940730A1 (en) 2014-04-11 2015-04-07 Method of manufacturing electronic component
TW104111304A TW201603236A (zh) 2014-04-11 2015-04-08 電子元件之製造方法
KR1020150050261A KR20150118042A (ko) 2014-04-11 2015-04-09 전자부품 제조방법
CN201510171169.8A CN104979332A (zh) 2014-04-11 2015-04-10 制造电子组件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014082350A JP6091460B2 (ja) 2014-04-11 2014-04-11 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2015204342A JP2015204342A (ja) 2015-11-16
JP6091460B2 true JP6091460B2 (ja) 2017-03-08

Family

ID=52814867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014082350A Active JP6091460B2 (ja) 2014-04-11 2014-04-11 電子部品の製造方法

Country Status (6)

Country Link
US (1) US20150296667A1 (ja)
EP (1) EP2940730A1 (ja)
JP (1) JP6091460B2 (ja)
KR (1) KR20150118042A (ja)
CN (1) CN104979332A (ja)
TW (1) TW201603236A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916318B2 (en) 2019-03-19 2021-02-09 Toshiba Memory Corporation Magnetic storage device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106796924B (zh) * 2014-08-26 2019-02-26 三菱电机株式会社 高频模块
US9807866B2 (en) * 2015-11-30 2017-10-31 Intel Corporation Shielding mold for electric and magnetic EMI mitigation
JP2017143210A (ja) * 2016-02-12 2017-08-17 住友ベークライト株式会社 電子部品封止体の製造方法、電子装置の製造方法
US9793222B1 (en) 2016-04-21 2017-10-17 Apple Inc. Substrate designed to provide EMI shielding
JP7039224B2 (ja) * 2016-10-13 2022-03-22 芝浦メカトロニクス株式会社 電子部品の製造装置及び電子部品の製造方法
TWI634640B (zh) * 2016-11-24 2018-09-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10636765B2 (en) 2017-03-14 2020-04-28 STATS ChipPAC Pte. Ltd. System-in-package with double-sided molding
JP6974960B2 (ja) * 2017-04-21 2021-12-01 株式会社ディスコ 半導体パッケージの製造方法
JP7365759B2 (ja) * 2018-02-27 2023-10-20 Tdk株式会社 回路モジュール
CN219066804U (zh) * 2020-06-10 2023-05-23 株式会社村田制作所 模块
CN116741757B (zh) * 2022-09-20 2024-05-14 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4159636B2 (ja) 1997-11-25 2008-10-01 シチズン電子株式会社 電子部品パッケージ及びその製造方法
JP3702998B2 (ja) * 1999-10-27 2005-10-05 新光電気工業株式会社 半導体装置の製造方法
JP2003110083A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 半導体装置およびその製造方法
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7017245B2 (en) * 2003-11-11 2006-03-28 General Electric Company Method for making multi-layer ceramic acoustic transducer
JP2006086516A (ja) * 2004-08-20 2006-03-30 Showa Denko Kk 半導体発光素子の製造方法
US7842526B2 (en) * 2004-09-09 2010-11-30 Toyoda Gosei Co., Ltd. Light emitting device and method of producing same
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
JP2007129109A (ja) * 2005-11-04 2007-05-24 Mitsumi Electric Co Ltd 電子モジュールの製造方法
JP2009231331A (ja) * 2008-03-19 2009-10-08 Murata Mfg Co Ltd 積層体の製造方法
JP2010010441A (ja) * 2008-06-27 2010-01-14 Murata Mfg Co Ltd 回路モジュールの製造方法および回路モジュール
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
JP2011151372A (ja) * 2009-12-25 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
JP2011151226A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法
JP2012019022A (ja) * 2010-07-07 2012-01-26 Murata Mfg Co Ltd 電子部品モジュールの製造方法
WO2012093690A1 (ja) * 2011-01-07 2012-07-12 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916318B2 (en) 2019-03-19 2021-02-09 Toshiba Memory Corporation Magnetic storage device

Also Published As

Publication number Publication date
EP2940730A1 (en) 2015-11-04
CN104979332A (zh) 2015-10-14
US20150296667A1 (en) 2015-10-15
JP2015204342A (ja) 2015-11-16
TW201603236A (zh) 2016-01-16
KR20150118042A (ko) 2015-10-21

Similar Documents

Publication Publication Date Title
JP6091460B2 (ja) 電子部品の製造方法
US8809694B2 (en) Circuit module
JP5466785B1 (ja) 回路モジュール及びその製造方法
US7081661B2 (en) High-frequency module and method for manufacturing the same
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
CN110010587B (zh) 半导体装置的制造方法及半导体装置
CN108695300A (zh) 电子部件组件
WO2014115766A1 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP5861260B2 (ja) 半導体装置の製造方法及び半導体装置
JP2011151372A (ja) 電子部品モジュールの製造方法及び電子部品モジュール
JP2006310629A (ja) 半導体装置及びその製造方法
TW201440584A (zh) 電路模組及其製造方法
JP2015115557A (ja) 半導体装置の製造方法
JP6199724B2 (ja) 半導体装置の製造方法
JP2008258478A (ja) 電子部品装置およびその製造方法
JP2008166837A (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
US9877390B2 (en) Multilayer substrate and method for manufacturing the same
JP5383407B2 (ja) 多数個取り配線基板
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
JP4388410B2 (ja) 多数個取り配線基板
JP2008187198A (ja) 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
JP3842683B2 (ja) 多数個取り配線基板
KR102004774B1 (ko) 반도체 패키지의 제조 방법
JP2011134739A (ja) セラミックパッケージおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170207

R150 Certificate of patent or registration of utility model

Ref document number: 6091460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250