JP4662324B2 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP4662324B2
JP4662324B2 JP2002333079A JP2002333079A JP4662324B2 JP 4662324 B2 JP4662324 B2 JP 4662324B2 JP 2002333079 A JP2002333079 A JP 2002333079A JP 2002333079 A JP2002333079 A JP 2002333079A JP 4662324 B2 JP4662324 B2 JP 4662324B2
Authority
JP
Japan
Prior art keywords
substrate
layer
circuit module
resin layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002333079A
Other languages
English (en)
Other versions
JP2004172176A (ja
Inventor
巧一 井口
隆 富田
雅哉 島村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2002333079A priority Critical patent/JP4662324B2/ja
Publication of JP2004172176A publication Critical patent/JP2004172176A/ja
Application granted granted Critical
Publication of JP4662324B2 publication Critical patent/JP4662324B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術の分野】
本発明は、電子部品の回路モジュールに関し、基板表面に搭載した要素部品をモールドするモールド樹脂を２層化し、２層目の樹脂に導電性の樹脂を使用すると共に、該導電性の樹脂を基板表面の電極、若しくは基板端面の電極と導通させることによりグランドへ接続するようにして、回路モジュールの小型化とシールド効果とをもたせるようにした回路モジュールに関する。
【０００２】
【従来の技術】
従来、基板上に複数の要素部品を搭載してなる小型の電子部品が急速に普及してきた。この種の電子部品には、ＩＣやハイブリットモジュール等のように封止或いはモールドされたもの又は金属製キヤップで部品を覆ったもの、金属製キヤップに収納されたものが存在する（図１２参照）。
【０００３】
この金属製キャップに収納されたモジュールタイプの回路モジュール１０'の製造においては、個々の回路モジュール毎に基板を作成し、この基板上に要素部品を実装した後に、樹脂を用いた封止又はモールドした後、金属製キャップの装着を行っている。このため、基板表面に金属ケース装着のためのハンダ付けランドが必要になり、回路モジュールの小型化には支障があった。また、金属ケースを装着せずに、モールド樹脂にてモールドする場合には、シールド効果をもたせることが必要であり、隣接する回路からの電磁波等によりモジュールの特性が損なわれないようにシールド対策は必要不可欠である。このため、近年、基板上に実装した電子部品に対するシールド効果をもたせるため、回路基板の電子部品を導電性樹脂で被覆封止するようにした回路モジュールが提案されている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平７−１１１２９９号公報（第２−４頁、図１）
【０００５】
この特許文献１に記載された発明は、複数の端子を有する配線パターンを備えた回路基板と、その上に固定される複数の半導体集積回路チップと、これら半導体集積回路チップと接続端子との間を電気的に接続するボンディングワイヤとを具備する混成集積回路において、各半導体集積回路チップとそれに接続されるボンディングワイヤ及び接続端子とを絶縁性封止層で覆うと共に、これら複数の半導体集積回路チップの内少なくとも一つの半導体集積回路チップについては前記絶縁性封止層を更に導電性封止層で被覆し、該導電性封止層を回路基板の接地導体に接続するようにした混成集積回路である。この発明は、回路基板上に搭載される複数の半導体集積回路チップのノイズや静電誘導を防止してシールド効果をもたせることができるものである。このような回路モジュールにおいても、更なる小型化と低コストでの生産を可能にすることが近年益々大きな問題となっている。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、上記従来の問題に鑑み、金属ケースを使用しないで、実装する要素部品に対するシールド性を有すると共にモジュールの小型化と低コスト化を図ることができる回路モジュールおよび回路モジュールの製造方法を提供することを課題とするものである。
【０００７】
【課題を解決するための手段】
請求項１では、外周端面によって囲まれた基板上に複数の部品が配置され該各部品が封止樹脂層で被覆された回路モジュールにおいて、内層パターンの少なくとも１つは分離切断においてハーフカット面に露呈して接地用電極となるように形成されており、前記封止樹脂層の上に形成され前記接地用電極に接続された導電性樹脂製のシールド層とを具備し、前記基板には、外周全長に渡り前記封止樹脂層側面と連続面となる前記ハーフカット面が形成してあり、当該シールド層が、前記封止樹脂層の上から延びて前記封止樹脂層の側面及び前記ハーフカット面を包み込むように被覆するとともに、前記基板の外周端面と前記シールド層の外周端面が連続した同一平面を形成することを特徴とする回路モジュールを提案する。
【０００８】
該回路モジュールによれば、外周端面によって囲まれた基板上に複数の部品が配置され該各部品が封止樹脂層で被覆された回路モジュールにおいて、内層パターンの少なくとも１つは分離切断においてハーフカット面に露呈して接地用電極となるように形成されており、前記封止樹脂層の上に形成され前記接地用電極に接続された導電性樹脂製のシールド層とを具備し、前記基板には、外周全長に渡り前記封止樹脂層側面と連続面となる前記ハーフカット面が形成してあり、当該シールド層が、前記封止樹脂層の上から延びて前記封止樹脂層の側面及び前記ハーフカット面を包み込むように被覆するとともに、前記基板の外周端面と前記シールド層の外周端面が連続した同一平面を形成することを特徴とする回路モジュールとしたので、搭載した要素部品及び内層パターンに対しては、基板とシールド層とで完全に被覆するので、高精度で確実なシールド効果と高密度実装とを可能にすることができる。すなわち、封止樹脂層断面とハーフカット面とが連続面であって、これらを包み込むように被覆するシールド層のシールド効果が高精度で確実なものとなる。このため、外部からの電磁界や静電の影響を有効に阻止することができると共に、基板の外周端面とシールド層の外周端面とが連続した同一平面であるから製造時の切断工程において個別の切断ではなく一括の切断ができるので従来の回路モジュールよりも一層の小型化と低コスト化を図ることができる作用を奏するものである。さらに、該回路モジュールによれば、前記シールド層は導電性樹脂で形成される回路モジュールとしたので、搭載した要素部品及び内層パターンに対しては、基板とシールド層とで完全に被覆するので、高精度で確実なシールド効果と高密度実装とを可能にすることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュールよりも一層の小型化と低コスト化を図ることができる作用を奏するものである。
【０００９】
請求項２では、請求項１の回路モジュールにおいて、前記基板と前記シールド層との同一平面を、ダイサーカットにより形成してある回路モジュールを提案する。
【００１０】
該回路モジュールによれば、基板とシールド層との同一平面の形成をダイサーカットによって行うことができる。
【００１１】
本発明の回路モジュール及びその製造法の実施形態について説明する。実施形態のうち、第１乃至４の実施形態が回路モジュールについての実施形態であり、第５乃至８の実施形態が回路モジュールの製造方法についての実施形態である。その中で、特に第３及び第７の実施形態が、本発明に直接係るものであって、上記２つの実施形態以外の実施形態は、本発明を理解する上で参考となる実施形態である。
【００１２】
【本発明の第１の実施形態】
図１は、本発明の第１の実施形態は、回路モジュールについて説明する図である。本発明の第１の実施形態における回路モジュール（半導体装置）１０は、該図に示すように、例えば、セラミックやガラス・エポキシ樹脂等からなる回路基板１１と、その表面に搭載される半導体素子、コンデンサ、抵抗等の要素部品１２とを有する。
【００１３】
回路モジュール１０は、例えば、所定厚さ（例えば厚さ４ｍｍ）の直方体形状を成し、プリント配線が形成された回路基板１１と、該回路基板１１の部品実装面（一方の主面：上面）に実装された複数の要素部品１２と、要素部品１２を覆うように回路基板１１の上面に形成された封止樹脂層を構成する第１樹脂層（封止樹脂層、第１樹脂モールド層）１４と、該第１樹脂層１４の表面に形成された静電や電磁界からの影響をシールド遮蔽する第２樹脂層（シールド層、第２樹脂モールド層）１９とから構成されている。
【００１４】
回路基板１１は、例えば上面が長方形を成す厚さ１ｍｍのセラミック基板からなる。この回路基板１１の表面には、要素部品１２を搭載するための接合パッドを兼ねる信号パターン１５ａと、回路基板１１上の一方の側部に接地用電極とが設けられている。基板１１の信号パターン１５ａと各半導体チップ、コンデンサ、抵抗等の要素部品１２の端子とは、ボンディングワイヤ１３或いはハンダ１３'等で接続されている。
【００１５】
そして、要素部品１２を搭載する回路基板１１の内部には、内層パターン１６ａ，ホール１６ｂが設けられており、また回路基板１１の裏面には、中央に配置された接地用電極１７ａと、その周囲に配置されたＩ／Ｏ電極（信号電極）１７ｂとが設けられており、基板１１の端面にはハーフスルー１８ａ，１８ｂが設けられている。基板１１の表面に設けた前記接地用電極１５ａと信号パターンと、基板１１の裏面に設けた前記接地用電極１７ａとＩ／Ｏ電極１７ｂとが、それぞれ前記内層パターン１６ａ，ホール１６ｂ及びハーフスルー１８ａ，１８ｂを介して導電接続されている。
【００１６】
この回路基板１１の表面には、要素部品１２がハンダ若しくは導電性樹脂接着剤により接合されている。要素部品１２としては、例えば半導体素子、コンデンサ、抵抗等の２極端子を有する部品であり、図１に示すように、それぞれの要素部品１２は、ボンディングワイヤ１３，１３又はハンダ１３'等により基板の信号パターンと電気的に接続されている。接地用電極１７ａは、電源の供給等のために設けた回路基板１１の裏面中央部に形成されており、Ｉ／Ｏ電極（信号電極）１７ｂが同様に接地用電極１７ａの周囲に配置されている。
【００１７】
この回路基板１１の上面に搭載した要素部品１２の上部を覆って第１樹脂層１４が形成されており、この第１樹脂モールド層１４は、要素部品１２を封止して絶縁層(封止樹脂層、第１樹脂層)を形成するもので、回路基板１１の側部に配設した前記接地用電極の上面部分を避けるようにして、モールド被覆されている。この第１樹脂層１４の上に、更に第２樹脂層１９が形成されている。この第２樹脂層１９は、外部からの静電や電界等の影響から要素部品１２を保護するためのシールドであって、導電性の樹脂により形成されている。このため、第１樹脂層１４で封止された要素部品１２の端子は、図示しないスルーホール等を介して回路基板１１裏面のＩ／Ｏ電極に接続されている。また第２樹脂層１９は、導電性樹脂であるので、前記接地用電極に対する導電接続を介して基板１１裏面の前記接地用電極とも導電接続されるように構成されており、第２樹脂層１９に対する外乱ノイズは該接地用電極から図示しないマザーボードへと回避されるので、これにより、実装された要素部品１２や内部配線に対するシールド性が確保される。この第２樹脂層１９は、導電性樹脂でのモールド形成により上面が平坦面に形成されており、回路モジュール１０の吸着による取扱や操作が容易に行えるように形成されている。
【００１８】
この第１樹脂層１４は、前記回路基板１１上の要素部品１２に対して全面被覆するように形成されており、且つ該第１樹脂層１４の前記一方の側部（図では左側）は第２樹脂層１９と共に、製造工程における分離切断の際に、分離ラインにおいて基板１１の一方の端面と共に面一となるように切断されてそれぞれの層の端面が露呈されるように配設された構造となっている。
【００１９】
また、この第１樹脂層１４の他方の端部（図では右側）は前記接地用電極よりも内側に形成され、その側部は第２樹脂層１９の側部により完全に被覆されている。第１樹脂層１４の前記他方の側部を被覆する第２樹脂層１９の端面と接地用電極の端面とは、その側部が製造工程における分離切断の際に、分離ラインにおいて基板１１の前記他方の端面と面一となるように切断されて露呈されるように配設された構造となっている。
【００２０】
本発明の第１実施形態による回路モジュールの構造は、基板の表面に搭載した要素部品をモールドするモールド樹脂を第１樹脂層と第２樹脂層とで２層化し、１層目の第１樹脂層で搭載した要素部品を確実に絶縁し、２層目の第２樹脂層に導電性の樹脂を使用することにより、前記接地用電極と基板内部に形成された内層パターンを介してシールド性を有する第２樹脂層をグランド電位へ接続するようにしたリードレス型の回路モジュールの構造としたので、搭載した要素部品と内層パターンとに対する高精度で確実な絶縁性とシールド効果とをもたせることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュール（モジュール）よりも一層の小型化を図ることができると共に、高密度実装が容易となる。
【００２１】
【本発明の第２の実施形態】
次に、本発明の回路モジュールの第２の実施形態について、図２に基づいて説明する。第２実施形態と第１の実施形態との回路モジュール１０の相違は、第２実施形態の回路モジュールの構成では、第１実施形態の基板１１上に配置した接地用電極が設けられておらず、回路基板１１の上部端面に接地用電極１５ａが臨むように構成されていること、回路用基板１１と第１樹脂層１４との端面が面一の同じ幅に形成され、シールドを形成する第２樹脂層１９が、その第１樹脂層１４の表面全体を覆うとともに、回路用基板１１の上部端面と第１樹脂層１４の端面全部を被覆するように第２樹脂層１９の端部が形成されていることである。この第２樹脂層１９は、例えばディップ等の方法で形成するとよい。
【００２２】
そして、該基板１１端面と第２樹脂層１９の端部との接触により、回路基板１１の上部端面の接地用電極１５ａが裏面の前記接地用電極１７ｂと前記内層パターンを介して導電接続されるように構成されている。また、回路基板１１の第１樹脂層１４で封止された要素部品１２の信号側端子は、図示しないスルーホール等を介して該基板１１裏面のＩ／Ｏ電極に接続されている。
【００２３】
本実施形態の回路モジュールによれば、基板の表面に搭載した要素部品をモールドするモールド樹脂を２層化し、１層目の第１樹脂層で基板に搭載した要素部品を完全被覆して絶縁封止し、２層目の第２樹脂層に導電性の樹脂を使用すると共に該導電性の樹脂を基板の基板上部端面に露呈する端面電極まで被覆するようにし、且つ導電性の樹脂とグランドとを内層パターンを介して導通接続させるようにしたリードレス型の回路モジュールの構造としたので、搭載した要素部品及び内層パターンに対する高精度で確実なシールド効果とをもたせることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュール（モジュール）よりも一層の小型化を図ることができる作用を奏するものである。
【００２４】
【本発明の第３の実施形態】
次に、本発明の回路モジュールの第３の実施形態について、図３に基づいて説明する。第３実施形態と第２実施形態との回路モジュール１０の相違は、第３実施形態の回路モジュールの構成では、接地用電極１５ａが形成される回路用基板１１の上部端面と第１樹脂層１４との端面が同一面（連続面）に形成され、且つ該両端面が基板１１下部端面よりも内方の部品を実装した側に後退した位置に形成されており、この両端面がシールド層１９で包み込むように被覆されているとともに、シールドを形成する該シールド層１９の端面と該基板１１の下部端面（外周端面）とが同一平面に露呈されるように形成されていることである。上記した回路基板１１の上部端面は、後述する回路モジュールの製造方法が示すように、第１樹脂層１４となる封止樹脂部の固体化後に、回路基板の集合である集合基板と封止樹脂部に溝をハーフカットにより形成する際に形成されるハーフカット面である。
【００２５】
この第３実施形態による回路モジュール１０の構造によれば、基板１１の表面に搭載した要素部品１２をモールドするモールド樹脂を２層化し、１層目の第１樹脂層１４で基板に搭載した要素部品１２を完全被覆して絶縁封止し、２層目のシールド層１９に導電性の樹脂を使用すると共に該導電性の樹脂を基板１１の基板上部端面(すなわち、ハーフカット面)の接地用電極１５ａまで包み込むように被覆させ、且つシールド層１９の導電性の樹脂とグランドとを内層パターンを介して導通接続させるようにしたリードレス型の回路モジュールの構造としたので、搭載した要素部品１２及び内層パターンに対しては、回路用基板１１とシールド層１９とで完全に被覆するので、高精度で確実なシールド効果とをもたせることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュール（モジュール）よりも一層の小型化を図ることができる。また、この構成により、外部からの衝撃等からも確実に保護される耐衝撃性が得られるなど、保証性の高い回路モジュールの構造と成すことができるものである。
【００２６】
【本発明の第４の実施形態】
次に、本発明の回路モジュールの第４の実施形態について、図４に基づいて説明する。第４実施形態と第３実施形態との回路モジュール１０の相違は、第４実施形態の回路モジュールの構成では、回路用基板１１上の境界部端面にシールド層１９との導通確保用のチップ状金属（導通部材）２２を露呈して配設し、このチップ状金属２２とシールド層１９とを導通させるようにしたことである。この実施形態では、回路用基板１１の端面とシールド層１９との端面が同一平面となるように形成され、第１樹脂層１４の端面は、基板１１端面よりも内方の部品を実装した側に後退しており、且つ少なくともチップ状金属２２上面の一部を被覆する位置に形成したから、この第１樹脂層１４の端面がシールド層１９で被覆されているとともに、シールド層１９とチップ状金属２２とが接触して導通が確保されており、シールドを形成する該シールド層１９の端面と該基板１１端面とが同一平面に露呈されるように形成されていることである。
【００２７】
この第４実施形態による回路モジュール１０の構造によれば、基板１１の表面に搭載した要素部品１２をモールドするモールド樹脂を２層化し、１層目の第１樹脂層１４で基板に搭載した要素部品１２を完全被覆して絶縁封止し、基板１１上の境界部に配置したチップ状金属２２と２層目のシールド層１９とを内層パターン１６ａ，１６ｂを介して導通接続させるようにしたリードレス型の回路モジュールの構造としたので、搭載した要素部品１２及び内層パターンに対しては、回路用基板１１とシールド層１９とで完全に被覆するので、高精度で確実なシールド効果とをもたせることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュール（モジュール）よりも一層の小型化を図ることができる。また、この構成により、外部からの衝撃等からも確実に保護される耐衝撃性が得られるなど、保証性の高い回路モジュールと成すことができるものである。
【００２８】
【回路モジュールの製造方法】
次に、本発明の回路モジュールの製造方法について説明する。
【００２９】
【本発明の第５の実施形態】
図５に基づいて、本発明の第５の実施形態である回路モジュールの製造方法を説明する。
【００３０】
図５は、本発明の第１実施形態の回路モジュールに対応する製造方法を示している。上述した回路モジュール１０の製造方法を図５に示す工程説明図を参照して説明する。製造方法は、大略して以下の工程から成っている。
【００３１】
まず、複数の回路モジュール１０の回路基板１１がマトリクス状に連設された集合基板２１を形成する（集合基板製造工程）。そして、この集合基板２１の上面に要素部品１２を実装する（回路モジュール実装工程）。次いで、要素部品１２を実装した集合基板２１の上面側にモールドにより封止樹脂層（第１の樹脂モールド層）１４を形成する（封止樹脂層形成工程）。この後、該集合基板２１と封止樹脂層１４の上にモールドにより導電性樹脂から成るシールド層（第２の樹脂モールド層）１９を形成する（シールド層形成工程）。最後に、このシールド層１９を形成した集合基板２１を個々のモジュールに分離切断する（分離工程）から成っている。
【００３２】
上記工程の集合基板製造工程においては、要素基板の表層パターン１６ａ又はビアホール１６ｂを形成した複数の配線板を積層して、内部に内層パターンを形成するとともに、裏面には、Ｉ／Ｏ電極（信号電極）１７ａと接地用電極１７ｂとを形成して、表面側の信号パターンと裏面側のＩ／Ｏ電極と、表面側の接地用電極と裏面側の接地用電極とを導通接続させた集合基板２１を用意する。ここでは１６個の基板１１を４×４のマトリクス状に配置した集合基板２１を形成した。
【００３３】
この工程の後、集合基板２１の上面に、接地用電極を除く要素部品１２を覆うようにバッキング剤をコーティングするバッキング工程を置いてもよい。この場合、バッキングは絶縁、防水、保護を目的としてコーティングするものであり、バッキング剤としては、例えばアクリル系、ウレタン系、シリコーン系、フッ素系、ゴム系、ビニール系、ポリエステル系、フェノール系、エポキシ系、ワックス系等の塗料材料を使用することができる。
【００３４】
封止樹脂層形成工程では、トランスファモールド法、ポッティング法或いは、真空印刷法等のモールド法を採用することができる。
【００３５】
本実施形態の方法では、トランスファモールド法の１つであるＦＡＭＥ（Ｆｉｌｍ Ａｓｓｉｓｔ Ｍｏｌｄｉｎｇ Ｅｑｕｉｐｍｅｎｔ）法を用いて集合基板２１の上面側に封止樹脂層１４を形成した。ＦＡＭＥ法による封止樹脂層１４の形成は、フィルムを使用した樹脂成形方法であり、図６に示すように、集合基板２１が水平状態で嵌入することが可能な基台３１に集合基板２１を装着し、５ｔｏｒｒの真空にして脱泡を行う（準備工程）。次いで、集合基板２１の上面側に前述した樹脂を供給する。この状態では集合基板２１上の要素部品１２の周囲には気泡状の空間が形成されていることが多い。
【００３６】
次いで、集合基板２１の上面側をフィルム３０で覆い、上金型３３の吸着穴３４からの吸引によりフィルム３０を吸着して、前述した樹脂３２を供給して硬化させる（ＦＡＭＥ工程）。樹脂３２を硬化させてから、基台３１から集合基板２１を取り外して、封止樹脂層形成工程を終了する。
【００３７】
次に、第２の樹脂モールド層１９を形成するシールド層形成工程では、上記封止樹脂層形成工程と同様のやり方で、第２の樹脂モールド層１９を形成する。
【００３８】
第２の樹脂モールド層１９を形成する材料としては、導電性を有する材料であればよく、金属板や金属膜などの材料の他に金属フィラーを含む樹脂等導電性を有する材料を型に流し込んで形成するか、又は金属性メッキを用いて形成することができる。
【００３９】
そして、最後の分離工程では、上記シールド層を形成した集合基板２１を個々のモジュールに分離切断する。
【００４０】
この場合、モジュールの一方の切断面は、基板１１と、封止樹脂層１４と、シールド層１９の各端面が同一平面に露呈するように分離ラインに沿って切断され、他方の切断面は、基板１１上に形成した接地用電極の端部が、基板１１とシールド層１９との端面と同一面上に露呈するように分離ラインに沿って切断されるものである。このため、基板１１上の接地用電極と２層目のシールド層１９との導通が確実に確保でき、裏面側の接地用電極への接続が十分に保証される。
【００４１】
集合基板２１の切断には、ダイシング装置やレーザ装置、ウオ−ター装置或いはワイヤー装置等が用いられる。これにより、個々の基板１１間の境界線の分離ラインに沿ってマトリクス状に切断することにより回路モジュール１０の本体が得られる。
【００４２】
【本発明の第６の実施形態】
次に、本発明の第６の実施形態である回路モジュールの製造方法について説明する。
【００４３】
図７は、本発明の第６実施形態の回路モジュールに対応する製造方法を示している。本実施形態と第５実施形態との相違は、集合基板２１の形成工程では、基板１１上の接地用電極の配設に代えて、個々の基板１１の境界部に跨り、分離切断後にその切断面に接地用電極が露呈されるように基板２１内に内層パターンを形成した集合基板２１を用意すること、封止樹脂層１４の形成工程では、封止樹脂層は基板上面と要素部品表面とを完全に被覆すること、シールド層１９の形成工程と分離切断工程との順序を入れ替え、封止樹脂層形成工程後に分離切断工程を先に実施し、そして最後にシールド層１９を形成するようにしたことである。
【００４４】
回路モジュール実装工程までは第５実施形態と同じであるから省略し、封止樹脂層形成工程以下について、図７に基づいて説明する。
【００４５】
封止樹脂層形成工程では、モールドにより成形するが、その方法としては、トランスファモールド法、真空印刷法或いはポッティング法などが使用できる。前記第５実施形態と同じトランスファモールド法によってもよいが、ここでは、真空印刷法により説明する。
【００４６】
真空印刷法による樹脂層の形成は、図８に示すように、集合基板２１が水平状態で篏入する可能な基台３１上に集合基板２１を装着し、５ｔｏｒｒの真空にして脱泡を行う（準備工程）。次いで、集合基板２１の上面側に前述した樹脂を印刷３２して樹脂を供給する（第１回目の印刷工程）。この状態では、集合基板２１上の要素部品１２の周囲には気泡状の空間が形成されていることが多い。
【００４７】
この後、真空度を例えば、１５０ｔｏｒｒ程度まで上げて差圧を発生させ、前記回路モジュール２１の周囲空間に樹脂を充填させる（樹脂充填工程）。これにより、樹脂３２の表面には陥没が生じるので、この陥没内に樹脂３２を充填するために、真空度を解除した非真空状態で再度樹脂３２を印刷する（第２回目印刷工程）。
【００４８】
次いで、樹脂層１４を硬化させてから基台３１から集合基板２１を取り外して、封止樹脂形成工程を終了する。
【００４９】
次に、封止樹脂層１４を形成した集合基板２１をダイシング装置等を用いて個片に分離切断する。このとき、個々の基板１１間の境界線ラインに沿ってマトリクス状に切断することにより電子装置１０の中間体が得られる。この切断により、封止樹脂層１４と基板１１との端面は同一平面内に形成される。
【００５０】
最後に、切断して得られた電子装置１０の中間体にシールド層１９を被覆して形成する。この被覆形成法としては、ディップ法等のコーティング法を利用する。本実施形態では、電子装置１０の中間体をディップ液に浸漬し、塗布量を調節しながら所定速度で引き上げることにより、シールド層１９をコーティング形成した。
【００５１】
このシールド層１９は、基板１１内部の内層パターンが端面に露呈した部分と導通が確保できる範囲で基板１１の上部端面を被覆するように形成するものである。したがって、基板１１端面に露呈した接地用電極とシールド層１９との導通が確実に確保できるので、裏面側の接地用電極への接続が十分に保証される。
【００５２】
シールド層１９を形成する材料としては、第５実施形態と同様に、導電性を有する材料であればよく、金属板や金属膜などの材料の他に金属フィラーを含む樹脂等導電性を有する材料を型に流し込んで形成するか、又は金属性メッキを用いて形成することができる。
【００５３】
【第７の実施形態】
次に、本発明の第７の実施形態である回路モジュールの製造方法について説明する。
【００５４】
図９および１０は、本発明の第７実施形態の回路モジュールに対応する製造方法を示している。本第７実施形態と第６実施形態との相違は、封止樹脂層１４の形成工程の後、つまり、封止樹脂層１４を基板上面と部品表面とを完全に被覆して硬化させた後でのシールド層１９の形成工程の前に、ダイサー等で個片化する分離ラインに沿ってハーフカットして封止樹脂層１４から基板１１に至る溝２０を形成するハーフカット工程を入れること、そして最後の分離切断工程において前記ハーフカット幅よりも狭い幅のダイサー等で切断することにより、回路モジュール１０の端面にシールド層１９の端面と基板１１の端面と同一面内に露呈するように形成することである。
【００５５】
次いで、封止樹脂層形成工程では、モールドにより封止樹脂層を成形するが、その方法としては、トランスファモールド法、真空印刷法或いはポッティング法などが使用できる。前記第６実施形態と同じトランスファモールド法によって実施するので詳細な説明は省略する。
【００５６】
次いで、溝２０を切削した後、再び封止樹脂層１４の上面にシールド層１９を形成する（シールド層形成工程）。このシールド層１９を形成する材料としては、導電性を有する材料であればよく、金属板や金属膜などの材料の他に金属フィラーを含む樹脂等導電性を有する材料を型に流し込んで形成することができる。
【００５７】
このようにダイシング装置を用いて前記溝２０の幅よりも狭いブレード２６で切断すると、切断後においてはシールド層１９が側面に露呈して封止樹脂層１３を完全に包み込むように被覆した構造に形成できる。そして、これにより得られた回路モジュール１０は、ダイサーによるハーフカットで基板１１端面に露呈した接地用電極とのシールド層１９との導通を確実に確保することができるものである。
【００５８】
また、本実施形態では電子装置１０の機能を特に限定していないが、本発明は種々の電子装置に適用可能である。例えば、高周波パワーアンプ、電子ボリューム、ＤＣ／ＤＣコンバータ、ＦＥＴスイッチ、小電力テレメータ、キーレス送信機、インバータ、等の電子装置に適用可能である。
【００５９】
【第８の実施形態】
次に、本発明の第８の実施形態である回路モジュールの製造方法について説明する。
【００６０】
図１１は、本発明の第８実施形態の回路モジュールに対応する製造方法を示している。本第８実施形態と第７実施形態との相違は、集合基板形成工程では、集合基板２１上の個々の基板１１の境界部に跨ってチップ状金属（導通部材）２２を配設し、１層目の封止樹脂層１４を形成し固体化した後のシールド層形成工程では、該封止樹脂層１４上面からダイサー等により少なくとも該チップ状金属２２上面まで切削溝を形成するハーフカット工程を置き、その後のシールド層形成工程で実装した要素部品１２、チップ状金属２２、及び封止樹脂層１４上を導電性の樹脂で被覆してシールド層１９を形成し、最後の分離切断工程において前記ハーフカット幅よりも狭い幅のダイサー等で分離切断することにより、回路モジュール１０の端面にシールド層１９の端面と基板１１の端面と同一平面内に露呈するように形成することである。
【００６１】
次いで、封止樹脂層形成工程では、前記第７実施形態と同様にトランスファモールド法によって実施したので詳細な説明は省略する。
【００６２】
次いで、溝２０を切削した後、再び封止樹脂層１４の上面にシールド層１９を形成する（シールド層形成工程）。このシールド層１９を形成する材料としては、前記第７実施形態と同様に導電性を有する材料であればよい。
【００６３】
上記溝切削工程から分離工程までは、第７実施形態の工程と同様な手段を使用したので、詳しい説明は省略する。
【００６４】
なお、本発明の実施の態様は、上記に限定されるものではなく、例えば次のように変更してもよい。
【００６５】
基板と、該基板上に実装された要素部品と、該要素部品の周囲所定空間を充填するように前記基板の主面に形成された絶縁性を有する第１樹脂層と、前記第１樹脂層の表面に形成された導電性を有する第２樹脂層とから成り、前記基板に形成された導体パターンのうち、少なくとも該基板表面に形成された接地用電極は該基板裏面に形成された接地用電極に基板の内層パターンを介して接続されており、前記第１樹脂層は前記基板の主面に所定厚さに形成された直方体形状を成し、前記第２樹脂層の少なくとも１つの側面は前記接地用電極に接触してその上部を被覆した回路モジュール。
【００６６】
該回路モジュールによれば、基板の表面に搭載した要素部品をモールドするモールド樹脂を第１樹脂層と第２樹脂層とで２層化し、１層目の第１樹脂層で搭載した要素部品を確実に絶縁し、２層目の第２樹脂層に導電性の樹脂を使用することにより、前記接地用電極と基板内部に形成された内層パターンを介してシールド性を有する第２樹脂層をグランド電位へ接続するようにしたリードレス型の回路モジュールとしたので、搭載した要素部品と内層パターンとに対する高精度で確実な絶縁性とシールド効果とをもたせることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュールよりも一層の小型化を図ることができる作用を奏するものである。
【００６７】
上記回路モジュールにおいて、前記第２樹脂層の少なくとも１つの側面の端面と前記基板の端面とは同一平面内に露呈し、前記第２樹脂層の他の側面の端面は前記第１樹脂層の側面の端面及び前記基板の端面と共に同一平面内に露呈するようにした回路モジュール。
【００６８】
該回路モジュールによれば、基板の表面に搭載した要素部品をモールドするモールド樹脂を第１樹脂層と第２樹脂層とで２層化し、１層目の第１樹脂層で搭載した要素部品を確実に絶縁し、２層目の第２樹脂層に導電性の樹脂を使用することにより、前記接地用電極と基板内部に形成された内層パターンを介してシールド性を有する第２樹脂層をグランド電位へ接続するようにし、かつ、回路モジュールの側面を基板と各樹脂層とで面一に形成したリードレス型の回路モジュールの構造としたので、搭載した要素部品と内層パターンとに対する高精度で確実な絶縁性とシールド効果とをもたせることができ、外部からの電磁界や静電の影響を有効に阻止することができると共に、高密度実装を可能とすることにより、従来の回路モジュールよりも一層の小型化を図ることができる作用を奏する。
【００６９】
基板と、該基板上に実装された要素部品と、該要素部品の周囲所定空間を充填するように前記基板の主面に形成された絶縁性を有する第１樹脂層と、前記第１樹脂層の表面に形成された導電性を有する第２樹脂層とから成り、前記基板に形成された導体パターンのうち、少なくとも基板周囲の端面に露呈する端面電極は内層パターンを介して該基板裏面に形成された接地用電極に接続されており、前記第１樹脂層は前記要素部品を被覆し、前記第２樹脂層は該第１樹脂層を全面被覆し、且つその端面は少なくとも前記基板端面に露呈する端面電極を含む基板上部端面を被覆するように形成されている回路モジュール。
【００７０】
該回路モジュールによれば、基板の表面に搭載した要素部品をモールドするモールド樹脂を２層化し、１層目の第１樹脂層で基板に搭載した要素部品を完全被覆して絶縁封止し、２層目の第２樹脂層に導電性の樹脂を使用すると共に該導電性の樹脂を基板の基板上部端面に露呈する端面電極まで被覆するようにし、且つ導電性の樹脂とグランドとを内層パターンを介して導通接続させるようにしたリードレス型の回路モジュールの構造としたので、搭載した要素部品及び内層パターンに対する高精度で確実なシールド効果とをもたせることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、高密度実装が可能で従来の回路モジュールよりも一層の小型化を図ることができる作用を奏するものである。
【００７１】
基板と、該基板上に実装された要素部品と、該要素部品の周囲所定空間を充填するように前記基板の主面に形成された絶縁性を有する第１樹脂層と、前記第１樹脂層の表面に形成された導電性を有する第２樹脂層とから成り、前記第１樹脂層は前記要素部品を実装した基板の全上面を被覆し、前記要素部品の少なくとも１つは導通部材として、その端面が露呈するように配設され、かつ該導通部材は基板裏面の接地用電極に接続される内層パターンの少なくとも１つに接続されており、前記第２樹脂層の端面と前記導通部材の端面と前記基板端面とが同一平面に露呈するように形成されている回路モジュール。
【００７２】
該回路モジュールによれば、基板の表面に搭載した要素部品をモールドするモールド樹脂を２層化し、１層目の第１樹脂層で基板に搭載した要素部品を完全被覆して絶縁封止し、２層目の第２樹脂層に導電性の樹脂を使用すると共に該導電性の樹脂を基板上の導通部材を被覆するように成し、且つ該第２樹脂層と接地用電極とを導通部材と内層パターンとを介して導通接続させるようにしたリードレス型の回路モジュールとしたので、搭載した要素部品及び内層パターンに対しては、基板と第２樹脂層とで完全に被覆するので、高精度で確実なシールド効果と高密度実装とを可能にすることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュールよりも一層の小型化を図ることができる作用を奏するものである。
【００７３】
集合基板を形成する工程と、前記集合基板に要素部品を実装する工程と、前記要素部品が実装された集合基板上に封止樹脂部を形成する工程と、前記封止樹脂部が形成された集合基板を個々の基板に分離する工程とを有し、最後に、分離後の基板と前記封止樹脂部の表層にシールド層を形成する工程とから成る回路モジュールの製造方法において、前記集合基板の形成工程では、要素基板の表層パターン又はビアホールを形成した複数の配線板を積層して内部に内層パターンを形成し、前記内層パターンの少なくとも１つは分離切断において切断面に露呈して接地用電極となるように形成し、表面側には要素部品と接続する信号パターンを形成すると共に、裏面側には信号電極（Ｉ／Ｏ電極）と接地用電極とを形成して、基板の表面側の信号パターンは裏面側の信号電極と、前記接地用電極は裏面側の接地用電極とにそれぞれ導通接続させて分離後に個片化される基板をマトリクス状に配置した集合基板を形成し、前記集合基板の分離工程では、基板と前記封止樹脂部との端面が同一平面を形成するように分離ラインに沿って切断し、前記シールド層の形成工程では、分離した基板上部端面及び前記封止樹脂部表面を導電性の樹脂にて被覆してシールド層を形成し、かつ該シールド層は少なくとも前記基板端面に露呈する接地用電極を被覆するようにした回路モジュールの製造方法。
【００７４】
この回路モジュールの製造方法によれば、基板の表面に搭載した要素部品をモールドするモールド樹脂を２層化し、１層目の封止樹脂層で基板に搭載した要素部品を完全被覆して絶縁封止し、２層目のシールド層に導電性の樹脂を使用すると共に該導電性の樹脂を基板の基板上部端面に露呈する端面電極まで被覆するようにし、且つ導電性の樹脂からなるシールド層と接地用電極とを内層パターンを介して導通接続させるようにしてシールド性を確保したリードレス型の回路モジュールが得られるようにしたので、搭載した要素部品及び内層パターンに対する高精度で確実なシールド効果と共に、外部からの電磁界や静電の影響を有効に阻止することができる製造方法が提供でき、これにより、従来の回路モジュールよりも一層の小型化を図ることも可能となる。
【００７５】
集合基板を形成する工程と、前記集合基板に要素部品を実装する工程と、前記要素部品が実装された集合基板上に封止樹脂部を形成する工程と、前記集合基板及び封止樹脂部の表層にシールド層を形成する工程と、前記封止樹脂部及びシールド層が形成された集合基板を個々の基板に分離する工程とから成る回路モジュールの製造方法において、前記集合基板の形成工程では、要素基板の表層パターン又はビアホールを形成した複数の配線板を積層して内部に内層パターンを形成し、前記内層パターンの少なくとも１つは分離切断において切断面に露呈して接地用電極となるように形成し、表面側には要素部品と接続する信号パターンを形成すると共に、裏面側には信号電極（Ｉ／Ｏ電極）と接地用電極とを形成して、基板の表面側の信号パターンは裏面側の信号電極と、前記基板切断面の接地用電極は裏面側の接地用電極とにそれぞれ導通接続させて分離後に個片化される基板をマトリクス状に配置した集合基板を形成し、前記封止樹脂部の形成工程では、前記封止樹脂部を形成して固体化した後に、分離工程での切断位置に少なくとも前記基板切断面の接地用電極となる導電パターンに達する溝をハーフカットにより形成し、前記集合基板及び封止樹脂部に溝を形成する工程の後で、前記シールド層を形成する工程では、前記溝を埋設するように導電性の樹脂を流し込んでシールド層を形成し、しかる後、前記集合基板の分離工程では、基板下端面と前記シールド層の端面とが同一平面を形成するように前記ハーフカットの幅よりも幅狭な分離手段により前記溝を両断するように切断し、かつ該シールド層は少なくとも前記基板切断面に露呈する接地用電極を被覆するようにして個片化する回路モジュールの製造方法。
【００７６】
該回路モジュールの製造方法によれば、１層目の封止樹脂部に前記ハーフカットで形成した溝を、分離工程において、該ハーフカットの溝幅よりも幅狭に切断すると、切断後においてはシールド層が回路モジュールの端面に露呈して封止樹脂部及び基板端面の電極部を完全に包み込むようにして被覆した構造に形成できる。そして、これにより得られた回路モジュールは、ハーフカットで基板端面に露呈した電極と２層目のシールド層との導通を確実に確保することができ、簡単な工程により効率よく側面部のシールド構造を形成することができるとともに、裏面側の接地用電極への接続が十分に保証される。また、複数の基板がマトリクス状に連設された集合基板を用いているので、従来例のような基板材料の無駄を大幅に低減することができる。さらに、シールド層の表面を平滑に形成できるので自動装着機による吸着が容易であり、高密度実装も容易に可能となる。
【００７７】
集合基板を形成する工程と、前記集合基板に要素部品を実装する工程と、前記要素部品が実装された集合基板上に封止樹脂部を形成する工程と、前記集合基板及び封止樹脂部の表層にシールド層を形成する工程と、前記封止樹脂部及びシールド層が形成された集合基板を個々の基板に分離する工程とから成る回路モジュールの製造方法において、前記集合基板の形成工程では、要素基板の表層パターン又はビアホールを形成した複数の配線板を積層して内部に内層パターンを形成し、前記内層パターンの少なくとも１つは基板表面に露呈して接地用電極となるように形成し、表面側には要素部品と接続する信号パターンを形成すると共に、裏面側には接地用電極と信号電極（Ｉ／Ｏ電極）とを形成して、基板の表面側の信号パターンは裏面側の信号電極と、前記基板表面の接地用電極は裏面側の接地用電極とにそれぞれ導通接続させて分離後に個片化される基板をマトリクス状に配置した集合基板を形成し、前記要素部品の実装工程では、分離ラインに跨って配設された該要素部品のうちの少なくとも１つの導通部材と前記基板表面の接地用電極とを接続させ、前記シールド層形成工程の前に、前記封止樹脂部の形成工程で前記封止樹脂部を形成して固体化した後、分離ラインに沿い少なくとも前記導通部材に達する溝をハーフカットにより形成する切削工程を置き、前記シールド層を形成する工程では、前記切削工程で形成した溝を埋設するように導電性の樹脂を流し込んでシールド層を形成し、しかる後、前記集合基板の分離工程では、前記ハーフカットの幅よりも幅狭な分離手段により前記溝を両断することにより、前記シールド層端面と前記導通部材端面と前記基板端面とが同一平面に露呈するように切断分離されて個片化される回路モジュールの製造方法。
【００７８】
この回路モジュールの製造方法によれば、１層目の封止樹脂部に前記ハーフカットにより導通部材にまで達するように形成した溝を、分離工程において、該ハーフカットの溝幅よりも幅狭に切断すると、切断後においてはシールド層と前記導通部材とで他の要素部品を完全に包み込むようにして被覆したシールド構造に形成できると共に、シールド層から前記導通部材と内層パターンとを介して裏面側の接地用電極への確実な導通が確保できる。そして、これにより得られた回路モジュールは、複数の基板がマトリクス状に連設された集合基板を用いているので、従来例のような基板材料の無駄を大幅に低減することができる。さらに、シールド層の表面を平滑に形成できるので自動装着機による吸着が容易であり、高密度実装も容易に可能となる。
【００７９】
【発明の効果】
本発明の回路モジュールは次の効果を奏するものである。
【００８０】
本発明の回路モジュールによれば、基板上に複数の部品が配置され該各部品が封止樹脂層で被覆された回路モジュールにおいて、前記封止樹脂層から露呈させた状態で前記基板上に設けられた接地用電極と、前記封止樹脂層の外側に形成され前記接地用電極に接続されたシールド層とを具備し、前記基板と前記シールド層の端面が同一平面上に位置する回路モジュールとしたので、搭載した要素部品及び内層パターンに対しては、基板と封止樹脂層及びシールド層とで完全に被覆するので、高精度で確実な絶縁性とシールド効果と高密度実装とを可能にすることができるため、外部からの電磁界や静電の影響を有効に阻止することができる。また、マザーボードに対する接地用電極は基板の裏面に形成されているので、回路モジュールの側面にリード端子等の電極が露出することがなく、従来の回路モジュールよりも一層の小型化と高密度実装が容易となり低コスト化を図ることができる効果を奏するものである。
【図面の簡単な説明】
【図１】第１の実施形態における回路モジュールの構造を示す断面図
【図２】第２の実施形態における回路モジュールの構造を示す断面図
【図３】第３の実施形態における回路モジュールの構造を示す断面図
【図４】第４の実施形態における回路モジュールの構造を示す断面図
【図５】第５の実施形態における電子装置の製造方法を説明する工程説明図
【図６】本発明のＦＡＭＥ法の樹脂層形成工程の説明図
【図７】第６の実施形態における電子装置の製造方法を説明する工程説明図
【図８】本発明の真空印刷法の樹脂層形成工程の説明図
【図９】第７の実施形態における電子装置の製造方法を説明する工程説明図
【図１０】第７の実施形態における切断工程の説明図
【図１１】第８の実施形態における電子装置の製造方法を説明する工程説明図
【図１２】従来例の電子装置の外観斜視図
【符号の説明】
１０ 回路モジュール
１１ 基板
１２ 要素部品
１３ ボンディングワイヤ
１４ 第１樹脂層（封止樹脂層、第１樹脂モールド層）
１５ａ 端子電極
１６ａ，１６ｂ 内層パターン
１７ａ 接地用電極
１７ｂ Ｉ／Ｏ電極
１９ 第２樹脂層（シールド層、第２樹脂モールド層）
１９´ シールド層の側面
２０ 溝
２１ 集合基板
２２ 導通部品（チップ状金属）
２５，２６ ブレード
３１ 基台
３２ 樹脂
５０ 分離ライン

Claims (2)

  1. 外周端面によって囲まれた基板上に複数の部品が配置され該各部品が封止樹脂層で被覆された回路モジュールにおいて、
    内層パターンの少なくとも１つは分離切断においてハーフカット面に露呈して接地用電極となるように形成されており、
    前記封止樹脂層の上に形成され前記接地用電極に接続された導電性樹脂製のシールド層とを具備し、
    前記基板には、外周全長に渡り前記封止樹脂層側面と連続面となる前記ハーフカット面が形成してあり、
    当該シールド層が、前記封止樹脂層の上から延びて前記封止樹脂層の側面及び前記ハーフカット面を包み込むように被覆するとともに、前記基板の外周端面と前記シールド層の外周端面が連続した同一平面を形成することを特徴とする回路モジュール。
  2. 前記基板と前記シールド層との同一平面を、ダイサーカットにより形成してある
    ことを特徴とする請求項１記載の回路モジュール。
JP2002333079A 2002-11-18 2002-11-18 回路モジュール Expired - Lifetime JP4662324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002333079A JP4662324B2 (ja) 2002-11-18 2002-11-18 回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002333079A JP4662324B2 (ja) 2002-11-18 2002-11-18 回路モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008186084A Division JP2008288610A (ja) 2008-07-17 2008-07-17 回路モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2004172176A JP2004172176A (ja) 2004-06-17
JP4662324B2 true JP4662324B2 (ja) 2011-03-30

Family

ID=32697890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002333079A Expired - Lifetime JP4662324B2 (ja) 2002-11-18 2002-11-18 回路モジュール

Country Status (1)

Country Link
JP (1) JP4662324B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8913397B2 (en) 2011-09-09 2014-12-16 Murata Manufacturing Co., Ltd. Power source control circuit module

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
JP4051326B2 (ja) * 2003-08-26 2008-02-20 京セラ株式会社 電子装置の製造方法
CN101048863B (zh) * 2004-10-28 2010-12-01 京瓷株式会社 电子部件模块以及无线通信设备
KR100575086B1 (ko) 2004-11-11 2006-05-03 삼성전자주식회사 도전성 몰딩 컴파운드를 구비한 반도체 패키지 및 그제조방법
JP2006165109A (ja) * 2004-12-03 2006-06-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4489575B2 (ja) * 2004-12-17 2010-06-23 新光電気工業株式会社 半導体装置及びその製造方法
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
JP5036563B2 (ja) * 2006-01-17 2012-09-26 スパンション エルエルシー 半導体装置およびその製造方法
CN101401206B (zh) 2006-03-29 2011-04-13 京瓷株式会社 电路组件和无线通信设备、以及电路组件的制造方法
JP2007329358A (ja) * 2006-06-08 2007-12-20 Apic Yamada Corp 半導体切断装置および半導体切断方法
JP5022652B2 (ja) * 2006-08-07 2012-09-12 太陽誘電株式会社 回路モジュールの製造方法及び回路モジュール
JP2008232791A (ja) * 2007-03-20 2008-10-02 Nichicon Corp 測位装置、この測位装置を備えた携帯端末装置および測位装置の製造方法
JP5001043B2 (ja) * 2007-03-27 2012-08-15 株式会社テラミクロス 半導体装置およびその製造方法
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
JP2009016715A (ja) * 2007-07-09 2009-01-22 Tatsuta System Electronics Kk シールド及び放熱性を有する高周波モジュール及びその製造方法
JP4470971B2 (ja) 2007-08-07 2010-06-02 株式会社デンソー 携帯機
WO2009119374A1 (ja) * 2008-03-24 2009-10-01 株式会社村田製作所 電子部品モジュールの製造方法
JP2010010441A (ja) * 2008-06-27 2010-01-14 Murata Mfg Co Ltd 回路モジュールの製造方法および回路モジュール
JP5094622B2 (ja) * 2008-08-04 2012-12-12 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
JP4525866B2 (ja) 2008-08-19 2010-08-18 株式会社村田製作所 回路モジュール及びその製造方法
JP5321592B2 (ja) * 2008-10-07 2013-10-23 株式会社村田製作所 電子部品モジュールの製造方法
WO2010047007A1 (ja) * 2008-10-23 2010-04-29 株式会社村田製作所 電子部品モジュールの製造方法
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
JP5402482B2 (ja) * 2009-10-01 2014-01-29 パナソニック株式会社 モジュールとモジュールの製造方法
EP2451259A4 (en) * 2009-10-01 2013-07-03 Panasonic Corp MODULE AND PRODUCTION METHOD THEREOF
TWI393239B (zh) * 2009-10-16 2013-04-11 Advanced Semiconductor Eng 具有內屏蔽體之封裝結構及其製造方法
JP2011171540A (ja) * 2010-02-19 2011-09-01 Panasonic Corp モジュールの製造方法
JP5360425B2 (ja) * 2010-04-08 2013-12-04 株式会社村田製作所 回路モジュール、および回路モジュールの製造方法
KR101171512B1 (ko) * 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
JP5636497B2 (ja) * 2010-08-05 2014-12-03 エプコス アーゲーＥｐｃｏｓ Ａｇ 電磁シールド及び放熱部を有する電子デバイス集合体の製造方法，並びに電磁シールド及び放熱部を有する電子デバイス
WO2012093690A1 (ja) 2011-01-07 2012-07-12 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール
JP2012147403A (ja) 2011-01-14 2012-08-02 Mitsumi Electric Co Ltd 高周波モジュール
JP5512566B2 (ja) * 2011-01-31 2014-06-04 株式会社東芝 半導体装置
US8268677B1 (en) 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
TWI438885B (zh) * 2011-03-18 2014-05-21 矽品精密工業股份有限公司 半導體封裝件及其製法
JP5480923B2 (ja) 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
JP2012015548A (ja) * 2011-10-04 2012-01-19 Tatsuta Electric Wire & Cable Co Ltd シールド及び放熱性を有する高周波モジュール及びその製造方法
CN102548239A (zh) 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
CN103219295B (zh) * 2012-01-20 2015-12-16 环旭电子股份有限公司 适形掩模封装结构及检测方法
JP5974642B2 (ja) * 2012-02-08 2016-08-23 ミツミ電機株式会社 電子部品モジュール及び製造方法
JP5703245B2 (ja) 2012-02-28 2015-04-15 株式会社東芝 無線装置、それを備えた情報処理装置および記憶装置
JP5442801B2 (ja) * 2012-05-14 2014-03-12 アピックヤマダ株式会社 半導体切断装置および半導体切断方法
JP5710558B2 (ja) 2012-08-24 2015-04-30 株式会社東芝 無線装置、それを備えた情報処理装置及び記憶装置
JP5983426B2 (ja) 2013-01-22 2016-08-31 株式会社村田製作所 モジュール基板
DE112014001116T5 (de) * 2013-03-04 2015-12-24 Ps4 Luxco S.A.R.L. Halbleitervorrichtung
JP5549769B1 (ja) 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法
JP6303597B2 (ja) * 2014-02-28 2018-04-04 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法
JP5779265B2 (ja) * 2014-03-25 2015-09-16 株式会社東芝 半導体装置
JP6091460B2 (ja) * 2014-04-11 2017-03-08 シマネ益田電子株式会社 電子部品の製造方法
CN106465548B (zh) * 2014-05-13 2019-04-02 株式会社村田制作所 树脂密封型模块
TWI611533B (zh) * 2014-09-30 2018-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6233285B2 (ja) 2014-11-28 2017-11-22 三菱電機株式会社 半導体モジュール、電力変換装置
JP7096640B2 (ja) * 2016-02-15 2022-07-06 ぺんてる株式会社 抵抗性周囲電極
TWI605564B (zh) * 2016-02-22 2017-11-11 矽品精密工業股份有限公司 封裝結構及其製法
CN109075131A (zh) * 2016-03-31 2018-12-21 株式会社村田制作所 电路模块
JP6654994B2 (ja) * 2016-10-31 2020-02-26 Ｔｏｗａ株式会社 回路部品の製造方法
WO2018164159A1 (ja) 2017-03-08 2018-09-13 株式会社村田製作所 モジュール
JP7111514B2 (ja) 2018-06-08 2022-08-02 加賀Ｆｅｉ株式会社 電子部品モジュール
CN111162755B (zh) * 2020-01-16 2021-09-21 诺思(天津)微系统有限责任公司 一种体声波双工滤波器
WO2022044504A1 (ja) * 2020-08-31 2022-03-03 株式会社村田製作所 回路モジュール及びサブモジュールの製造方法
JP2024000949A (ja) * 2022-06-17 2024-01-09 東洋インキＳｃホールディングス株式会社 導電性シート、電子部品及びその製造方法
CN115775793A (zh) * 2023-02-10 2023-03-10 淄博美林电子有限公司 具备静电屏蔽功能的igbt模块及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8913397B2 (en) 2011-09-09 2014-12-16 Murata Manufacturing Co., Ltd. Power source control circuit module

Also Published As

Publication number Publication date
JP2004172176A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
JP4662324B2 (ja) 回路モジュール
JP2008288610A (ja) 回路モジュールの製造方法
US7161252B2 (en) Module component
US9055682B2 (en) Circuit module
JP4178880B2 (ja) モジュール部品
US6628526B1 (en) Electronic device manufacturing method, electronic device and resin filling method
CN100485921C (zh) 具有集成emi和rfi屏蔽的包覆成型半导体封装
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
US20120187551A1 (en) Semiconductor module
CN104241255B (zh) 电子组件模块及其制造方法
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP2012253190A (ja) 半導体パッケージ及びその実装方法
JP2010010441A (ja) 回路モジュールの製造方法および回路モジュール
JP3842229B2 (ja) 回路モジュール
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
CN112259528A (zh) 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
KR101141443B1 (ko) 반도체 패키지의 제조 방법
TWI663663B (zh) 電子封裝構件及其製作方法
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP2865072B2 (ja) 半導体ベアチップ実装基板
JP2001168493A5 (ja)
JP2001168493A (ja) 電子装置の製造方法及び電子装置
JP2630294B2 (ja) 混成集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080717

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080804

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080919

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

R150 Certificate of patent or registration of utility model

Ref document number: 4662324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term