JP6233285B2 - 半導体モジュール、電力変換装置 - Google Patents

半導体モジュール、電力変換装置 Download PDF

Info

Publication number
JP6233285B2
JP6233285B2 JP2014241915A JP2014241915A JP6233285B2 JP 6233285 B2 JP6233285 B2 JP 6233285B2 JP 2014241915 A JP2014241915 A JP 2014241915A JP 2014241915 A JP2014241915 A JP 2014241915A JP 6233285 B2 JP6233285 B2 JP 6233285B2
Authority
JP
Japan
Prior art keywords
magnetic shield
semiconductor module
case
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014241915A
Other languages
English (en)
Other versions
JP2016103941A (ja
Inventor
玲 米山
玲 米山
後藤　章
章 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014241915A priority Critical patent/JP6233285B2/ja
Priority to US14/825,922 priority patent/US9406624B2/en
Priority to DE102015218887.6A priority patent/DE102015218887A1/de
Priority to CN201510849321.3A priority patent/CN105655323B/zh
Publication of JP2016103941A publication Critical patent/JP2016103941A/ja
Application granted granted Critical
Publication of JP6233285B2 publication Critical patent/JP6233285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Inverter Devices (AREA)

Description

本発明は、例えば大電流のスイッチングに用いられる半導体モジュールとその半導体モジュールを備えた電力変換装置に関する。
特許文献１には、半導体素子を覆う絶縁性樹脂の上に導電性樹脂を設けた半導体装置が開示されている。
特開平７−３０７４１６号公報
半導体素子のスイッチングに伴い半導体素子の周辺に磁界が発生する。この磁界は、半導体素子の周辺機器の動作に悪影響を与えるのでシールドすべきである。しかしながら、特許文献１に開示の技術では磁界を十分にシールドできない問題があった。
本発明は、上述のような課題を解決するためになされたもので、半導体素子から発生する磁界を十分にシールドできる半導体モジュール、及びその半導体モジュールを備えた電力変換装置を提供することを目的とする。
本願の発明に係る半導体モジュールは、ケースと、該ケースの中に設けられた、電流をスイッチングする半導体素子と、該ケースの中に設けられた、該半導体素子を覆う封止樹脂と、該封止樹脂に接する、磁性体を含有する磁気シールドと、該ケースの中に埋め込まれた、磁性体を含有する埋め込み磁気シールドと、を備えたことを特徴とする。
本願の発明に係る他の半導体モジュールは、ケースと、該ケースの中に設けられた、電流をスイッチングする半導体素子と、該ケースの中に設けられた、該半導体素子を覆う封止樹脂と、該封止樹脂に接する、磁性体を含有する磁気シールドと、該ケースの中の、該磁気シールドの上に設けられた制御回路基板と、該制御回路基板に固定された電子部品と、を備えたことを特徴とする。
本願の発明に係る電力変換装置は、ケースと、該ケースの中に設けられた、電流をスイッチングする半導体素子と、該ケースの中に設けられた、該半導体素子を覆う封止樹脂と、該封止樹脂に接する、磁性体を含有する磁気シールドと、該ケースの中に埋め込まれた、磁性体を含有する埋め込み磁気シールドと、を備えた半導体モジュールと、該半導体モジュールの外部に設けられ、該半導体素子に対し制御信号を伝送する制御回路と、を備えたことを特徴とする。
本発明によれば、封止樹脂に接する磁気シールドと、ケースの中に埋め込まれた埋め込み磁気シールドを設けることで、磁界を十分にシールドできる。
実施の形態１に係る半導体モジュールの断面図である。 変形例に係る半導体モジュールの断面図である。 実施の形態２に係る半導体モジュールの断面図である。 マイクロトランス構造を示す図である。 実施の形態３に係る半導体モジュールの断面図である。 実施の形態４に係る電力変換装置の概念図である。 比較例に係る電力変換装置の概念図である。
本発明の実施の形態に係る半導体モジュールと電力変換装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体モジュール１０の断面図である。半導体モジュール１０は、ベース板１１と壁部１２を有するケース１３を備えている。ケース１３には信号端子１４と電力端子１６が埋め込まれている。信号端子１４はケース１３の内部に露出する部分とケース１３の外部に露出する部分を備えている。電力端子１６も同様である。
ベース板１１にははんだ１９によって絶縁基板２０が固定されている。絶縁基板２０は、セラミック基板２０ａと、セラミック基板２０ａの下面に形成された金属層２０ｂと、セラミック基板２０ａの上面に形成された金属パターン２０ｃを備えている。
金属パターン２０ｃにははんだ２２によって半導体素子２４が固定されている。半導体素子２４は、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)などの電流をスイッチングする素子である。半導体素子２４に加えて還流ダイオードなどを搭載してもよい。ワイヤ２８ａは半導体素子２４のゲートと信号端子１４を接続している。ワイヤ２８ｂは半導体素子２４のエミッタと金属パターン２０ｃを接続している。ワイヤ２８ｃはエミッタに接続された金属パターン２０ｃと電力端子１６を接続している。なお、半導体素子２４の裏面側に形成されたコレクタは、半導体素子２４の直下の金属パターン２０ｃを介して図示しない電力端子に接続される。
このように、絶縁基板２０、半導体素子２４、及びワイヤ２８ａ、２８ｂ、２８ｃがケース１３の中に収容されている。ケース１３の中には半導体素子２４を覆う封止樹脂３０が設けられている。封止樹脂３０の上には封止樹脂３０に接するように磁気シールド３２が形成されている。磁気シールド３２は、封止樹脂３０の上面全体に形成されている。磁気シールド３２は磁性体を含有する。磁気シールド３２は、磁性体を含有する樹脂とすることが好ましい。そのような樹脂としては、例えばフェライト粉末を含有したエポキシ樹脂がある。
ケース１３の中には埋め込み磁気シールド５０が埋め込まれている。埋め込み磁気シールド５０は半導体素子２４の側面を囲むように形成されている。埋め込み磁気シールド５０は、平面視では、半導体素子２４を切れ目なく囲む。埋め込み磁気シールド５０は、磁性体を含有する。なお、埋め込み磁気シールド５０と磁気シールド３２は同じ材料とし、両者を一括して形成することが好ましい。
磁気シールド３２の上には蓋３４が設けられている。半導体素子２４は信号端子１４からの信号によってオンオフされ、その主電流は電力端子１６に流れる。半導体素子２４のＥＭＩ放射ノイズが大きいと、その磁界によって周辺機器が誤動作する。例えば数〜数１００Ａクラスの電流を扱う場合にはＥＭＩ放射ノイズも大きくなる。そのため、半導体素子２４のスイッチングに伴って生じた磁界が半導体モジュール１０の外部に漏れ出さないようにするべきである。
本発明の実施の形態１に係る半導体モジュール１０によれば、磁気シールド３２と埋め込み磁気シールド５０により、半導体素子２４で発生した磁界が外部に漏れ出すことを防止できる。すなわち、磁気シールド３２により半導体素子２４の上方に発生する磁界をシールドでき、埋め込み磁気シールド５０により半導体素子２４の横に発生する磁界をシールドできる。
磁気シールド３２と埋め込み磁気シールド５０を磁性体を含有する樹脂とする場合、当該樹脂を封止樹脂３０の上に流し込むだけで容易に磁気シールド３２と埋め込み磁気シールド５０を形成できる。そのため、磁気シールド３２と埋め込み磁気シールド５０を固定するための構造体は一切不要である。また、ある程度流動性のある磁気シールド３２を用いれば、これを封止樹脂３０の上に流しこむことで、磁気シールド３２を封止樹脂３０の上面全体とケース１３内壁に接触させることができる。つまり、磁気シールド３２を十分大きな面積にできる。なお、磁気シールド３２と埋め込み磁気シールド５０に熱硬化性樹脂を含ませ、これらを加熱し硬化させてもよい。
半導体モジュール１０は、磁気シールド３２と埋め込み磁気シールド５０で半導体素子２４の周辺の磁界を遮蔽するものである。したがって、この特徴を失わない範囲で様々な変形をなし得る。例えば、磁気シールド３２と埋め込み磁気シールド５０は磁性体を含有するものであれば特に限定されない。磁気シールド３２と埋め込み磁気シールド５０は、液体、ゲル、ゴム、又はエラストマーのいずれでもよい。また、板状の固体状態の磁気シールドを封止樹脂に固定してもよい。
磁気シールド３２と埋め込み磁気シールド５０の形成方法は特に限定されない。例えば、磁気シールド３２を封止樹脂３０に塗布又は散布してもよい。
半導体モジュール１０のケース１３の構造、電気的接続のための構成、及び電気的絶縁のための構成等は適宜変更してもよい。半導体素子２４はＳｉで形成されることが多いがワイドバンドギャップ半導体によって形成してもよい。高速スイッチング用途の半導体モジュール等については、シリコンに比べて低損失かつ高温耐量が高いワイドバンドギャップ半導体を用いることが好ましい。ワイドバンドギャップ半導体としては、例えば炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。
ワイドバンドギャップ半導体を用いることにより半導体モジュールを小型化できる。そして、磁気シールド３２と埋め込み磁気シールド５０は半導体モジュールの規模を大きくするものではない。そのため、半導体モジュール１０はワイドバンドギャップ半導体を用いることによる小型化に好適である。
磁気シールド３２をスプレー噴射し封止樹脂３０に吹き付けてもよい。また、磁気シールド３２に加えて、磁気シールド３２の上又は下に導電性樹脂を形成することで電界を遮断する効果を得るようにしてもよい。その場合、ケースの中に埋め込み導電性樹脂を設けると電界をシールドする効果を高めることができる。
図２は、変形例に係る半導体モジュールの断面図である。埋め込み磁気シールド５０は半導体素子２４の側面を囲む第１部分５０ａと、半導体素子２４の下面側に設けられた第２部分５０ｂを備えている。磁気シールド３２と第１部分５０ａと第２部分５０ｂにより半導体素子２４を覆うことができるので、全方位について、磁界をシールドできる。
これらの変形は、以下の実施の形態に係る半導体モジュールにも応用できる。なお、以下の実施の形態に係る半導体モジュールについては、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。
実施の形態２．
図３は、実施の形態２に係る半導体モジュールの断面図である。ケース１３の中の、磁気シールド３２の上には、制御回路基板６０が設けられている。制御回路基板６０は例えばプリント基板である。制御回路基板６０の上面と下面にはそれぞれ電子部品６２、６４が固定されている。制御回路基板６０には、半導体モジュールの外部に伸びる端子６６が固定されている。端子６６から制御回路基板６０に伝送された制御信号は、電子部品６２、６４で予め定められた処理を受け、信号端子１４とワイヤ２８ａを経由して半導体素子２４に達する。
図４は、制御回路基板６０に固定された電子部品によって形成される回路の一部を示す図である。図４にはマイクロトランス構造が示されている。マイクロトランス構造とは、絶縁された２つのコイル７４、７６間で磁界を授受することで、送信回路７０と受信回路７２の間で信号を授受するものである。そのため、マイクロトランス構造は、外部から磁界の影響を受けると誤動作してしまうものである。
ケース１３の中に半導体素子２４と制御回路基板６０がある場合は、両者が近接するので、制御回路基板６０に形成された回路（構造）は強い磁界の影響を受けるおそれがある。しかし、本発明の実施の形態３に係る半導体モジュールによれば、磁界の発生源となる半導体素子２４と制御回路基板６０の間に磁気シールド３２があるので、マイクロトランス構造の誤動作を防止できる。なお、制御回路基板６０には、磁界の授受により通信を行うマイクロトランス以外の回路を形成してもよい。
実施の形態３．
図５は、実施の形態３に係る半導体モジュールの断面図である。磁気シールド３２の中には、封止樹脂３０よりも熱伝導率の高い物質を混入させている。これにより、磁気シールド３２の熱伝導率は、封止樹脂３０の熱伝導率より高くなっている。例えば、エポキシ樹脂で形成された封止樹脂３０の熱伝導率は０．２１[W・m-1・K-1]であるので、その熱伝導率より高い熱伝導率を有する物質を磁気シールド３２に混入する。磁気シールド３２に含有させた磁性体がフェライト粉末の場合、そのフェライト粉末が「封止樹脂よりも熱伝導率の高い物質」に該当することが多い。磁気シールドの熱伝導率を十分に高めるためには、磁気シールドに金、銀、又は銅などの熱伝導率が非常に高い物質を混入させることが好ましい。
磁気シールド３２の上面の表面粗さは、封止樹脂３０の上面の表面粗さより大きくなっている。これにより磁気シールド３２の上面の面積は、封止樹脂３０の上面の面積より大きくなっている。
一般的な半導体モジュールでは、半導体素子で発生した熱は、ベース板を介して半導体素子の下方へ放熱する。本発明の実施の形態３に係る半導体モジュールは磁気シールド３２を上記のように放熱しやすい材料及び形状とした。そのため、磁気シールド３２を介して半導体素子２４の上方へ放熱できる。したがって、本発明の実施の形態３に係る半導体モジュールによれば、半導体素子の上方と下方の両方に放熱できるので、十分な放熱性を得ることができる。なお、十分な放熱性を得ることで半導体素子自体の小型化及び半導体モジュールの小型化が可能となる。
実施の形態４．
図６は、本発明の実施の形態４に係る電力変換装置の概念図である。この電力変換装置は筐体９０を備えている。筐体９０の中には、実施の形態１で説明した半導体モジュール１０が設けられている。半導体モジュール１０を実施の形態２又は３の半導体モジュールに置き換えても良い。筐体９０の中には、半導体素子に対し制御信号を伝送する制御回路９２が設けられている。制御回路９２は半導体モジュール１０の外部に設けられている。
電力変換装置は、大電流をスイッチングするものであれば特に限定されないが、例えばインバータ回路、コンバータ回路、サーボアンプ、又は電源ユニットである。電力変換装置からの出力については、単相、三相、直流、交流などの種類を問わない。
図７は、比較例に係る電力変換装置の概念図である。比較例の電力変換装置は、筐体９０、並びに、筐体９０の中に設けられた半導体モジュール９４及び制御回路９２を備えている。半導体モジュール９４は磁気シールドを有していない。半導体モジュール９４から制御回路９２に及ぼされる磁界の影響を低減するために、ノイズフィルタ９６ａ、９６ｂ、９６ｃ、９６ｄが設けられている。
本発明の実施の形態５に係る電力変換装置は、半導体モジュール１０の磁気シールドにより半導体素子で発生する磁界をシールドできるので、ノイズフィルタを省略して電力変換装置を簡素化できる。しかも、磁気シールドを設けることによる半導体モジュールの体積増加はないので、電力変換装置を小型化しやすい。なお、ここまでで説明した各実施の形態に係る半導体モジュール又は電力変換層の特徴は適宜に組み合わせてもよい。
１０ 半導体モジュール、 １１ ベース板、 １２ 壁部、 １３ ケース、 １４ 信号端子、 １６ 電力端子、 ２０ 絶縁基板、 ２４ 半導体素子、 ３０ 封止樹脂、 ３２ 磁気シールド、 ５０ 埋め込み磁気シールド、 ６０ 制御回路基板、 ６２，６４ 電子部品

Claims (14)

  1. ケースと、
    前記ケースの中に設けられた、電流をスイッチングする半導体素子と、
    前記ケースの中に設けられた、前記半導体素子を覆う封止樹脂と、
    前記封止樹脂に接する、磁性体を含有する磁気シールドと、
    前記ケースの中に埋め込まれた、磁性体を含有する埋め込み磁気シールドと、を備えたことを特徴とする半導体モジュール。
  2. 前記磁気シールドは、前記封止樹脂の上面全体に形成されたことを特徴とする請求項１に記載の半導体モジュール。
  3. 前記埋め込み磁気シールドは前記半導体素子の側面を囲むことを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 前記埋め込み磁気シールドは前記半導体素子の下面側に設けられたことを特徴とする請求項１〜３のいずれか１項に記載の半導体モジュール。
  5. 前記ケースの中の、前記磁気シールドの上に設けられた制御回路基板と、
    前記制御回路基板に固定された電子部品と、を備えたことを特徴とする請求項１〜４のいずれか１項に記載の半導体モジュール。
  6. ケースと、
    前記ケースの中に設けられた、電流をスイッチングする半導体素子と、
    前記ケースの中に設けられた、前記半導体素子を覆う封止樹脂と、
    前記封止樹脂に接する、磁性体を含有する磁気シールドと、
    前記ケースの中の、前記磁気シールドの上に設けられた制御回路基板と、
    前記制御回路基板に固定された電子部品と、を備えたことを特徴とする半導体モジュール。
  7. 前記電子部品は磁界の授受により通信を行うマイクロトランスを備えることを特徴とする請求項５又は６に記載の半導体モジュール。
  8. 前記磁気シールドの熱伝導率は、前記封止樹脂の熱伝導率より高く、
    前記磁気シールドの上面の表面粗さは、前記封止樹脂の上面の表面粗さより大きいことを特徴とする請求項１〜７のいずれか１項に記載の半導体モジュール。
  9. 前記磁気シールドは、磁性体を含有する樹脂であることを特徴とする請求項１〜８のいずれか１項に記載の半導体モジュール。
  10. 前記磁気シールドは、フェライト粉末を含有したエポキシ樹脂であることを特徴とする請求項９に記載の半導体モジュール。
  11. 前記磁気シールドは、液体、ゲル、ゴム、又はエラストマーのいずれかであることを特徴とする請求項１〜８のいずれか１項に記載の半導体モジュール。
  12. 前記半導体素子はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１〜１１のいずれか１項に記載の半導体モジュール。
  13. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイヤモンドであることを特徴とする請求項１２に記載の半導体モジュール。
  14. ケースと、前記ケースの中に設けられた、電流をスイッチングする半導体素子と、前記ケースの中に設けられた、前記半導体素子を覆う封止樹脂と、前記封止樹脂に接する、磁性体を含有する磁気シールドと、前記ケースの中に埋め込まれた、磁性体を含有する埋め込み磁気シールドと、を備えた半導体モジュールと、
    前記半導体モジュールの外部に設けられ、前記半導体素子に対し制御信号を伝送する制御回路と、を備えた電力変換装置。
JP2014241915A 2014-11-28 2014-11-28 半導体モジュール、電力変換装置 Active JP6233285B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014241915A JP6233285B2 (ja) 2014-11-28 2014-11-28 半導体モジュール、電力変換装置
US14/825,922 US9406624B2 (en) 2014-11-28 2015-08-13 Semiconductor module and power converter
DE102015218887.6A DE102015218887A1 (de) 2014-11-28 2015-09-30 Halbleitermodul und Leistungswandler
CN201510849321.3A CN105655323B (zh) 2014-11-28 2015-11-27 半导体模块、电力变换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014241915A JP6233285B2 (ja) 2014-11-28 2014-11-28 半導体モジュール、電力変換装置

Publications (2)

Publication Number Publication Date
JP2016103941A JP2016103941A (ja) 2016-06-02
JP6233285B2 true JP6233285B2 (ja) 2017-11-22

Family

ID=55967917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014241915A Active JP6233285B2 (ja) 2014-11-28 2014-11-28 半導体モジュール、電力変換装置

Country Status (4)

Country Link
US (1) US9406624B2 (ja)
JP (1) JP6233285B2 (ja)
CN (1) CN105655323B (ja)
DE (1) DE102015218887A1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9824951B2 (en) 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
WO2016174509A1 (en) * 2015-04-27 2016-11-03 Kabushiki Kaisha Toshiba Magnetic memory device
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
WO2018031995A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10486963B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10486965B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10622909B2 (en) 2017-01-12 2020-04-14 Ford Global Technologies, Llc Power module for inverter switching devices having gate coils shielded from eddy currents
JP6790902B2 (ja) * 2017-02-17 2020-11-25 株式会社デンソー 電子装置
DE112017007673B4 (de) * 2017-06-21 2022-08-18 Mitsubishi Electric Corporation Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
CN110770883B (zh) * 2017-06-22 2023-08-22 三菱电机株式会社 半导体装置、电力变换装置及半导体装置的制造方法
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
JP6800121B2 (ja) * 2017-09-21 2020-12-16 三菱電機株式会社 半導体装置および電力変換装置
JP6827404B2 (ja) * 2017-11-30 2021-02-10 三菱電機株式会社 半導体装置および電力変換装置
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
CN118213279A (zh) 2018-07-02 2024-06-18 Qorvo美国公司 Rf半导体装置及其制造方法
US11824048B2 (en) * 2018-09-20 2023-11-21 Mitsubishi Electric Corporation Power semiconductor module and composite module having peripheral structures surrounding parts of the module main body
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
JP7038645B2 (ja) 2018-12-06 2022-03-18 三菱電機株式会社 半導体装置および半導体装置の製造方法
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US11258356B2 (en) 2019-07-31 2022-02-22 Analog Devices International Unlimited Company Magnetic barrier for power module
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
DE102021105264B4 (de) * 2021-03-04 2024-05-29 Infineon Technologies Ag Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon
FR3126571B1 (fr) * 2021-08-26 2024-10-11 Thales Composant de puissance à filtrage local

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255945A (ja) 1987-04-13 1988-10-24 Matsushita Electric Ind Co Ltd モジユ−ル部品
US4893078A (en) * 1987-05-28 1990-01-09 Auchterlonie Richard C Absolute position sensing using sets of windings of different pitches providing respective indications of phase proportional to displacement
US5312674A (en) * 1992-07-31 1994-05-17 Hughes Aircraft Company Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer
JPH07307416A (ja) 1994-05-12 1995-11-21 Toshiba Corp 半導体チップの実装方法及び半導体デバイス
JP4662324B2 (ja) 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
JP4492454B2 (ja) 2005-06-20 2010-06-30 富士電機システムズ株式会社 パワー半導体モジュール
US20060289970A1 (en) * 2005-06-28 2006-12-28 Dietmar Gogl Magnetic shielding of MRAM chips
JP2011151372A (ja) 2009-12-25 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
WO2011146427A2 (en) * 2010-05-18 2011-11-24 Luxera, Inc. High frequency led driver, three dimensional inductor and method of manufacturing same
JP5195828B2 (ja) 2010-06-15 2013-05-15 三菱電機株式会社 半導体装置
CN102339763B (zh) * 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法
JP5510432B2 (ja) * 2011-02-28 2014-06-04 株式会社豊田自動織機 半導体装置
JP5633496B2 (ja) * 2011-09-29 2014-12-03 三菱電機株式会社 半導体装置及びその製造方法
WO2014112179A1 (ja) * 2013-01-18 2014-07-24 三菱電機株式会社 信号伝送絶縁デバイス及びパワー半導体モジュール
JP6010005B2 (ja) * 2013-09-09 2016-10-19 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20160155706A1 (en) 2016-06-02
JP2016103941A (ja) 2016-06-02
CN105655323A (zh) 2016-06-08
CN105655323B (zh) 2019-10-08
DE102015218887A1 (de) 2016-06-02
US9406624B2 (en) 2016-08-02

Similar Documents

Publication Publication Date Title
JP6233285B2 (ja) 半導体モジュール、電力変換装置
US9601408B2 (en) Semiconductor device
JP6218898B2 (ja) 電力用半導体装置
JP6386746B2 (ja) 半導体装置
JP6848802B2 (ja) 半導体装置
JP2017017109A (ja) 半導体装置
JP2012175070A (ja) 半導体パッケージ
JP2004207432A (ja) パワーモジュール
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
JP2006120996A (ja) 回路モジュール
JP5039388B2 (ja) 回路装置
CN106981477B (zh) 半导体装置
CN210379025U (zh) 功率器件封装结构
JP6227141B2 (ja) 電力用半導体装置
JPWO2013171882A1 (ja) 半導体モジュールおよび半導体装置
JP2011192762A (ja) パワーモジュール
JP2007110000A (ja) パワー半導体モジュール
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
JP2023103693A (ja) 電子機器
JP2010073836A (ja) 電力用回路装置
JP5446454B2 (ja) 半導体装置の実装構造
JP2013207168A (ja) 半導体モジュール
JP2004356448A (ja) 高周波半導体装置
JP2017034131A (ja) 半導体装置及びそれを有する実装基板
JP2014187146A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161115

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171009

R150 Certificate of patent or registration of utility model

Ref document number: 6233285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250