JP6386746B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6386746B2
JP6386746B2 JP2014035891A JP2014035891A JP6386746B2 JP 6386746 B2 JP6386746 B2 JP 6386746B2 JP 2014035891 A JP2014035891 A JP 2014035891A JP 2014035891 A JP2014035891 A JP 2014035891A JP 6386746 B2 JP6386746 B2 JP 6386746B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
circuit board
power device
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014035891A
Other languages
English (en)
Other versions
JP2015162516A (ja
Inventor
武 宮腰
武 宮腰
澄和 細山田
澄和 細山田
熊谷　欣一
欣一 熊谷
智哉 近井
智哉 近井
慎吾 中村
慎吾 中村
寛明 松原
寛明 松原
祥太朗 作元
祥太朗 作元
Original Assignee
株式会社ジェイデバイス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジェイデバイス filed Critical 株式会社ジェイデバイス
Priority to JP2014035891A priority Critical patent/JP6386746B2/ja
Priority to US14/620,854 priority patent/US20150243576A1/en
Publication of JP2015162516A publication Critical patent/JP2015162516A/ja
Priority to US15/640,071 priority patent/US10236231B2/en
Application granted granted Critical
Publication of JP6386746B2 publication Critical patent/JP6386746B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92226—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Description

本発明は、パワーデバイスの実装技術に関する。特に、パワーデバイスで発生した熱を放出するための放熱機構に関する。
近年、自動車の高性能化を実現するために、自動車用エレクトロニクスを支える半導体デバイスの一つに「パワーデバイス」が使用されている。このパワーデバイスは、自動車用エレクトロニクスの電力を制御し、例えば、ＡＢＳ（Antilock Brake System）等の油圧バルブ制御、パワーウインドウ等のモータ制御、バッテリや駆動モータの直流電圧を交流に変換するインバータなど、多くの部品に使用されている。
現在、シリコン（Ｓｉ）半導体を用いたパワーデバイスが主流であるが、ハイブリッド車や電気自動車の発展に伴い、例えば、シリコンカーバイト（ＳｉＣ）や窒化ガリウム（ＧａＮ）などに代表されるような、より電力損失が小さく、高温・高電圧で動作可能な次世代のパワーデバイスが要求されてきている（例えば、引用文献１）。しかし、上記の次世代のパワーデバイスは、スイッチング時の動作周波数が従来よりも高い。そのため、従来のようなワイヤボンディングによる実装では、ワイヤボンディング部におけるインダクタンス成分に起因した電気的ノイズが発生することが問題となる。最悪の場合、この電気的ノイズによってパワーデバイス自体が破壊されてしまう。
また、特に自動車エレクトロニクス用のパワーデバイスは、使用環境によっては非常に高温になり得るエンジンルームの中で使用されることが多い。また、パワーデバイス自体も駆動時に自己発熱するため、非常に高温になる。その結果、パワーデバイスの温度は２００℃乃至２５０℃まで上昇してしまうことが想定される。パワーデバイスが高温になると、スイッチング特性に影響を及ぼすだけでなく、パワーデバイスを構成する樹脂材料を変形させてしまう。したがって、次世代のパワーデバイスは、高い放熱特性が要求される。また、エンジンルームなどの限定された空間で使用されるため、パワーデバイスの縮小化が要求されている。
特願２００４−３４０９１８号公報
本発明は、高出力のパワーデバイスにおいて、高い放熱特性が得られる半導体装置を提供することを目的とする。
本発明の一実施形態に係る半導体装置は、リードフレームと、リードフレーム上に配置された回路基板と、スイッチング素子を有し、回路基板にバンプを介して実装されたパワーデバイスと、パワーデバイスに接続された金属の放熱部材と、を有する。
また、回路基板は、多層配線基板であってもよい。
また、回路基板は、容量素子、抵抗素子、インダクタ素子、ダイオード素子、及びスイッチング素子を有してもよい。
また、回路基板は、入力された入力信号に対して、入力信号とは異なる出力信号を出力する回路を有してもよい。
また、放熱部材は、リードフレームに接続されてもよい。
また、リードフレーム、回路基板、パワーデバイス、及び放熱部材を覆う封止樹脂をさらに有してもよい。
また、放熱部材の一部を露出するように、リードフレーム、回路基板、パワーデバイス、及び放熱部材を覆う封止樹脂をさらに有し、放熱部材の一部の露出された表面と封止樹脂の表面とは、同一面であってもよい。
また、放熱部材の一部を露出するように、リードフレーム、回路基板、パワーデバイス、及び放熱部材を覆う封止樹脂をさらに有し、放熱部材の一部の表面及び側面は、露出されてもよい。
また、放熱部材の一部の表面は、凹凸形状を有してもよい。
また、放熱部材の一部に、流路が設けられてもよい。
また、封止樹脂は、第１樹脂と第２樹脂とを含み、第１樹脂は、回路基板とパワーデバイスとの間に配置され、第２樹脂は、第１樹脂を覆うように配置されてもよい。
また、第１樹脂の熱膨張係数は、第２樹脂の熱膨張係数に比べてバンプの熱膨張係数に近くてもよい。
また、第１樹脂の熱伝導率は、第２樹脂の熱伝導率に比べて大きくてもよい。
また、放熱部材は、パワーデバイスを基準として異なる方向に延びており、異なる方向においてリードフレームに接続されてもよい。
また、放熱部材は、少なくとも回路基板の各々の回路を覆ってもよい。
本発明に係る半導体装置によると、高出力のパワーデバイスにおいて、高い放熱特性が得られる半導体装置を提供することができる。
本発明の実施形態１に係る半導体装置の概略平面図である。 本発明の実施形態１に係る半導体装置のＡ−Ｂ断面図である。 本発明の実施形態１に係る半導体装置のパワーデバイスに含まれる横型スイッチング素子の一例の断面図である。 本発明の実施形態１に係る半導体装置のパワーデバイスに含まれる縦型スイッチング素子の一例の断面図である。 本発明の実施形態１の変形例に係る半導体装置のＡ−Ｂ断面図である。 本発明の実施形態１の変形例に係る半導体装置の製造方法において、リードフレーム上に回路基板を実装する工程を示す断面図である。 本発明の実施形態１の変形例に係る半導体装置の製造方法において、回路基板上にパワーデバイスをフリップチップ法で実装する工程を示す断面図である。 本発明の実施形態１の変形例に係る半導体装置の製造方法において、回路基板とパワーデバイスとの間にアンダーフィル樹脂を形成する工程を示す断面図である。 本発明の実施形態１の変形例に係る半導体装置の製造方法において、パワーデバイスとリードフレームとを接続する金属クリップを形成する工程を示す断面図である。 本発明の実施形態１の変形例に係る半導体装置の製造方法において、封止樹脂を形成する工程を示す断面図である。 本発明の実施形態２に係る半導体装置のＡ−Ｂ断面図である。 本発明の実施形態２に係る半導体装置の製造方法において、封止樹脂の成型金型及びリリースフィルムを準備する工程を示す断面図である。 本発明の実施形態２に係る半導体装置の製造方法において、封止樹脂を成型金型に充填する工程を示す断面図である。 本発明の実施形態２に係る半導体装置の製造方法において、リリースフィルムを剥離する工程を示す断面図である。 本発明の実施形態３に係る半導体装置のＡ−Ｂ断面図である。 本発明の実施形態３の変形例１に係る半導体装置のＡ−Ｂ断面図である。 本発明の実施形態３の変形例２に係る半導体装置のＡ−Ｂ断面図である。 本発明の実施形態３の変形例３に係る半導体装置のＡ−Ｂ断面図である。 本発明の実施形態３の変形例４に係る半導体装置のＡ−Ｂ断面図である。 本発明の実施形態４に係る半導体装置の概略平面図である。 本発明の実施形態４に係る半導体装置のＣ−Ｄ断面図である。 本発明の実施形態４の変形例１に係る半導体装置の概略平面図である。 本発明の実施形態４の変形例２に係る半導体装置の概略平面図である。 本発明の実施形態５に係る半導体装置の概略平面図である。 本発明の実施形態５に係る半導体装置のＥ−Ｆ断面図である。
以下、図面を参照して本発明に係る半導体装置について説明する。但し、本発明の半導体装置は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
〈実施形態１〉
本発明の実施形態１に係る半導体装置の概要について、図１及び図２を参照しながら詳細に説明する。図１は、本発明の実施形態１に係る半導体装置の概略平面図である。また、図２は、本発明の実施形態１に係る半導体装置のＡ−Ｂ断面図である。
図１によると、半導体装置１００は、リードフレーム１１０、リードフレーム１１０上に配置された回路基板１２０、スイッチング素子を有し、回路基板１２０にバンプを介して実装されたパワーデバイス１３０、パワーデバイス１３０に接続された金属の放熱部材１４０、集積受動素子（ＩＰＤ：Integrated Passive Device）１６０、及び周辺ＩＣ（Integrated Circuit）１６５を有する。
パワーデバイス１３０は、スイッチング素子として３端子の電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）を有する。ＦＥＴの３つの端子はそれぞれソース端子、ドレイン端子、ゲート端子と呼ばれる。ＦＥＴは、ソース端子に接続されたソース電極とドレイン端子に接続されたドレイン電極との間に電圧が印加された状態で、ゲート端子に接続されたゲート電極に電圧が印加されると、ソース電極とドレイン電極との間にチャネルが形成されて電流を流す。ここで、ＦＥＴのソース端子は回路基板１２０の配線及びリードフレーム１１０を介して外部ソース端子１１２に接続される。ＦＥＴのドレイン端子は回路基板１２０の配線を介して回路基板１２０上に配置されたドレイン端子用パッド１２２に接続され、ドレイン端子用パッド１２２はワイヤ１２３を介して外部ドレイン端子１１４に接続される。ＦＥＴのゲート端子は回路基板１２０の配線を介して回路基板１２０上に配置されたゲート端子用パッド１２４に接続され、ゲート端子用パッド１２４はワイヤ１２５を介して外部ゲート端子１１６に接続される。
リードフレーム１１０は、高い導電性を有し、高い放熱特性を有する材料を使用してもよい。例えば、無酸素Ｃｕ材（Ｃ１０２０）等を使用してもよい。
回路基板１２０は、少なくとも外部ソース端子１１２、外部ドレイン端子１１４、及び外部ゲート端子１１６から供給された電圧をパワーデバイス１３０のＦＥＴのソース端子、ドレイン端子、ゲート端子に伝達するための回路を有し、多層配線基板であってもよい。また、回路基板１２０としては、有機プリント配線（ＰＷＢ：Printed Wiring Board）基板、銅回路が接合されたセラミック配線（ＤＣＢ：Direct Copper Bond）基板、銅（Ｃｕ）、アルミニウム（Ａｌ）等のメタルベース配線基板、及びチップコンデンサー・チップ抵抗などを基板内に埋め込んだ部品内臓基板などを用いることができる。回路基板１２０は、単に配線で構成された回路基板であってもよく、また、容量素子、抵抗素子、インダクタ素子、ダイオード素子、及びスイッチング素子を有し、入力された入力信号に対して、入力信号とは異なる出力信号を出力する機能的な回路基板であってもよい。
パワーデバイス１３０は、数百ボルトから数千ボルトの大きな電力を制御可能な半導体装置である。また、温度によってスイッチング特性が変動しにくい半導体装置であってもよい。例えば、自動車や家電製品等に搭載されるパワーデバイスとしては、シリコン（Ｓｉ）基板、シリコンカーバイト（ＳｉＣ）基板、及びガリウムナイトライド（ＧａＮ）基板を用いたスイッチング素子を用いることができる。ここで、スイッチング素子としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor ＦＥＴ）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、トライアック、サイリスタ、ダイオード、及びＨＥＭＴ（High Electron Mobility Transistor）等を使用することができる。
放熱部材１４０は、熱伝導率が高い金属材料を使用することができ、例えば銅板などを使用することができる。銅板を使用した放熱部材を金属クリップ、又は銅クリップと呼ぶことがある。また、導電性が銅よりも高いグラファイトを使用したグラファイトシートなどを使用することができる。ここで、グラファイトとは、六角形に並び網目状の面構造をした炭素原子が、層状に集まった結晶のことである。そのグラファイトをシート状に加工したものがグラファイトシートである。グラファイトシートは面方向の熱伝導率が銅の約４倍あり、高性能な放熱部材である。
ＩＰＤ１６０は、容量素子、抵抗素子、インダクタ素子、ダイオード素子、及びスイッチング素子が集積された回路基板である。また、外部の無線装置と無線通信するために、アンテナを有していてもよい。ＩＰＤ１６０は、図１のように回路基板１２０上に別個に配置されていてもよく、また、上記のように部品内臓基板に内蔵されていてもよい。また、周辺ＩＣ１６５は、パワーデバイス１３０を制御するＬＳＩであり、パワーデバイス１３０に含まれるスイッチング素子のＯＮ／ＯＦＦを制御する。
図２によると、リードフレーム１１０と回路基板１２０とは、導電性接着部材１１８を介して接続されている。回路基板１２０とパワーデバイス１３０とは、導電性のバンプ１２８を介して接続されている。パワーデバイス１３０はフェイスダウン方式で回路基板１２０に接続される、いわゆるフリップチップ法でボンディングされる。パワーデバイス１３０と放熱部材１４０、及びリードフレーム１１０と放熱部材１４０はそれぞれ高熱伝導接着部材１３８、１３９を介して接続されている。上記のように、リードフレーム１１０、回路基板１２０、パワーデバイス１３０、及び放熱部材１４０はそれぞれ接着部材やバンプを介して接続されているが、単にそれぞれの要素が接続されている、ということもある。例えば、リードフレーム１１０と放熱部材１４０とが接続されている、ということもある。
導電性接着部材１１８としては、はんだや焼結銀（Ａｇ）などを使用することができる。バンプ１２８としては、銅、銀、金、及びはんだなどを使用することができる。高熱伝導接着部材１３８、１３９としては、導電性接着部材としてはんだなどを使用することができ、また、絶縁性接着部材としてアルミナ等に代表される絶縁性のセラミックフィラーが配合された有機材料接着部材などを使用することができる。ここで、高熱伝導接着部材１３８、１３９は熱伝導率が高いことが要求されるが、導電性に関しては、パワーデバイス１３０のスイッチング素子の種類によって要求される場合と要求されない場合がある。詳細は後述するが、例えばスイッチング素子として縦型トランジスタが使用された場合、つまり、パワーデバイス１３０が基板の裏面（図２のＤ１方向の面）で導通を取る必要がある場合は、高熱伝導接着部材１３８、１３９ははんだなどの導電性材料を使用する必要がある。
また、リードフレーム１１０、回路基板１２０、パワーデバイス１３０、及び放熱部材１４０を覆うように封止樹脂１５０が配置されている。封止樹脂１５０は上記の各要素を固定し、外部からの水分や不純物の混入を防止し、また、外部からの衝撃を緩和させて上記の各要素を保護する。封止樹脂１５０としては、エポキシ樹脂、シネートエステル樹脂、アクリル樹脂、ポリイミド樹脂、シリコーン樹脂などを使用することができる。
次に、図３及び４を用いて、パワーデバイス１３０のスイッチング素子について説明する。図３は、本発明の実施形態１に係る半導体装置のパワーデバイスに含まれる横型スイッチング素子の一例の断面図である。また、図４は、本発明の実施形態１に係る半導体装置のパワーデバイスに含まれる縦型スイッチング素子の一例の断面図である。
図３の横型スイッチング素子２００は、プレーナ型トランジスタとも呼ばれ、例えばＳｉ基板ＭＯＳＦＥＴ、ＧａＮ基板ＭＯＳＦＥＴ、ＧａＮ基板ＨＥＭＴなどが挙げられる。横型スイッチング素子２００の簡易的な構造は、図３に示すように、半導体基板２１０、ソース電極２２０、ドレイン電極２３０、ゲート絶縁膜２４０、及びゲート電極２５０を有する。半導体基板２１０とゲート電極２５０とはゲート絶縁膜２４０で絶縁されている。
横型スイッチング素子は、ゲート電極２５０に電圧を印加することで、その電界によって半導体基板２１０のゲート絶縁膜２４０付近に電子が集まってチャネルを形成し、スイッチング素子がＯＮ状態となる。この状態でソース電極２２０−ドレイン電極２３０間に電圧を印加すると、その電界に従って電子が横方向に移動することで電流が流れる。このように、横型スイッチング素子では、ソース電極２２０、ドレイン電極２３０、及びゲート電極２５０は、それぞれ基板のＤ１の逆方向（表面方向）において、ソース端子２２１、ドレイン端子２３１、及びゲート端子２５１に接続される。つまり、トランジスタを駆動するための３つの端子は全て基板表面側に配置される。
図４の縦型スイッチング素子３００は、例えばＳｉＣ基板ＭＯＳＦＥＴなどが挙げられる。縦型スイッチング素子３００の簡易的な構造は、図４に示すように、Ｎ型エピタキシャル成長層３１０、Ｐ型注入層３２０、Ｎ型注入層（ソース電極という場合もある）３２５、Ｎ型ＳｉＣ基板（ドレイン電極という場合もある）３３０、ゲート絶縁膜３４０、及びゲート電極３５０を有する。半導体基板３１０とゲート電極３５０とはゲート絶縁膜３４０で絶縁されている。また、Ｎ型注入層３２５とＰ型注入層３２０との界面はｐｎ接合が形成されている。
縦型スイッチング素子では、Ｎ型注入層３２５とＰ型注入層３２０との界面にｐｎ接合が形成されているため、ゲート電極３５０に電圧が印加されていない状態では、Ｎ型注入層３２５からＰ型注入層３２０には電流が流れない。一方、ゲート電極３５０に電圧が印加されると、ｐｎ接合のエネルギー障壁が低くなり、Ｎ型注入層３２５からＰ型注入層３２０に電流が流れる状態（スイッチング素子がＯＮ状態）となる。この状態でＮ型注入層３２５−Ｎ型ＳｉＣ基板３３０間に電圧を印加すると、その電界に従って電子が縦方向に移動することで電流が流れる。このように、縦型スイッチング素子では、ソース電極３２５及びゲート電極３５０は、それぞれ基板のＤ１の逆方向（表面方向）において、ソース端子３２１及びゲート端子３５１に接続される。また、ドレイン電極３３０は基板のＤ１方向（裏面方向）において、ドレイン端子３３１に接続される。つまり、トランジスタを駆動するための３つの端子は、基板の表裏面側にそれぞれ配置される。
上記のように、実施形態１に係る半導体装置によると、パワーデバイス１３０の裏面とリードフレーム１１０とが放熱部材１４０を介して接続されているため、パワーデバイス１３０に含まれるスイッチング素子の駆動によって発生した熱が、放熱部材１４０を介して効率よくリードフレーム１１０に伝達される。したがって、高出力のパワーデバイスにおいて、高い放熱特性が得られる。また、パワーデバイス１３０がフリップチップ法でバンプ１２８を介して回路基板１２０に接続されているため、ワイヤボンディングに比べて接続部におけるインダクタ成分を小さくすることができる。したがって、接続部に起因した電気ノイズを抑制することができる。また、リードフレーム１１０上に回路基板１２０を介してパワーデバイス１３０を搭載することで、半導体装置に必要な機能を有する部品を積層することができる。したがって、半導体装置を小型化することができる。
〈実施形態１の変形例〉
本発明の実施形態１の変形例に係る半導体装置について、図５乃至１０を参照しながら詳細に説明する。まずは、図５を用いて、実施形態１の変形例に係る半導体装置の構造について説明する。次に、図６乃至１０を用いて、実施形態１の変形例に係る半導体装置の製造方法について説明する。なお、実施形態１の変形例に係る半導体装置１００の平面図は図１と同様であるので、図１を参照して説明する。
図５は、本発明の実施形態１の変形例に係る半導体装置のＡ−Ｂ断面図である。図５は、図２に類似しているが、回路基板１２０とパワーデバイス１３０との間に第１樹脂１７０が配置され、第１樹脂１７０を覆うように第２樹脂１８０が配置されている点において、図２と相違する。第１樹脂１７０は、回路基板１２０とパワーデバイス１３０とを固定するための樹脂であり、アンダーフィル樹脂とも呼ばれる。また、第２樹脂１８０は、図２における封止樹脂１５０と同じ材料が使用される。
ここで、第１樹脂１７０の熱膨張係数は、第２樹脂１８０の熱膨張係数に比べてバンプ１２８の熱膨張係数に近くてもよい。また、第１樹脂１７０の熱伝導率は、第２樹脂１８０の熱伝導率に比べて大きくてもよい。第１樹脂１７０としては、図２の封止樹脂１５０と同じように、エポキシ樹脂、シネートエステル樹脂、アクリル樹脂、ポリイミド樹脂、シリコーン樹脂などを使用することができる。また、これらの樹脂材料に不純物を混入させて、上記のような熱膨張係数又は熱伝導率を得るように調整された樹脂材料を使用してもよい。例えば、シリカフィラーが配合されたエポキシ樹脂を使用することができる。
上記のように、実施形態１の変形例に係る半導体装置によると、バンプ１２８を介して接続された回路基板１２０とパワーデバイス１３０との間に第１樹脂１７０を配置することで、回路基板１２０とパワーデバイス１３０との接合強度をより向上させることができる。したがって、半導体装置１００の機械的強度が向上する。ここで、例えば図２に示す構造において、バンプ１２８の熱膨張係数と封止樹脂１５０の熱膨張係数との差が大きいと、熱伸縮によって発生する応力でバンプ１２８が回路基板１２０又はパワーデバイス１３０から剥離され、回路基板１２０とパワーデバイス１３０との電気的接続が切断されてしまう場合がある。
しかし、第１樹脂１７０が、第２樹脂１８０よりもバンプ１２８に近い熱膨張係数を有することで、熱伸縮によって発生する第２樹脂１８０とバンプ１２８との間の応力が緩和される。したがって、バンプ１２８が回路基板１２０又はパワーデバイス１３０から剥離されることを抑制することができる。また、第１樹脂１７０の熱伝導率が第２樹脂１８０の熱伝導率に比べて大きいことで、パワーデバイス１３０で発生した熱は、回路基板１２０を介してリードフレーム１１０に伝達されやすくなる。したがって、高出力のパワーデバイスにおいて、高い放熱特性が得られる。
次に、図５に示した半導体装置の製造方法を断面図を用いて説明する。図６は、本発明の実施形態１の変形例に係る半導体装置の製造方法において、リードフレーム上に回路基板を実装する工程を示す断面図である。まず、リードフレーム１１０上に溶融したはんだを滴下し、固化する前に回路基板１２０を装着する。このとき、回路基板１２０の外部端子とはんだが接触するようにアライメントをとって装着する。また、はんだ以外の方法として、ナノサイズの銀の粒子が分散された溶剤を塗布し、回路基板１２０を装着した後に熱処理を行うことで固化させてもよい（焼結）。
図７は、本発明の実施形態１の変形例に係る半導体装置の製造方法において、回路基板上にパワーデバイスをフリップチップ法で実装する工程を示す断面図である。図７では、パワーデバイス１３０の表面に配置された入力部（図示せず）に対応してバンプ１２８が形成され、パワーデバイス１３０がフェイスダウン、つまりパワーデバイス１３０の表面が回路基板１２０の表面と対向するように、回路基板１２０に装着される。このとき、パワーデバイス１３０は、回路基板１２０の出力部とバンプ１２８とが接触するようにアライメントをとって回路基板１２０に装着される。また、上記の方法とは異なり、回路基板１２０の表面にバンプ１２８を形成してから、回路基板１２０にパワーデバイス１３０を装着してもよい。
図８は、本発明の実施形態１の変形例に係る半導体装置の製造方法において、回路基板とパワーデバイスとの間にアンダーフィル樹脂を形成する工程を示す断面図である。図８では、バンプ１２８を介して接続された回路基板１２０とパワーデバイス１３０との間にアンダーフィル樹脂として第１樹脂１７０が形成される。第１樹脂１７０は、回路基板１２０とパワーデバイス１３０との間に間隙が形成されないように、一方向から注入されてもよい。具体的には、図７に示す回路基板１２０及びパワーデバイス１３０が搭載されたリードフレーム１１０が加熱された状態で、パワーデバイス１３０の端部付近の回路基板１２０上に第１樹脂１７０が滴下される。滴下された第１樹脂１７０は、毛細管現象によって回路基板１２０とパワーデバイス１３０との間に広がる。このとき、回路基板１２０の表面が加熱されていることで、第１樹脂１７０の粘度が低下し、よりスムーズに回路基板１２０とパワーデバイス１３０との間に第１樹脂１７０を広がらせることができる。
また、図７及び８では、バンプ１２８を介して回路基板１２０とパワーデバイス１３０とを実装し、その後に第１樹脂１７０を形成するプロセスについて例示したが、このプロセスに限定されず、回路基板１２０上に第１樹脂１７０を塗布し、その後にバンプ１２８が形成されたパワーデバイス１３０を加熱熱圧着方式により実装してもよい。また、回路基板１２０上にバンプ１２８を形成してから第１樹脂１７０を塗布し、これらに対してパワーデバイス１３０を加熱熱圧着方式により実装させてもよい。
図９は、本発明の実施形態１の変形例に係る半導体装置の製造方法において、パワーデバイスとリードフレームとを接続する金属クリップを形成する工程を示す断面図である。図９では、パワーデバイス１３０の裏面及びリードフレーム１１０上に高熱伝導接着部材１３８、１３９としてはんだを滴下し、固化する前に放熱部材１４０を装着する。
図１０は、本発明の実施形態１の変形例に係る半導体装置の製造方法において、封止樹脂を形成する工程を示す断面図である。図１０では、回路基板１２０、パワーデバイス１３０、及び放熱部材１４０が形成されたリードフレーム１１０を成型金型１８１内に設置し、成型金型１８１内に樹脂材料を流し込むことで第２樹脂１８０を形成する。図１０では、成型金型１８１を使用して第２樹脂１８０を形成したプロセスを例示したが、このプロセスに限定されず、例えば成型金型を使用せずに１回又は複数回の塗布法によって第２樹脂１８０を形成してもよい。
上記のように、実施形態１の変形例の製造方法によると、放熱部材１４０を形成する前に、回路基板１２０とパワーデバイス１３０との間に第１樹脂１７０を形成することで、放熱部材１４０の実装工程時に回路基板１２０とパワーデバイス１３０とがずれることを抑制することができる。したがって、より安定したプロセスを供給することができ、アライメントずれによる導通不良などのない信頼性が高い半導体装置を得ることができる。
〈実施形態２〉
本発明の実施形態２に係る半導体装置１００の概要について、図１１乃至１４を参照しながら詳細に説明する。まずは、図１１を用いて、実施形態２に係る半導体装置の構造について説明する。次に、図１２乃至１４を用いて、実施形態２に係る半導体装置の製造方法について説明する。なお、実施形態２に係る半導体装置１００の平面図は図１と同様であるので、図１を参照して説明する。
図１１は、本発明の実施形態２に係る半導体装置のＡ−Ｂ断面図である。図１１は、図５と類似しているが、放熱部材１４０の一部の表面１４１が第２樹脂１８０から露出されている点において、図５とは相違する。つまり、第２樹脂１８０は、放熱部材１４０の一部を露出するように、リードフレーム１１０、回路基板１２０、パワーデバイス１３０、及び放熱部材１４０を覆っている。ここで、露出された放熱部材１４０の一部の表面１４１と第２樹脂１８０の表面とは、同一面であってもよい。
上記のように、実施形態２に係る半導体装置によると、放熱部材１４０の一部が露出されていることで、パワーデバイス１３０で発生した熱は放熱部材１４０の露出した一部から外部に放出される。したがって、高出力のパワーデバイスにおいて、高い放熱特性が得られる。特に、パワーデバイスを含む半導体装置の実際の使用において、半導体装置１００のＤ１方向に冷却機構を設けることがある。そのような場合には、放熱部材１４０の露出した一部と冷却機構との距離を近づけることができるため、より高い放熱特性を得ることができる。また、半導体装置１００のＤ１方向の面に冷却機構を接触させる場合、露出された放熱部材１４０の一部の表面１４１と第２樹脂１８０の表面とが同一面であることで、冷却機構の不安定な接触（がたつき）を抑制することができ、半導体装置１００と外部装置の冷却機構との接触を安定させることができる。
次に、図１１に示した半導体装置の製造方法を断面図を用いて説明する。図１２は、本発明の実施形態２に係る半導体装置の製造方法において、封止樹脂の成型金型及びリリースフィルムを準備する工程を示す断面図である。図１２では、回路基板１２０、パワーデバイス１３０、及び放熱部材１４０が形成されたリードフレーム１１０を、開口部１８３が設けられた成型金型１８２内に設置する。また、成型金型１８２の上部には、放熱部材１４０の一部の表面１４１と接するようにリリースフィルム１８４を設置する。ここで、第２樹脂１８０が接着を抑制するように、リリースフィルム１８４の表面（第２樹脂１８０と接する面）に有機被膜をコーティングしてもよい。コーティングする有機被膜としては、テフロン(登録商標）樹脂、シリコーン樹脂、フッ素樹脂等を使用することができる。
図１３は、本発明の実施形態２に係る半導体装置の製造方法において、封止樹脂を成型金型に充填する工程を示す断面図である。図１３では、開口部１８３を介して成型金型１８２内に樹脂材料を流し込むことで、第２樹脂１８０を形成する。このとき、空気が閉じ込められて気泡等が発生しないように、成型金型１８２及びリリースフィルム１８４の一方又は両方に通気口が設けられていてもよい。通気口は開口部１８３の逆側に設けられてもよい。また、放熱部材１４０の一部の表面１４１に第２樹脂１８０が形成されないように、放熱部材１４０の一部の表面１４１がリリースフィルム１８４と接着されていてもよい。
図１４は、本発明の実施形態２に係る半導体装置の製造方法において、リリースフィルムを剥離する工程を示す断面図である。図１４では、成型金型１８２内に第２樹脂１８０を充填させた後に、リリースフィルム１８４を剥離する。リリースフィルム１８４の剥離は、第２樹脂１８０を硬化させた後でもよく、また、第２樹脂１８０を硬化させる前でもよい。ここで、リリースフィルム１８４の表面にコーティングされた有機被膜によって、リリースフィルム１８４を容易に剥離することができる。
そして、図１４において、リリースフィルム１８４を剥離後に成型金型１８２から取り出すことで、図１１に示された半導体装置１００を得ることができる。
ここで、放熱部材１４０の一部の表面１４１に第２樹脂１８０が形成されてしまう場合がある。放熱部材１４０の一部の表面１４１を確実に露出させるために、第２樹脂１８０を形成した後に、放熱部材１４０の一部の表面１４１を露出させる工程を追加してもよい。例えば、ドライエッチング、Ｏ２プラズマ処理などによって第２樹脂１８０を薄膜化してもよい。また、機械研削、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）などによって、第２樹脂１８０と放熱部材１４０との両方を削ってもよい。
上記のように、実施形態２の製造方法によると、成型金型１８２及びリリースフィルム１８４を用いて第２樹脂１８０を形成することで、容易に放熱部材１４０の一部を露出するような第２樹脂１８０を形成することができる。したがって、より簡易的なプロセスで安価に図１１に示された半導体装置１００を製造することができる。
〈実施形態３〉
本発明の実施形態３に係る半導体装置１００の概要について、図１５を参照しながら詳細に説明する。なお、実施形態３に係る半導体装置１００の平面図は図１と同様であるので、図１を参照して説明する。図１５は、本発明の実施形態３に係る半導体装置のＡ−Ｂ断面図である。図１５は、図１１と類似しているが、露出した放熱部材１４０の一部が第２樹脂１８０より突出している点において、図１１とは相違する。つまり、第２樹脂１８０は、放熱部材１４０の一部を露出するように、リードフレーム１１０、回路基板１２０、パワーデバイス１３０、及び放熱部材１４０を覆っている。ここで、放熱部材１４０の一部の表面及び側面は露出されている。
図１５において、放熱部材１４０の露出した側面の厚さは、好ましくは放熱部材１４０の厚さの１／４以上であるとよい。また、より好ましくは、放熱部材１４０の露出した側面の厚さは放熱部材１４０の厚さの１／２以上であるとよい。
また、図１５に係る半導体装置は、図１１に係る半導体装置に対して第２樹脂１８０を選択的に除去することで得られる。例えば、放熱部材１４０と第２樹脂１８０のそれぞれのエッチング速度比が大きいドライエッチングやプラズマ処理を使用することができる。
上記のように、実施形態３に係る半導体装置によると、放熱部材１４０の一部が露出されていることで、パワーデバイス１３０で発生した熱は放熱部材１４０の露出した一部から外部に放出される。また、露出される面積が広いため、より高い放熱特性が得られる。さらに、実施形態３に係る半導体装置を水冷又は空冷する際に、露出した放熱部材１４０の一部が突出していることで、突出部付近において冷却水又は空気が対流しやすくなり、より高い冷却効果が得られる。
〈実施形態３の変形例〉
本発明の実施形態３の変形例に係る半導体装置１００の概要について、図１６乃至１８を参照しながら詳細に説明する。図１６は、本発明の実施形態３の変形例１に係る半導体装置のＡ−Ｂ断面図である。図１７は、本発明の実施形態３の変形例２に係る半導体装置のＡ−Ｂ断面図である。図１８は、本発明の実施形態３の変形例３に係る半導体装置のＡ−Ｂ断面図である。図１９は、本発明の実施形態３の変形例４に係る半導体装置のＡ−Ｂ断面図である。
図１６は、露出した放熱部材１４０の一部の表面１４１が粗面（梨地ともいう）である。図１６に示した放熱部材１４０の粗面は、図１５に示す半導体装置において、露出した放熱部材１４０に対してブラスト法や、やすりなどを用いた研磨法によって形成してもよい。また、始めから表面の全部または一部が粗面の材料を使用して放熱部材１４０を形成してもよい。また、図１７は、露出した放熱部材１４０の一部の表面１４１にパターン（微細形状又はテクスチャともいう）が形成されている。このパターンは、図１５に示す半導体装置において、露出した放熱部材１４０の一部の表面をフォトリソ工程及びエッチング工程によって加工することで得られる。また、始めからパターンが形成された材料を使用して放熱部材１４０を形成してもよい。
図１６及び図１７に示す、露出した放熱部材１４０の一部の表面状態を、いずれも凹凸形状と呼んでもよい。つまり、図１６及び１７に示す半導体装置は、いずれも放熱部材１４０の一部の表面１４１が凹凸形状を有するということができる。上記のように、実施形態３の変形例１及び２によると、放熱部材１４０の一部が露出される面積が広くなるため、より高い放熱特性を得ることができる。
図１８は、放熱部材１４０の内部に空洞の流路１４５が形成されている。この流路に冷却水又は冷却ガス（空気でもよい）を流すことで、放熱部材１４０を効率よく冷却することができる。流路１４５は、始めから放熱部材１４０に形成されていてもよく、また、図１７の放熱部材１４０の上に他の放熱部材を貼り合せることで形成されてもよい。
図１９は、本発明の実施形態３に係る半導体装置を他の装置に取り付けた例である。放熱部材１４０の表面には凹凸形状の流路パターンが形成されている。図１９では、放熱部材１４０と他の装置の部品１９０とによって閉じられた領域に流路１４６が形成されている。図１９で示す実施形態の場合、露出した放熱部材１４０の一部の表面と第２樹脂１８０の表面が同一面であってもよい。
図１８及び１９に示すように、放熱部材１４０が流路を有することで、流路に冷却水や冷却ガスを流すことができ、放熱部材１４０を積極的に冷却することができる。したがって、より高い放熱特性を得ることができる。
〈実施形態４〉
本発明の実施形態４に係る半導体装置１００の概要について、図２０及び２１を参照しながら詳細に説明する。図２０は、本発明の実施形態４に係る半導体装置の概略平面図である。また、図２１は、本発明の実施形態４に係る半導体装置のＣ−Ｄ断面図である。
図２０は、図１と類似しているが、放熱部材１４０がパワーデバイス１３０を基準として異なる２方向に延びており、その異なる２方向において、第１接続点４０１及び第２接続点４０２でリードフレーム１１０に接続される点において、図１とは相違する。図２１の断面形状を見ても分かるように、パワーデバイス１３０の裏面に接続された放熱部材１４０は第１接続点４０１及び第２接続点４０２でリードフレーム１１０に接続されている。
上記のように、実施形態４に係る半導体装置によると、パワーデバイス１３０で発生した熱が放熱部材１４０を介して第１接続点４０１及び第２接続点４０２からリードフレームに伝達される。したがって、より高い放熱特性を得ることができる。
〈実施形態４の変形例１〉
本発明の実施形態４の変形例１に係る半導体装置１００の概要について、図２２を参照しながら詳細に説明する。図２２は、本発明の実施形態４の変形例１に係る半導体装置の概略平面図である。
図２２は、図２０と類似しているが、放熱部材１４０がパワーデバイス１３０を基準として異なる３方向に延びており、その異なる３方向において、第１接続点４０１、第２接続点４０２、及び第３接続点４０３でリードフレーム１１０に接続される点において、図２０とは相違する。
上記のように、実施形態４の変形例１に係る半導体装置によると、パワーデバイス１３０で発生した熱が放熱部材１４０を介して第１接続点４０１、第２接続点４０２、及び第３接続点４０３からリードフレームに伝達される。したがって、より高い放熱特性を得ることができる。
〈実施形態４の変形例２〉
本発明の実施形態４の変形例２に係る半導体装置１００の概要について、図２３を参照しながら詳細に説明する。図２３は、本発明の実施形態４の変形例２に係る半導体装置の概略平面図である。
図２３は、図２０と類似しているが、放熱部材１４０がパワーデバイス１３０、ＩＰＤ１６０、及び周辺ＩＣ１６５を覆うように形成されている点において、図２０とは相違する。図２３においては、放熱部材１４０がパワーデバイス１３０、ＩＰＤ１６０、及び周辺ＩＣ１６５の全ての領域を覆う構造を例示したが、この構造に限定されず、少なくとも電磁波の影響で特製が変動する素子の一部を覆う構造であればよい。
上記のように、実施形態４の変形例２に係る半導体装置によると、パワーデバイス１３０で発生した熱が放熱部材１４０を介して第１接続点４０１及び第２接続点４０２からリードフレームに伝達される。したがって、より高い放熱特性を得ることができる。さらに、放熱部材１４０がパワーデバイス１３０、ＩＰＤ１６０、及び周辺ＩＣ１６５を覆うため、外部からの電磁波の影響がこれらの回路の特性を変動させることを抑制することができる。したがって、環境に左右されない安定した特性を得ることができる。
〈実施形態５〉
本発明の実施形態５に係る半導体装置１００の概要について、図２４及び２５を参照しながら詳細に説明する。図２４は、本発明の実施形態５に係る半導体装置の概略平面図である。また、図２５は、本発明の実施形態５に係る半導体装置のＥ−Ｆ断面図である。
図２４は、図１と類似しているが、放熱部材１４０がパワーデバイス１３０上だけに存在し、リードフレーム１１０と接続されていない点において、図１とは相違する。図２４及び２５では、放熱部材１４０はパワーデバイス１３０全体を覆うように配置された構造を例示したが、この構造に限定されず、パワーデバイスの一部だけを覆う構造であってもよい。つまり、図２４において、放熱部材１４０がパワーデバイスを覆わない領域が存在してもよい。また、図２３のように、ＩＰＤ１６０及び周辺ＩＣ１６５を覆うように放熱部材１４０が配置されていてもよい。
上記のように、実施形態５に係る半導体装置によると、より少ない放熱部材で高い放熱特性を得ることができる。したがって、放熱部材の材料消費量を低減することができるため、コスト低減の効果が得られる。
なお、本発明は上記実施の形態に限られたものではなく、要旨を逸脱しない範囲で適宜変更することが可能である。
１００：半導体装置
１１０：リードフレーム
１１２：外部ソース端子
１１４：外部ドレイン端子
１１６：外部ゲート端子
１１８：導電性接着部材
１２０：回路基板
１２２：ドレイン端子用パッド
１２４：ゲート端子用パッド
１２８：バンプ
１３０：パワーデバイス
１３８、１３９：高熱伝導接着部材
１４０：放熱部材
１４１：放熱部材１４０の一部の表面
１４５、１４６：流路
１５０：封止樹脂
１７０：第１樹脂
１８０：第２樹脂
１８１、１８２：成型金型
１８３：開口部
１８４：リリースフィルム
１９０：他の装置の部品
２００：横型スイッチング素子
２１０：半導体基板
２２０：ソース電極
２２１：ソース端子
２３０：ドレイン電極
２３１、３３１：ドレイン端子
２４０、３４０：ゲート絶縁膜
２５０、３５０：ゲート電極
２５１、３５１：ゲート端子
３００：縦型スイッチング素子
３１０：半導体基板、Ｎ型エピタキシャル成長層
３２０：Ｐ型注入層
３２１：ソース端子
３２５：Ｎ型注入層、ソース電極
３３０：Ｎ型ＳｉＣ基板、ドレイン電極
４０１：第１接続点
４０２：第２接続点
４０３：第３接続点

Claims (16)

  1. リードフレームと、
    前記リードフレーム上に配置された回路基板と、
    スイッチング素子を有し、前記回路基板にバンプを介して実装されたパワーデバイスと、
    前記パワーデバイスに接続された放熱部材と、
    を有し、
    前記放熱部材は、前記リードフレームに接続され、
    前記リードフレームの前記回路基板が配置された側とは反対側は外部に露出されており、
    前記パワーデバイス及び前記放熱部材は、前記パワーデバイスと前記放熱部材との間で電気的に接続され、
    前記放熱部材及び前記リードフレームは、前記放熱部材と前記リードフレームとの間で電気的に接続されていることを特徴とする半導体装置。
  2. 前記リードフレーム及び前記回路基板は、前記リードフレームと前記回路基板との間で電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記パワーデバイスのソース端子は、前記リードフレームを介して、外部機器に接続される外部ソース端子に接続され、
    前記パワーデバイスのドレイン端子及びゲート端子の各々は、前記回路基板に設けられた配線を介して、外部機器に接続される外部ドレイン端子及び外部ゲート端子に接続されることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記回路基板は、多層配線基板であることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置。
  5. 前記回路基板は、容量素子、抵抗素子、インダクタ素子、ダイオード素子、及びスイッチング素子を有することを特徴とする請求項１乃至４のいずれか一に記載の半導体装置。
  6. 前記回路基板は、入力された入力信号に対して、前記入力信号とは異なる出力信号を出力する回路を有することを特徴とする請求項１乃至５のいずれか一に記載の半導体装置。
  7. 前記リードフレーム、前記回路基板、前記パワーデバイス、及び前記放熱部材を覆う封止樹脂をさらに有することを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
  8. 前記放熱部材の一部を露出するように、前記リードフレーム、前記回路基板、前記パワーデバイス、及び前記放熱部材を覆う封止樹脂をさらに有し、
    前記放熱部材の前記一部の露出された表面と前記封止樹脂の表面とは、同一面であることを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
  9. 前記放熱部材の一部を露出するように、前記リードフレーム、前記回路基板、前記パワーデバイス、及び前記放熱部材を覆う封止樹脂をさらに有し、
    前記放熱部材の前記一部の表面及び側面は、露出されていることを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
  10. 前記放熱部材の前記一部の表面は、凹凸形状を有することを特徴とする請求項８又は９に記載の半導体装置。
  11. 前記放熱部材の前記一部に、流路が設けられていることを特徴とする請求項８又は９に記載の半導体装置。
  12. 前記封止樹脂は、第１樹脂と第２樹脂とを含み、
    前記第１樹脂は、前記回路基板と前記パワーデバイスとの間に配置され、
    前記第２樹脂は、前記第１樹脂を覆うように配置されることを特徴とする請求項７乃至１１のいずれか一に記載の半導体装置。
  13. 前記第１樹脂の熱膨張係数は、前記第２樹脂の熱膨張係数に比べて前記バンプの熱膨張係数に近いことを特徴とする請求項１２に記載の半導体装置。
  14. 前記第１樹脂の熱伝導率は、前記第２樹脂の熱伝導率に比べて大きいことを特徴とする請求項１２又は１３に記載の半導体装置。
  15. 前記放熱部材は、前記パワーデバイスを基準として異なる方向に延びており、前記異なる方向において前記リードフレームに接続されることを特徴とする請求項１乃至１４のいずれか一に記載の半導体装置。
  16. 前記放熱部材は、少なくとも前記回路基板の各々の回路を覆うことを特徴とする請求項１乃至１５のいずれか一に記載の半導体装置。
JP2014035891A 2014-02-26 2014-02-26 半導体装置 Active JP6386746B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014035891A JP6386746B2 (ja) 2014-02-26 2014-02-26 半導体装置
US14/620,854 US20150243576A1 (en) 2014-02-26 2015-02-12 Semiconductor device
US15/640,071 US10236231B2 (en) 2014-02-26 2017-06-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014035891A JP6386746B2 (ja) 2014-02-26 2014-02-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2015162516A JP2015162516A (ja) 2015-09-07
JP6386746B2 true JP6386746B2 (ja) 2018-09-05

Family

ID=53882939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014035891A Active JP6386746B2 (ja) 2014-02-26 2014-02-26 半導体装置

Country Status (2)

Country Link
US (2) US20150243576A1 (ja)
JP (1) JP6386746B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6497286B2 (ja) * 2015-09-18 2019-04-10 株式会社デンソー 半導体モジュール
JP6862087B2 (ja) 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
US10182514B2 (en) 2016-06-27 2019-01-15 International Business Machines Corporation Thermal interface material structures
US10660208B2 (en) * 2016-07-13 2020-05-19 General Electric Company Embedded dry film battery module and method of manufacturing thereof
JP6980179B2 (ja) * 2016-09-20 2021-12-15 株式会社Flosfia 半導体装置
US11367669B2 (en) 2016-11-21 2022-06-21 Rohm Co., Ltd. Power module and fabrication method of the same, graphite plate, and power supply equipment
JP7025181B2 (ja) * 2016-11-21 2022-02-24 ローム株式会社 パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置
CN106876342A (zh) * 2016-12-19 2017-06-20 杰群电子科技（东莞）有限公司 一种双面散热半导体元件的制造方法
JP7150461B2 (ja) 2018-04-24 2022-10-11 ローム株式会社 半導体装置
US20190357386A1 (en) * 2018-05-16 2019-11-21 GM Global Technology Operations LLC Vascular polymeric assembly
KR102390531B1 (ko) * 2018-07-12 2022-04-25 미쓰비시덴키 가부시키가이샤 반도체 장치
JP7271337B2 (ja) * 2019-06-27 2023-05-11 新光電気工業株式会社 電子部品装置及び電子部品装置の製造方法
TWI698969B (zh) * 2019-08-14 2020-07-11 朋程科技股份有限公司 功率元件封裝結構
KR102172689B1 (ko) * 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법
US11652078B2 (en) * 2021-04-20 2023-05-16 Infineon Technologies Ag High voltage semiconductor package with pin fit leads

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60178655A (ja) * 1984-02-24 1985-09-12 Sumitomo Electric Ind Ltd リ−ドフレ−ム
JPS63114152A (ja) * 1986-10-30 1988-05-19 Nec Corp 混成集積回路
US5390082A (en) * 1992-07-06 1995-02-14 International Business Machines, Corp. Chip carrier with protective coating for circuitized surface
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5646485A (en) * 1995-12-14 1997-07-08 General Motors Corporation Motor vehicle daytime running light system having buck switch mode converter
US6409859B1 (en) * 1998-06-30 2002-06-25 Amerasia International Technology, Inc. Method of making a laminated adhesive lid, as for an Electronic device
JP3732051B2 (ja) * 1999-08-30 2006-01-05 株式会社日立製作所 自動車用制御コントロールユニット
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2002190556A (ja) * 2000-12-21 2002-07-05 Hitachi Ltd 自動車用制御コントロールユニットおよびその製法
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
US6734536B2 (en) 2001-01-12 2004-05-11 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
JP2002222890A (ja) * 2001-01-25 2002-08-09 Rohm Co Ltd 半導体装置およびその製造方法
US6800899B2 (en) * 2001-08-30 2004-10-05 Micron Technology, Inc. Vertical transistors, electrical devices containing a vertical transistor, and computer systems containing a vertical transistor
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
JP4018936B2 (ja) * 2002-06-07 2007-12-05 太陽誘電株式会社 回路モジュールの製造方法
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
DE60326587D1 (de) * 2003-10-13 2009-04-23 Infineon Technologies Ag Halbleitergehäuse mit Wärmeverteiler
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
KR100604848B1 (ko) * 2004-04-30 2006-07-31 삼성전자주식회사 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법
US7520350B2 (en) 2004-11-22 2009-04-21 Robert Hotto System and method for extracting propulsion energy from motor vehicle exhaust
JP2006156479A (ja) 2004-11-25 2006-06-15 Toyota Motor Corp パワー半導体装置
DE102006000724A1 (de) * 2006-01-03 2007-07-12 Infineon Technologies Ag Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
US7583502B2 (en) * 2006-06-13 2009-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for increasing heat dissipation of high performance integrated circuits (IC)
JP2008171963A (ja) * 2007-01-11 2008-07-24 Hitachi Ltd 半導体チップ冷却構造
JP5108457B2 (ja) * 2007-11-02 2012-12-26 アスモ株式会社 樹脂封止型電子部品装置
JP5030228B2 (ja) * 2007-11-30 2012-09-19 矢崎総業株式会社 電気接続箱
JP5415823B2 (ja) * 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
US9184117B2 (en) * 2010-06-18 2015-11-10 Alpha And Omega Semiconductor Incorporated Stacked dual-chip packaging structure and preparation method thereof
JPWO2012011210A1 (ja) * 2010-07-22 2013-09-09 パナソニック株式会社 半導体装置及びその製造方法
JP5779931B2 (ja) * 2011-03-24 2015-09-16 富士通株式会社 半導体装置の製造方法
WO2014094115A1 (en) * 2012-12-21 2014-06-26 Gan Systems Inc. Devices and systems comprising drivers for power conversion circuits
US9484280B2 (en) * 2014-01-11 2016-11-01 Infineon Technologies Austria Ag Semiconductor device and method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US20170301599A1 (en) 2017-10-19
US10236231B2 (en) 2019-03-19
JP2015162516A (ja) 2015-09-07
US20150243576A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
JP6386746B2 (ja) 半導体装置
JP7213469B2 (ja) 半導体装置及びその製造方法
JP4594237B2 (ja) 半導体装置
US20150008570A1 (en) Semiconductor device
CN108735689B (zh) 具有空间限制的导热安装体的芯片模块
US10361174B2 (en) Electronic device
TWI638461B (zh) 半導體裝置及電力變換裝置
US9536803B2 (en) Integrated power module with improved isolation and thermal conductivity
JP2018085452A (ja) 半導体装置及びその製造方法
US9385107B2 (en) Multichip device including a substrate
JP2012175070A (ja) 半導体パッケージ
KR102418458B1 (ko) 전력반도체 모듈
JP2016018866A (ja) パワーモジュール
EP3224861A1 (en) Patterned conductive epoxy heat-sink attachment in a monolithic microwave integrated circuit (mmic)
JP5085972B2 (ja) 絶縁シートおよび半導体装置
US20230326913A1 (en) Package for power semiconductor devices
JP5369163B2 (ja) 絶縁シートおよび半導体装置
JP2011040534A (ja) 電子装置および電子装置の製造方法
JP2004221381A (ja) 半導体装置
US20160021780A1 (en) Carrier, Semiconductor Module and Fabrication Method Thereof
JP2020129605A (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
US20170365556A1 (en) Electronic circuit apparatus
CN112234032B (zh) 半导体封装体、半导体组件和制作半导体封装体的方法
WO2021181468A1 (ja) 半導体モジュール
JP2013128065A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180810

R150 Certificate of patent or registration of utility model

Ref document number: 6386746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250