JP2016018866A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2016018866A
JP2016018866A JP2014140138A JP2014140138A JP2016018866A JP 2016018866 A JP2016018866 A JP 2016018866A JP 2014140138 A JP2014140138 A JP 2014140138A JP 2014140138 A JP2014140138 A JP 2014140138A JP 2016018866 A JP2016018866 A JP 2016018866A
Authority
JP
Japan
Prior art keywords
power semiconductor
power module
semiconductor element
lead frame
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014140138A
Other languages
English (en)
Inventor
藤野　純司
Junji Fujino
純司 藤野
晋助 浅田
Shinsuke Asada
晋助 浅田
祐介 石山
Yusuke Ishiyama
祐介 石山
吉松　直樹
Naoki Yoshimatsu
直樹 吉松
井本　裕児
Yuji Imoto
裕児 井本
三紀夫 石原
Mikio Ishihara
三紀夫 石原
雅芳 新飼
Masayoshi Aragai
雅芳 新飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014140138A priority Critical patent/JP2016018866A/ja
Publication of JP2016018866A publication Critical patent/JP2016018866A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】パワー半導体素子の薄型化に伴う熱応力を低減し、長期信頼性に優れたパワーモジュールを提供することを目的とする。
【解決手段】絶縁基板１１上に配置されたパワー半導体素子２１、２１と、パワー半導体素子２１、２２の表面電極に接続されるエンボス部６１３、６１４が、電極部６１０より薄い板厚で、表面電極側に突出して形成された第１のリードフレーム６１とを備えることで、エンボス部６１３、６１４の剛性を低減でき、はんだ接合部３０、３１の熱応力を抑制する。
【選択図】図２

Description

この発明は、発電及び送電から効率的なエネルギーの利用及び再生まであらゆる場面で利用されるパワーモジュールに関する。
パワーモジュールは、高電圧・大電流での利用に好適であり、産業機器から家電や情報端末まであらゆる製品に普及しつつある。近年、家電に搭載されるモジュールについては、小型軽量化とともに多品種に対応できる高い生産性と高い信頼性が求められる。また、動作温度が高く、効率に優れている点で、今後の主流となる可能性の高いＳｉＣ半導体に適用できるパッケージ形態であることも同時に求められている。
パワーモジュールは、高電圧・大電流を扱うために発熱が大きく、効率的に排熱する目的で熱伝導率に優れたセラミック基板を絶縁基板として用いる場合が多い。さらにパワー半導体素子の高密度化に伴い、高い電流密度の回路を形成するために、銅電極板をパワー半導体素子に直接はんだ付けする手法が用いられつつある。
パワー半導体素子は、特性改善のために薄型化がトレンドとなっているが、薄くなることで反りが大きくなり、パワー半導体素子に下に凸の変形が生じる場合には、電極板とパワー半導体素子のガードリング部との絶縁距離の確保が困難となる。
そこで、パワー半導体素子と接合する銅電極板部分に半抜き加工によるハーフカット部を形成し、ハーフカット部の凸部側とパワー半導体素子の電極とを接合させることで、電極板とパワー半導体素子の間隔を十分に確保する方法が提案されている（例えば、特許文献１参照）。
特開２０１２−７４５４３号公報（段落００１８、図９）
しかし、ハーフカット部の突出量が小さい場合には、接合部のはんだが厚くなるために電気伝導や熱伝導が低下するという問題があった。また、ハーフカット部の突出量が大きい場合には、はんだが薄くなることで、熱膨張係数差の大きな電極板とパワー半導体素子の間のはんだ付け部に発生する熱応力が大きくなり、パワー半導体素子へのダメージや特性変化が発生するという問題があった。
この発明は、上記のような課題を解決するためになされたものであり、パワー半導体素子の薄型化に伴う熱応力を低減し、長期信頼性に優れたパワーモジュールを提供することを目的とする。
この発明のパワーモジュールは、基板上に配置されたパワー半導体素子と、パワー半導体素子の表面電極に接続される接続部が、電極部より薄い板厚で、表面電極側に突出して形成された電極板とを備えたものである。
この発明によれば、パワー半導体素子の表面電極に接続される電極板の接続部を、電極部より薄い板厚で、表面電極側に突出して形成することで、パワー半導体素子と接合する部分の剛性を低減でき、パワー半導体素子との熱膨張係数の差に伴う熱応力を抑制することが可能となり、信頼性の向上を図ることができる。
この発明の実施の形態１によるパワーモジュールの構成を示す上面図である。 この発明の実施の形態１によるパワーモジュールの構成を示す断面図である。 この発明の実施の形態１によるパワーモジュールの製造工程を示す断面図である。 この発明の実施の形態１によるパワーモジュールの他の構成を示す断面図である。 この発明の実施の形態２によるパワーモジュールの構成を示す拡大断面図である。 この発明の実施の形態３によるパワーモジュールの構成を示す拡大断面図である。
実施の形態１．
図１は、この発明の実施の形態１によるパワーモジュール１００の要部を示す上面図であり、図２は、図１のＡ−Ａ′線での矢視断面図である。図１および図２に示すように、パワーモジュール１００は、絶縁基板１１と、絶縁基板１１に配置されるパワー半導体素子２１、２２と、パワー半導体素子２１、２２の電極に電気的に接続される主端子としての第１のリードフレーム６１と、パワー半導体素子２２とワイヤ４を介して電気的に接続する信号端子としての第２のリードフレーム６２と、これらパワー半導体素子２１、２２とその接続する部分の周辺を覆う封止樹脂部７とから構成される。
絶縁基板１１には、セラミック基板である窒化アルミニウム（ＡｌＮ）基板（例えば、外形寸法４０ｍｍ×２５ｍｍ×厚さ０．６ｍｍ）が用いられる。絶縁基板１１の裏面には、裏面電極としてＣｕ製の導体層１２（例えば、パターン厚さ０．４ｍｍ）が設けられている。絶縁基板１１の表面には、Ｃｕ製の導体層１３（例えば、パターン厚さ０．４ｍｍ）が設けられており、導体層１３上にはパワー半導体素子２１、２２が配置されている。
なお、絶縁基板１１は、絶縁性が得られ、Ｃｕのようにはんだが濡れる導体層が形成できるのであればＡｌＮ基板に限るものではなく、セラミック基板としては、例えば、アルミナ（Ａｌ２Ｏ３）や炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、などの絶縁基板基材を用いてもよい。セラミック基板以外では、ガラスエポキシ基板や、金属ベース基板でもよい。
また、導体層１２は、はんだが濡れるものであればよく、Ｃｕに限らず最表面がＳｎ、Ａｕ、Ａｇなどの金属となっていればよい。また、パワー半導体素子２１、２２の表面電極および裏面電極は、はんだが濡れる金属であればよく、最表面がＳｎ、Ａｕ、Ａｇなどとなっていればよい。
パワー半導体素子２１、２２としては、それぞれダイオード（例えば、外形寸法１５ｍｍ×１５ｍｍ×厚さ０．３ｍｍ）、Ｓｉ製のＩＧＢＴ（Insulated Gate Bipolar Transistor、例えば、外形寸法１５ｍｍ×１５ｍｍ×厚さ０．３ｍｍ）を用い、導体層１３上に、はんだダイボンド（図示せず）により接着固定される。他に、ＩＣ（Integrated Circuit）や、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のようなパワー半導体を用いることもできる。
また、ここではダイオードとＩＧＢＴが１対の１ｉｎ１でのモジュール構成であるが、２対の２ｉｎ１や、６対の６ｉｎ１であってもよい。
第１のリードフレーム６１は、Ｃｕ製の電極板（例えば、電極部６１０の厚さ０．６ｍｍ）からなり、パワー半導体素子２１およびパワー半導体素子２２と接続する部分にはそれぞれ、接続部として、プレス加工等で形成されたエンボス部（くぼみ部）６１３、６１４（例えば、外形寸法８ｍｍ×８ｍｍ×深さ１ｍｍ、厚さ０．３ｍｍ）が、パワー半導体素子２１、２２側に突出するように形成されている。
第１のリードフレーム６１のエンボス部６１３、６１４は、電極部６１０よりも板厚が薄く構成されており、パワー半導体素子２１、２２の表面に設けられた主回路電極２１１、２２１とそれぞれ、はんだ接合部３０、３１で接着固定され、各ソース電極と電気的に接続されている。第１のリードフレーム６１の端部の一方は、ネジ止め端子部６１１が設けられており、主端子（例えば、幅１０ｍｍ、厚さ０．６ｍｍ）としてケース５１に固定されている。
なお、パワー半導体素子２１、２２と絶縁基板１１の接続や、第１のリードフレーム６１とパワー半導体素子２１、２２の接続にはんだを用いたが、Ａｇフィラーをエポキシ樹脂に分散させた導電性接着剤や、ナノ粒子を低温焼成させるＡｇナノパウダやＣｕナノパウダなどを用いてもよい。
第２のリードフレーム６２は、Ｃｕ製の電極板からなり、パワー半導体素子２２、つまりＩＧＢＴの表面に設けられた制御電極２２２と、Ａｌ製のワイヤ４（φ０．１５ｍｍ）を介してワイヤボンディングされ、ゲート電極や温度センサー電極等と電気的に接続されている。第２のリードフレーム６２は、信号端子としてケース５１に固定されている。
なお、ここではワイヤボンディングにＡｌ製のワイヤを用いたが、Ｃｕ製ワイヤやＡｌ被覆Ｃｕワイヤ、またはＡｕワイヤを用いてもよい。また、リボンボンドを用いたり、金属板を超音波接合するバスバーなどを用いてもよい。
ケース５１（例えば、外形寸法４８ｍｍ×２８ｍｍ×高さ１２ｍｍ）は、ＰＰＳ（Poly Phenylene Sulfide）樹脂製で、枠状に形成されている。ケース５１の底部には、絶縁基板１１が、導体層１２を外部に露出するように接着材８（シリコーン製）を用いて接着固定されている。
ケース５１には、ネジ止め端子部６１１とともに、もう一つの主端子としてネジ止め端子部６１２が固定されている。ネジ止め端子部６１２は、接続部６１２ａが絶縁基板１１の導体層１３に直接はんだ付けされ、パワー半導体素子２１、２２の各ドレイン電極と電気的に接続されている。
なお、ケース５１の材料として、ＰＰＳ樹脂を用いたが、ＬＣＰ（Liquid Crystal Polymer、液晶ポリマー）樹脂を用いてもよい。
封止樹脂部７は、ポッティング樹脂により形成され、絶縁基板１１の表面、導体層１３、パワー半導体素子２１、２２、第１のリードフレーム６１、第２のリードフレーム６２、ワイヤ４、および、はんだ接合部３０、３１を覆って絶縁封止する。
なお、封止樹脂部７を形成する封止樹脂は、絶縁性が確保され、流し込んで常温硬化させる種類のものであれば、ポッティング樹脂に限らない。例えば、液状ゲル等を用いてもよい。
次に、この発明の実施の形態１によるパワーモジュール１００の製造方法について、図３に基づき説明する。図３は、この発明の実施の形態１によるパワーモジュール１００の製造工程を示す断面図である。
まず、図３（ａ）に示すように、両面に導体層１２、１３が形成された絶縁基板１１の表面の導体層１３上に、ダイオードであるパワー半導体素子２１と、ＩＧＢＴであるパワー半導体素子２２を、はんだダイボンド（図示せず）を用いて接着固定し、パワー半導体素子２１、２２の各ドレイン電極と電気的に接続する。
続いて、図３（ｂ）に示すように、絶縁基板１１を枠状のケース５１の底部に、導体層１２を外部に露出するように、接着材８（シリコーン製）を用いて接着固定する。接着材８は、絶縁基板１１とケース５１の隙間を埋めることで、後工程（図３（ｄ））でケース５１内に充填するポッティング樹脂の漏れを防止することもできる。
ケース５１には、予めインサート成型により、第１のリードフレーム６１がその端部のネジ止め端子部６１１をケース５１の上部に固定して、ケース枠内の上部に配置されている。絶縁基板１１をケース５１の底部に固定することで、パワー半導体素子２１、２２の各表面の主回路電極２１１、２２１は、それぞれ第１のリードフレーム６１のエンボス部６１３、６１４の突出側と対応する位置に配置される。このとき、電極部６１０は、絶縁基板１１の表面から２ｍｍ程度浮いた状態になる。
また、ケース５１の上部には、予めインサート成型により、ネジ止め端子部６１１とともに、もう一つの主端子としてのネジ止め端子部６１２が固定されている。さらに、ケース５１の上部には、予めインサート成型により、第２のリードフレーム６２が固定されている。絶縁基板１１をケース５１の底部に固定することで、パワー半導体素子２２の表面の制御電極２２２と対応する位置に、第２のリードフレーム６２が配置される。
次いで、図３（ｃ）に示すように、第１のリードフレーム６１のエンボス部６１３、６１４は、それぞれパワー半導体素子２１、２２の各主回路電極２１１、２２１と、はんだを用いて接着固定され、はんだ接合部３０、３１が形成される。これにより、第１のリードフレーム６１のネジ止め端子部６１１は、パワー半導体素子２１、２２の各ソース電極と電気的に接続される。
ネジ止め端子部６１２は、接続部６１２ａが絶縁基板１１の導体層１３に直接はんだ付けされ、パワー半導体素子２１、２２の各ドレイン電極と電気的に接続される。このように、パワー半導体素子２１、２２の各ソース電極および各ドレイン電極等の大電流が流れる電極は、主端子であるネジ止め端子部６１１、６１２に接続される。
第２のリードフレーム６２は、パワー半導体素子２２の表面の制御電極２２２と、Ａｌ製のワイヤ４を介してワイヤボンディングを行う。これにより、第２のリードフレーム６２は、信号端子として、ＩＧＢＴであるパワー半導体素子２２のゲート電極や温度センサー電極等と、電気的に接続される。
最後に、図３（ｄ）に示すように、ダイレクトポッティング封止樹脂を60℃に加熱した状態で流し込み、真空脱泡して加熱（１００℃、１．５時間→１４０℃、１．５時間）して硬化させて封止樹脂部７を形成し、パワーモジュール１００が完成する。
なお、封止樹脂部の形成においては、ポッティング樹脂を用いて封止樹脂部７を形成したが、これに限るものではない。図４に示すように、モールド樹脂を用いたトランスファーモールドでの封止により、封止樹脂部７４を形成してもよい。
パワーモジュール１００は、大電流が流れるため発熱が大きく、効率的に排熱する目的で熱伝導率に優れたＡｌＮ製のセラミック基板を絶縁基板１１として用いる。さらにパワー半導体素子２１、２２に対して、Ｃｕ製の第１のリードフレーム６１を直接はんだ付けする構成となっている。
Ｃｕ製の第１のリードフレーム６１の熱膨張係数が１６ｐｐｍ／Ｋであるのに対して、接合するパワー半導体素子２１、２２の熱膨張係数は３〜３．５ｐｐｍ／Ｋであり、パワー半導体素子２１、２２を搭載するＡｌＮ製の絶縁基板１１は両面の導体層１２、１３を含めて熱膨張係数は全体で約１０ｐｐｍ／Ｋとなっている。
特に、接合するＣｕ製の第１のリードフレーム６１とパワー半導体素子２１、２２の熱膨張係数の差は大きいが、この発明に係る実施の形態１における第１のリードフレーム６１のエンボス部６１３、６１４（厚さ０．３ｍｍ）は、電極部６１０（厚さ０．６ｍｍ）よりも板厚が薄く構成されており、パワー半導体素子２１、２２との熱膨張係数の差に伴うはんだ接合部３０、３１の熱応力を抑制することができる。
以上のように、この発明の実施の形態１におけるパワーモジュール１００では、絶縁基板１１上に配置された、主回路電極２１１、２２１を設けたパワー半導体素子２１、２２と、パワー半導体素子２１、２２の主回路電極２１１、２２１とはんだ接合部３０、３１により接合する第１のリードフレーム６１とにおいて、主回路電極２１１、２２１に対応する第１のリードフレーム６１の部分にエンボス部６１３、６１４を形成し、主回路電極２１１、２２１とそれぞれ対応するエンボス部６１３、６１４の突出側を接合する構成とし、第１のリードフレーム６１のエンボス部６１３、６１４の厚さを、第１のリードフレーム６１の電極部６１０の厚さよりも薄くしたことで、パワー半導体素子と接続する部分である第１のリードフレームのエンボス部の剛性を低減でき、パワー半導体素子との熱膨張係数の差に伴うはんだ接合部の熱応力を抑制することが可能となり、信頼性の向上を図ることができる。
実施の形態２．
実施の形態１では、第１のリードフレーム６１の電極部６１０よりも板厚が薄いエンボス部６１３、６１４をパワー半導体素子２１、２２の主回路電極２１１、２２１と接合する構成としたが、実施の形態２では、さらに第１のリードフレームのエンボス部に開口部を形成した場合について説明する。
図５は、この発明の実施の形態２によるパワーモジュール２００の要部の構成を示す拡大断面図である。図５に示すように、実施の形態２では、第１のリードフレーム６１のエンボス部６１３は、中央部に円形の開口部６１３ａ（例えば、φ２ｍｍ）が形成されている。開口部６１３ａが形成されたエンボス部６１３は、絶縁基板１１の表面の導体層１３上にはんだダイボンド３２により接着固定されているパワー半導体素子２１（ダイオード）の主回路電極２１１と、はんだ接合部３０により接合されている。
同様に、図示しないが、第１のリードフレーム６１のエンボス部６１４は、中央部に円形の開口部６１４ａ（例えば、φ２ｍｍ）が形成されている。開口部６１４ａが形成されたエンボス部６１４は、絶縁基板１１の表面の導体層１３上にはんだダイボンド３３により接着固定されているパワー半導体素子２２（ＩＧＢＴ）の主回路電極２２１と、はんだ接合部３１により接合されている。
このように、第１のリードフレーム６１のエンボス部６１３、６１４の厚さを薄くするとともに、それぞれに開口部６１３ａ、６１４ａを形成することで、パワー半導体素子２１、２２と接合する部分であるエンボス部６１３、６１４の剛性をさらに低減することができる。
パワーモジュール２００のその他の構成については、実施の形態１のパワーモジュール１００と同様であり、その説明を省略する。
以上のように、この発明の実施の形態２におけるパワーモジュール２００では、第１のリードフレーム６１のエンボス部６１３、６１４の厚さを、第１のリードフレーム６１の電極部６１０の厚さよりも薄くするとともに、エンボス部６１３、６１４にそれぞれ開口部６１３ａ、６１４ａを形成したことで、パワー半導体素子と接合する部分である第１のリードフレームのエンボス部の剛性をさらに低減でき、パワー半導体素子との熱膨張係数の差に伴うはんだ接合部の熱応力を抑制することが可能となり、信頼性の向上を図ることができるだけでなく、パワー半導体素子へのダメージを低減できる。
なお、実施の形態２においては、第１のリードフレーム６１のエンボス部６１３、６１４に、円形の開口部６１３ａ、６１４ａを形成した場合について説明したが、これに限るものではない。例えば、エンボス部６１３、６１４の中央部に、開口部として十字型にスリット（例えば、スリット幅１ｍｍ）を形成した場合も、同様の効果を得ることができる。
実施の形態３
実施の形態２では、第１のリードフレーム６１のエンボス部６１３、６１４の厚さを、第１のリードフレーム６１の電極部６１０の厚さよりも薄くするとともに、さらに第１のリードフレームのエンボス部６１３、６１４に開口部６１３ａ、６１４ａを形成する構成としたが、実施の形態３では、エンボス部の接続する部分に、パワー半導体素子の反りに合わせた曲面を形成する場合について説明する。
図６は、この発明の実施の形態３によるパワーモジュール３００の要部の構成を示す拡大断面図である。図６に示すように、パワー半導体素子２１は、絶縁基板１１に、はんだダイボンド３３により接着固定された状態では反りを生じている（図６では、反りが下に凸の場合を示す）。
実施の形態３では、第１のリードフレーム６１のエンボス部６１５は、板厚が薄く形成されているだけではなく、パワー半導体素子２１と接続するエンボス部６１５の突出側の接続面６１５ａに、反りを生じているパワー半導体素子２１の反り面２１ａに合わせた曲面がプレス加工等で形成されている。
曲面が形成されたエンボス部６１３の接続面６１５ａは、反りを生じているパワー半導体素子２１の反り面２１ａと対応させた状態で、反り面２１ａに形成されている主回路電極２１１（図示せず）と、はんだを用いて接着固定され、はんだ接合部３０が形成される。
同様に、図示しないが、第１のリードフレーム６１のエンボス部６１６は、板厚が薄く形成されているだけではなく、パワー半導体素子２２と接続するエンボス部６１６の突出側の接続面６１６ａに、反りを生じているパワー半導体素子２２の反り面２２ａに合わせた曲面がプレス加工等で形成されている。
曲面が形成されたエンボス部６１６の接続面６１６ａは、反りを生じているパワー半導体素子２２の反り面２２ａと対応させた状態で、反り面２２ａに形成されている主回路電極２２１と、はんだを用いて接着固定され、はんだ接合部３１が形成される。
このように、第１のリードフレーム６１のエンボス部６１５、６１６の厚さを薄くするとともに、エンボス部６１５、６１６にそれぞれにパワー半導体素子２１、２２の反り面２１ａ、２２ａに合わせた曲面を形成し、曲面が形成されたエンボス部６１５、６１６の接続面６１５ａ、６１６ａとパワー半導体素子２２の反り面２２ａとを対応させた状態で、はんだを用いて接合したことで、パワー半導体素子と接続する部分である第１のリードフレームのエンボス部の剛性を低減でき、パワー半導体素子との熱膨張係数の差に伴うはんだ接合部の熱応力を抑制することが可能となり、信頼性の向上を図ることができるだけでなく、はんだ接合部の厚さを均一に薄くでき、熱抵抗や電気抵抗を低減できる。
なお、実施の形態３においても、実施の形態２と同様に、第１のリードフレーム６１のエンボス部６１５、６１６に、それぞれ開口部６１５ｂ、６１６ｂを形成することで、パワー半導体素子と接続する部分である第１のリードフレームのエンボス部の剛性をさらに低減でき、パワー半導体素子との熱膨張係数の差に伴うはんだ接合部の熱応力を抑制することが可能となり、信頼性の向上を図ることができるだけでなく、パワー半導体素子へのダメージを低減できる。
また、上述した実施の形態１から３におけるパワーモジュールを構成するパワー半導体素子２１、２２としては、珪素（Ｓｉ）によって形成されたものには限定されず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどが挙げられる。
このようなワイドバンドギャップ半導体によって形成されたパワー半導体素子は、耐電圧性が高く、許容電流密度も高い。また、耐熱性も高いため、放熱部材の冷却フィンの小型化や、空冷化が可能であるので、パワーモジュールの一層の小型化が可能になる。
パワーモジュールの小型化が進むと、放熱性を確保し、熱応力に対する長期信頼性への要求がさらに高度になる。このような要求に対しても、本発明のパワーモジュールは、優れた効果を発揮する。
なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
７ 封止樹脂部、１１ 絶縁基板、２１、２２ パワー半導体素子、６１ 第１のリードフレーム、７４ 封止樹脂部、６１０ 電極部、６１３、６１４、６１５、６１６ エンボス部、６１３ａ、６１４ａ、６１５ｂ、６１６ｂ 開口部、６１５ａ、６１６ａ 接続面、１００、２００、３００ パワーモジュール

Claims (9)

  1. 基板上に配置されたパワー半導体素子と、
    前記パワー半導体素子の表面電極に接続される接続部が、電極部より薄い板厚で、前記表面電極側に突出して形成された電極板と
    を備えたことを特徴とするパワーモジュール。
  2. 前記接続部は、前記パワー半導体素子の形状に応じた接続面を有することを特徴とする請求項１に記載のパワーモジュール。
  3. 前記接続部は、開口部を有することを特徴とする請求項１または請求項２に記載のパワーモジュール。
  4. 前記開口部は、穴形状であることを特徴とする請求項３に記載のパワーモジュール。
  5. 前記開口部は、スリット形状であることを特徴とする請求項３に記載のパワーモジュール。
  6. 前記電極板は、銅から形成されていることを特徴とする請求項１から請求項５のいずれか１項に記載のパワーモジュール。
  7. 前記パワー半導体素子は、ポッティング樹脂またはモールド樹脂により封止されていることを特徴とする請求項１から請求項６のいずれか１項に記載のパワーモジュール。
  8. 前記パワー半導体素子は、ワイドバンドギャップ半導体であることを特徴とする請求項１から請求項７のいずれか１項に記載のパワーモジュール。
  9. 前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイアモンドを用いた半導体であることを特徴とする請求項８に記載のパワーモジュール。
JP2014140138A 2014-07-08 2014-07-08 パワーモジュール Pending JP2016018866A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014140138A JP2016018866A (ja) 2014-07-08 2014-07-08 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014140138A JP2016018866A (ja) 2014-07-08 2014-07-08 パワーモジュール

Publications (1)

Publication Number Publication Date
JP2016018866A true JP2016018866A (ja) 2016-02-01

Family

ID=55233896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014140138A Pending JP2016018866A (ja) 2014-07-08 2014-07-08 パワーモジュール

Country Status (1)

Country Link
JP (1) JP2016018866A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018037736A1 (ja) * 2016-08-22 2018-03-01 三菱電機株式会社 半導体装置
JP2018088448A (ja) * 2016-11-28 2018-06-07 三菱電機株式会社 半導体装置およびその製造方法
JPWO2018105075A1 (ja) * 2016-12-08 2019-03-07 三菱電機株式会社 半導体装置および電力変換装置
WO2019087327A1 (ja) * 2017-11-01 2019-05-09 三菱電機株式会社 半導体装置及びその製造方法、並びに自動車
JP2019125678A (ja) * 2018-01-16 2019-07-25 三菱電機株式会社 半導体装置および電力変換装置
WO2019194272A1 (ja) * 2018-04-06 2019-10-10 三菱電機株式会社 半導体装置および電力変換装置ならびに半導体装置の製造方法
JP2020047737A (ja) * 2018-09-18 2020-03-26 株式会社東芝 端子板及び半導体装置
JP2020181968A (ja) * 2019-04-26 2020-11-05 住友電気工業株式会社 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法
JP2020184550A (ja) * 2019-04-26 2020-11-12 住友電気工業株式会社 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法
US11476225B2 (en) 2020-09-24 2022-10-18 Kabushiki Kaisha Toshiba Recess portion in the surface of an interconnection layer mounted to a semiconductor device
WO2023119837A1 (ja) * 2021-12-24 2023-06-29 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2007067349A (ja) * 2005-09-02 2007-03-15 Nissan Motor Co Ltd 圧接型半導体装置
JP2008041743A (ja) * 2006-08-02 2008-02-21 Mitsubishi Electric Corp 電力制御用半導体装置
JP2013065620A (ja) * 2011-09-15 2013-04-11 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
JP2013197162A (ja) * 2012-03-16 2013-09-30 Toyota Industries Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2007067349A (ja) * 2005-09-02 2007-03-15 Nissan Motor Co Ltd 圧接型半導体装置
JP2008041743A (ja) * 2006-08-02 2008-02-21 Mitsubishi Electric Corp 電力制御用半導体装置
JP2013065620A (ja) * 2011-09-15 2013-04-11 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
JP2013197162A (ja) * 2012-03-16 2013-09-30 Toyota Industries Corp 半導体装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018037736A1 (ja) * 2016-08-22 2018-03-01 三菱電機株式会社 半導体装置
JPWO2018037736A1 (ja) * 2016-08-22 2019-01-31 三菱電機株式会社 半導体装置
JP2018088448A (ja) * 2016-11-28 2018-06-07 三菱電機株式会社 半導体装置およびその製造方法
JPWO2018105075A1 (ja) * 2016-12-08 2019-03-07 三菱電機株式会社 半導体装置および電力変換装置
CN110036476B (zh) * 2016-12-08 2023-01-17 三菱电机株式会社 半导体装置以及电力变换装置
CN110036476A (zh) * 2016-12-08 2019-07-19 三菱电机株式会社 半导体装置以及电力变换装置
US10734300B2 (en) 2016-12-08 2020-08-04 Mitsubishi Electric Corporation Semiconductor device and power converter
CN111279475A (zh) * 2017-11-01 2020-06-12 三菱电机株式会社 半导体装置及其制造方法、以及汽车
JPWO2019087327A1 (ja) * 2017-11-01 2020-04-23 三菱電機株式会社 半導体装置及びその製造方法、並びに自動車
WO2019087327A1 (ja) * 2017-11-01 2019-05-09 三菱電機株式会社 半導体装置及びその製造方法、並びに自動車
US11251098B2 (en) 2017-11-01 2022-02-15 Mitsubishi Electric Corporation Semiconductor device, production method therefor, and automobile
JP7000871B2 (ja) 2018-01-16 2022-01-19 三菱電機株式会社 半導体装置および電力変換装置
JP2019125678A (ja) * 2018-01-16 2019-07-25 三菱電機株式会社 半導体装置および電力変換装置
JP7047900B2 (ja) 2018-04-06 2022-04-05 三菱電機株式会社 半導体装置および電力変換装置ならびに半導体装置の製造方法
JPWO2019194272A1 (ja) * 2018-04-06 2020-10-22 三菱電機株式会社 半導体装置および電力変換装置ならびに半導体装置の製造方法
WO2019194272A1 (ja) * 2018-04-06 2019-10-10 三菱電機株式会社 半導体装置および電力変換装置ならびに半導体装置の製造方法
JP2020047737A (ja) * 2018-09-18 2020-03-26 株式会社東芝 端子板及び半導体装置
JP2020184550A (ja) * 2019-04-26 2020-11-12 住友電気工業株式会社 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法
JP2020181968A (ja) * 2019-04-26 2020-11-05 住友電気工業株式会社 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法
JP7255343B2 (ja) 2019-04-26 2023-04-11 住友電気工業株式会社 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法
JP7255344B2 (ja) 2019-04-26 2023-04-11 住友電気工業株式会社 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法
US11476225B2 (en) 2020-09-24 2022-10-18 Kabushiki Kaisha Toshiba Recess portion in the surface of an interconnection layer mounted to a semiconductor device
WO2023119837A1 (ja) * 2021-12-24 2023-06-29 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Similar Documents

Publication Publication Date Title
JP2016018866A (ja) パワーモジュール
JP5656907B2 (ja) パワーモジュール
US9899345B2 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
JP6210818B2 (ja) 半導体装置およびその製造方法
JP6120704B2 (ja) 半導体装置
JP4902560B2 (ja) パワー半導体モジュール
US10658284B2 (en) Shaped lead terminals for packaging a semiconductor device for electric power
JP2015220382A (ja) パワーモジュール
US20120306086A1 (en) Semiconductor device and wiring substrate
JP5895220B2 (ja) 半導体装置の製造方法
JP6124810B2 (ja) パワーモジュール
JP2015126168A (ja) パワーモジュール
US20200185310A1 (en) Dual side cooling power module and manufacturing method of the same
JP2017034152A (ja) 電力用半導体装置
JP2015115471A (ja) 電力用半導体装置
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP2015220295A (ja) パワーモジュール及びその製造方法
CN112530915A (zh) 半导体装置
JP2015023226A (ja) ワイドギャップ半導体装置
JP2017135144A (ja) 半導体モジュール
JP2013135161A (ja) 半導体装置およびその製造方法
KR101897304B1 (ko) 파워 모듈
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2015167171A (ja) 半導体装置
JP2017045905A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180508