JP7047900B2 - 半導体装置および電力変換装置ならびに半導体装置の製造方法 - Google Patents

半導体装置および電力変換装置ならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP7047900B2
JP7047900B2 JP2020512317A JP2020512317A JP7047900B2 JP 7047900 B2 JP7047900 B2 JP 7047900B2 JP 2020512317 A JP2020512317 A JP 2020512317A JP 2020512317 A JP2020512317 A JP 2020512317A JP 7047900 B2 JP7047900 B2 JP 7047900B2
Authority
JP
Japan
Prior art keywords
semiconductor device
side edge
substrate
edge portion
electrode plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020512317A
Other languages
English (en)
Other versions
JPWO2019194272A1 (ja
Inventor
純司 藤野
翔平 小川
三紀夫 石原
智香 松井
啓行 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019194272A1 publication Critical patent/JPWO2019194272A1/ja
Application granted granted Critical
Publication of JP7047900B2 publication Critical patent/JP7047900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体装置および電力変換装置ならびに半導体装置の製造方法に関する。
パワーモジュールの絶縁封止として、金型が不要で高耐熱エポキシ封止が可能なダイレクトポッティング（ＤＰ）封止技術が普及しつつある。一般に、封止樹脂中のボイドは絶縁特性や長期信頼性に影響するため、ボイドが形成されないように、封止樹脂の注入時に気泡を十分に排出することが必要である。ところが、ＤＰ封止に用いられるＤＰ樹脂は、一般的なシリコーンゲル封止材に比較して粘度が高いため、狭間隙への注入が難しく、気泡が抜けにくいという問題を有する（例えば特許文献１）。
一方、高信頼性を実現するＤＬＢ（Ｄｉｒｅｃｔ Ｌｅａｄ Ｂｏｎｄｉｎｇ）構造のモジュールが知られている。ＤＬＢ構造のモジュールの場合、広い面積を有する電極板と、半導体素子が搭載された絶縁基板とが平行平板構造となっており、電極板と絶縁基板との間に閉じ込められた気泡が特に抜けにくい。その対策として、真空下で封止樹脂の注入を行う真空注入装置などが用いられているが、装置が大掛かりで、減圧や樹脂の広がりに時間を要するなど生産性の面で課題を残している。
特許文献２には、ＤＬＢ構造のモジュールにおいて、電極板に段差を設けて電極板と基板との間隙を大きくするとともに、電極板に開口部を形成することにより、ＤＰ樹脂の注入性を改善しボイドの形成を抑制したことが記載されている。
特開２０１１－２１１１０７号公報 特開２００６－２０２８８５号公報
しかしながら、電極板と基板との間隙を大きくしたり、電極板に開口部を設けたとしても、平行平板構造である電極板と基板との間に一旦閉じ込められた空気は動きにくく、気泡が抜けにくいという問題があった。
そこで、本発明は、半導体素子と外部電極とが電極板で接続された半導体装置において、封止樹脂中の気泡の残存を抑制した半導体装置を提供することを目的とする。
本発明の半導体装置は、基板と、前記基板上に配置された半導体素子と、前記半導体素子の上面に接続され、電気回路を形成する電極板と、少なくとも前記半導体素子と前記電極板とが埋め込まれた封止樹脂と、を備えた半導体装置であって、前記電極板は、前記半導体素子の上面に接合された接合部と、前記接合部から前記基板に対して平行な方向に延びる配線部とを有し、前記配線部は、前記封止樹脂により封止され、少なくとも１つの側縁部と、前記側縁部よりも内側に配された内側部とを有し、前記配線部の下面と前記基板との距離が、前記内側部よりも、少なくとも１つの前記側縁部において大きい、ことを特徴とするものである。
本発明の半導体装置によれば、電極板の下に形成された気泡が、浮力により電極板端部へ向かって移動し、排出されやすくなる。これにより、封止樹脂中の気泡の残存が抑制された、絶縁特性や長期信頼性の高い半導体装置を得ることが可能となる。
本発明の実施の形態１の半導体装置の概略構成図である 図１の半導体装置の上面図である。 図１のＡ－Ａ’線における断面図である。 図１のＢ－Ｂ’線における断面図である。 図１の半導体装置の製造方法を示すプロセス図である。 図１の半導体装置の変形例を示す図である。 図１の半導体装置の変形例を示す図である。 図１の半導体装置の変形例を示す図である。 本発明の実施の形態２の半導体装置の概略構成図である。 図９のＣ－Ｃ’線における断面図である。 図９の半導体装置の変形例を示す断面図である。 本発明の実施の形態３の電力変換装置を適用した電力変換システムの構成を示すブロック図である。 本発明の実施の形態４の半導体装置の概略構成図である。 図１３のＤ－Ｄ’線における断面図である。 図１３の半導体装置の変形例を示す図である。 図１３の半導体装置の変形例を示す図である。
実施の形態１．
図１～図４は、実施の形態１の半導体装置の概略構成図である。図１が側面図であり、図２が上面図であり、図３が図１のＡ－Ａ’線で切断した断面図であり、図４が図１のＢ―Ｂ’線で切断した断面図である。なお、封止樹脂に覆われた部分は実際には見えないが、説明のために封止樹脂を透過して表示している。
半導体装置は、セラミック基板１０と、基板であるセラミック基板１０上に配置された半導体素子であるダイオード２１およびＩＧＢＴ２２と、ダイオード２１およびＩＧＢＴ２２の上面に接続され電気回路を形成する電極板である主端子６０とを有する。前記ダイオード２１、ＩＧＢＴ２２および主端子６０はケース５１内に配置され、ダイレクトポッティング（ＤＰ）封止樹脂７により封止されている。なお、以下の説明において、主端子６０のうち、半導体素子に接続される部分を接合部、接合部からセラミック基板１０に対して平行な方向に延びる部分を配線部と呼ぶ場合がある。また、主端子６０の延在方向に対して側方の縁部を側縁部、当該側縁部より内側の部分を内側部と呼ぶ場合がある。また、本明細書において「平行」とは、実質的に平行である場合を含む。
セラミック基板１０は、セラミック基材１１（ＡｌＮ製、４０ｍｍ×２５ｍｍ×厚さ０．６３５ｍ）と、セラミック基材１１の両面にそれぞれ形成された銅導体層１２、１３（パターンの厚さ０．４ｍｍ）を有する。
セラミック基板１０の上面には、ダイオード２１（１５ｍｍ×１５ｍｍ×厚さ０．３ｍｍ）およびＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）２２が搭載され、はんだ３１により接合されている。
ケース５１（ＰＰＳ樹脂製、４８ｍｍ×２８ｍｍ×高さ１２ｍｍ）は、接着剤８（シリコーン製）を用いてセラミック基板１０に対して固定されている。接着剤８により隙間を埋めることでＤＰ封止樹脂７の漏れを防止している。
ケース５１には、主端子６０（銅製厚さ０．５ｍｍ、幅８ｍｍ）がインサートモールドされている。主端子６０は、はんだ３２を介して、ダイオード２１やＩＧＢＴ２２のパワー半導体素子のソース電極２１１および２２１など大電流が流れる電極と接続されている。また、主端子６０のうちケース５１の上部から露出した部分は、ネジ止め端子６１１となっている。
また、ケース５１には信号端子６２が設けられ、ＩＧＢＴ２２のゲート電極や温度センサー電極などと、ワイヤ４（アルミ製φ０．１５ｍｍ）でそれぞれ電気的に接続されている。
図３は、図１のＡ－Ａ’線における断面図であり、主端子６０の配線部における断面を示している。図４は、図１のＢ－Ｂ’線における断面図であり、主端子６０の接合部における断面を示している。図３、図４に示すように、主端子６０は、短手方向の両側縁部がセラミック基板１０から離れる方向に屈曲され、断面がＶ字状になるように形成されている。すなわち、主端子６０の下面とセラミック基板１０との距離が、主端子６０の内側部よりも側縁部において大きくなるように形成されている。
図５は、実施の形態１の半導体装置の製造方法を示すプロセス図である。図５を用いて、実施の形態１の半導体装置の製造方法について説明する。
まず、図５（ａ）に示すように、セラミック基板１０に対して、板状のはんだ３１を用いてダイオード２１とＩＧＢＴ２２を重ねて位置決め搭載し、リフロー炉を用いてはんだ３１を加熱溶融させてはんだダイボンディングを行う。
次に、図５（ｂ）に示すように、主端子６０や信号端子６２がインサートモールドされたケース５１の内周部にシリコーン製接着剤８を塗布し、セラミック基板１０を位置決め搭載し、５０℃～１５０℃のオーブンで３０分加熱して接着剤８を硬化させる。ここで、主端子６０は、短手方向の両側縁部がセラミック基板１０から離れる方向に屈曲され断面がＶ字状に形成されている。すなわち、主端子６０の下面とセラミック基板１０との距離が、主端子６０の内側部よりも側縁部において大きくなるように、前記主端子６０が配置されている。
次に、図５（ｃ）に示すように、主端子６０に形成された、ダイオード２１とＩＧＢＴ２２のソース電極に対応した開口部６０１から溶融したはんだ３２を流し込み主回路形成を行う。ワイヤ４を用いてＩＧＢＴ２２のゲート電極や温度センサー電極と、ケース５１の信号端子６２をワイヤボンドによって接続する。
最後に図５（ｄ）に示すように、ＤＰ封止樹脂７を４０℃～９０℃に加熱した状態で流し込み、真空脱泡して加熱（５０℃～２００℃に所定の時間保持）して硬化させて封止を完了し、半導体装置が完成する。
ところで、本実施の形態１において封止に用いられるＤＰ封止樹脂７（５Ｐａ・Ｓ～３０Ｐａ・Ｓ）は、一般的なシリコーンゲル（０．２Ｐａ・Ｓ～２Ｐａ・Ｓ）に比較して粘度が高いため、空気を噛みこみやすく、また気泡が移動しにくいという特徴がある。封止樹脂の注入時に、主端子６０の下方に取り込まれた気泡は、重力の影響（浮力）によって封止樹脂の液面に向かって浮上しようとする。しかしながら、主端子６０の下面が基板と平行である場合、浮上して主端子６０の下面に達した気泡がそれ以上浮上できず、主端子６０の下面にとどまる可能性が懸念される。
これに対し、実施の形態１の半導体装置においては、主端子６０の断面形状がＶ字状となっている。すなわち、主端子６０の配線部における主端子６０の下面とセラミック基板１０との間の距離が、内側から側縁部に向かうほど大きくなる構造となっている。そのため、浮上して主端子６０の下面に達した気泡は、その場にとどまることなく浮力によって主端子６０の側縁部に向かって移動し、当該側縁部から排出されて封止樹脂の液面に向かって浮上し外部へ放出される。これにより、主端子６０の下面に取り込まれた気泡を排出しやすくすることが可能となる。また、これにより、封止樹脂中の気泡の残存が抑制された、絶縁性および長期信頼性の高い半導体装置を得ることが可能となる。
また、実施の形態１では、配線部は内側部を挟んで配置される２つの側縁部を有し、配線部の下面とセラミック基板１０との間の距離が、内側部よりも２つの側縁部の両方において大きくなる構造となっている。これにより、主端子６０の下面に取り込まれた気泡をさらに排出しやすくすることができる。
ここで、ＤＰ封止樹脂７を注入後、硬化するまでの間に、ＤＰ封止樹脂７内の気泡の排出を促進する脱泡促進処理を行ってもよい。具体的には、ＤＰ封止樹脂７は高温になるほど粘度が下がる傾向を有するため、注入後にプレート型のヒータやオーブンを用いて加熱することで気泡が動きやすくなり、抜けやすくなる効果が得られる。また、ケース５１に電動式のバイブレータ上に置いた状態で振動や衝撃を与えたりすることでも気泡の動きは活発になり、真空デシケータ中に投入して減圧によって気泡の体積が増大することによって、よりＤＰ封止樹脂７の厚さが大きい方へ移動しやすくなることから抜けやすくなる。
また、主端子６０はケース５１において金型によって支持する必要があり、一般的に金型の支持面は平坦であるため、主端子６０のケース５１から突出する根元部も平坦となる。本実施の形態１においても、図５（ｂ）に示すように、主端子６０は根元部では平坦であり、連続部６０２を経て途中から断面Ｖ字状となるように形成されている。しかしながら、金型の支持面をＶ字状に形成してもよい。これにより、主端子６０の根元部から断面Ｖ字形状を付与することが可能となり、当該根元部においても、気泡を抜けやすくすることが可能となる。
また、主端子６０の断面形状をＶ字状としたことにより、ＤＰ封止樹脂７に発生するクラックなどの懸念が低減される効果がある。すなわち、セラミック基板１０は、ＡｌＮ基材１１（ＣＴＥ：約７ｐｐｍ／Ｋ）の両面に銅導体層１２および１３（ＣＴＥ：約１６ｐｐｍ／Ｋ）が形成された構造であり、全体での熱膨張係数は約１０ｐｐｍ／Ｋである一方、銅製の主端子６０の膨張係数は１６ｐｐｍ／Ｋであるため、主端子６０とセラミック基板１０との熱膨張数差によって、主端子６０とセラミック基板１０との間のＤＰ封止樹脂７に熱応力がかかりクラックが発生する可能性がある。膨張係数差による伸びの違いは端に近いほど大きいため、当該熱応力は主端子６０の縁部に近いほど大きくなる。これに対し、本実施の形態１では、図３に示すように、主端子６０の配線部の下面とセラミック基板１０との間の距離が、内側から側縁部に向かうほど大きくなる構造となっている。そのため、主端子６０とセラミック基板１０との間に充填される封止樹脂７の厚さも側縁部に近いほど厚くなっている。一般的には厚さの３乗に比例して剛性が増す。これにより、熱応力の大きい縁部に近いほど、ＤＰ樹脂の剛性が高く抗折強度が大きくなるため、ＤＰ封止樹脂７に発生するクラックなどの懸念を低減することができる。
また、主端子６０の断面形状をＶ字状としたことにより、はんだ３２に発生するクラックなどの懸念が低減される効果がある。すなわち、主端子６０とダイオード２１またはＩＧＢＴ２２（ＣＴＥ：約３ｐｐｍ／Ｋ）との熱膨張係数差により、主端子６０とダイオード２１またはＩＧＢＴ２２との間のはんだ３２に熱応力がかかりクラックが発生する可能性がある。これに対し、本実施の形態１では、図４に示すように、主端子６０の接合部の下面とダイオード２１またはＩＧＢＴ２２との間の距離が、内側から側縁部に向かうほど大きくなる構造となっている。そのため、主端子６０とダイオード２１またはＩＧＢＴ２２との間に充填されるはんだ３２の厚さも側縁部に近いほど厚くなっている。これにより、熱応力の大きい縁部に近いほど、はんだの剛性が高く抗折強度が大きくなるため、はんだに発生するクラックなどの懸念を低減することができる。
はんだ３２の供給方法として、ここでは溶融したはんだを主端子６０の開口部６０１から流し込む方法を用いたが、主端子６０とダイオード２１またはＩＧＢＴ２２との間に板状のはんだを挟み込んでリフローする方法を取ることも可能である。その場合、主端子６０は平坦であるほうが溶融したはんだが届きやすいため、主端子６０の接合部のみ平坦にし、接合部の下面とダイオード２１またはＩＧＢＴ２２の上面とが平行となるようにしてもよい。接合部を平坦にした場合でも、配線部が断面Ｖ字状であれば、配線部における気泡の抜けやすさという点では同様の効果が得られる。
また、主端子６０の断面がＶ字形状であることで、平板である場合に比較して曲げ剛性が増し、金型による端子形成時の形状精度が向上する効果も得られる。
また、主端子６０は、銅板をプレス加工やエッチング加工などによって外形打ち抜きや曲げ加工を行い製造されるが、元の銅板圧延材料に形成された圧延溝が、主端子６０の側縁部に対して直交するように配置されることが好ましい。これにより、主端子６０の下面に接した気泡が側縁部に向かって移動する際に、圧延溝に沿って移動することができるため、気泡がさらに排出されやすくなると考えられる。
また、図６に示すように、主端子６０の配線部における、中央のもっとも低い部分、すなわちＶ字の頂点部に、開口部６００を形成してもよい。これにより、Ｖ字の頂点部の水平に近い微小部分に気泡が残存することを防ぐことが可能となる。
また、セラミック基板１０の基材として、ＡｌＮを用いたが、アルミナやＳｉＮなどのセラミック材料でも同様の効果が得られる。さらに放熱性の必要があまりない場合には、金属ベース基板やガラスエポキシ基板などを用いることも可能である。
ケース５１の材料としてＰＰＳを用いたが、より耐熱性の高いＬＣＰ（液晶ポリマー）を用いても同様の効果が得られる。
主端子６０の材料として銅板を用いたが、銅めっきしたアルミ板とすることで軽量化が可能となり、銅とインバーを重ね合わせたＣＩＣ板を用いることでセラミック基板１０との膨張係数差を抑制して熱応力を低減し、信頼性を向上させることも可能となる。
ここではダイオード２１とＩＧＢＴ２２が１対の１ｉｎ１でのモジュール構成であったが、２対の２ｉｎ１や６対の６ｉｎ１であっても同様の効果が得られる。
また、ここではアルミ製のワイヤ４を用いたが、銅製ワイヤやアルミ被覆銅ワイヤ、または金ワイヤを用いても同様の効果が得られる。
また、ダイオード２１とＩＧＢＴ２２とセラミック基板１０の接続や、ダイオード２１とＩＧＢＴ２２と主端子６０の接続にはんだを用いたが、Ａｇフィラーをエポキシ樹脂に分散させた導電性接着剤や、ナノ粒子を低温焼成させるＡｇナノパウダやＣｕナノパウダなどを用いても同様の効果が得られる。
また、封止樹脂については、流し込んで常温硬化させる種類のものでも同様の効果が得られる。
また、ケース５１を用いずに金型を用いてトランスファモールド封止樹脂によって封止するトランスファモールドパッケージにおいても同様の効果が得られる。
図７、図８は実施の形態１の半導体装置の変形例を示す図である。
本実施形態１では、電極板である主端子６０の断面をＶ字状としたが、これに限られるものではなく、配線部の下面と基板との距離が、電極板の内側部よりも少なくとも一方の側縁部において大きくなるように形成されていればよい。例えば、図７のように断面が円弧状であってもよいし、図８のように断面が階段状であってもよい。
図７では、主端子６０３の断面形状がＵ字状となっており、Ｖ字状の場合と同様に気泡を外部に排出しやすい形状となっている。また、Ｕ字状のほうが、主端子６０３の下方にあるはんだ３２または封止樹脂７の厚さの変化が緩やかなため、熱応力の分散効果が大きいと考えられる。なお、Ｖ字やＵ字の頂点と、ダイオード２１やＩＧＢＴ２２の中心が一致していることで、熱応力のバランスが取れてより信頼性を向上させる効果が期待できる。
図８では、主端子６０３Ａはプレスによる段差加工によって、短手断面の端部のほうが、セラミック基板１０から離れるようになっており、Ｖ字型断面と同様の効果を得ることができる。端部６０３ＢはＣ面取り加工によって丸くなっており、気泡を抜けやすくすることが可能となる。その他の段差部分もＣ面加工を施すことで、さらに気泡を抜けやすくすることが可能である。
また、上記では、電極板の両側縁部において電極板の下面と基板との距離が大きくなる例を示したが、一方の側縁部のみにおいて電極板の下面と基板との距離が大きくなるように形成してもよい。例えば、平坦な断面を有する電極板が基板に対して傾斜して配置されていてもよい。また、配線部における電極板の下面と基板との距離が、内側部から側縁部にかけて連続的に大きくなるようにすると、気泡が排出されやすくなるため好ましい。
また、電極板として、厚銅パターンを貼り付けたガラエポ基板を用いる場合でも、ガラエポ基板に反りや段差を付与することによって同様の効果を得ることが可能となる。
以上説明したように、本実施の形態１によれば、電極板の配線部の下面と基板との距離が、内側部よりも少なくとも１つの側縁部において大きくなるように電極板を配置したことにより、電極板の下に取り込まれた気泡が浮力により電極板の側縁部に向かって移動し排出されやすくすることができる。これにより、封止樹脂中の気泡の残存が抑制された、絶縁性および長期信頼性の高い半導体装置を得ることが可能となる。
実施の形態２．
図９、図１０は実施の形態２の半導体装置の概略構成図である。図９は電極板の長辺側から見た側面図であり、図１０は図９のＣ－Ｃ’線で切断した断面図である。
実施の形態２は、主端子６０の構成が実施の形態１と異なる。図９に示すように、本実施の形態２の半導体装置では、主端子６０４は、ダイオード２１やＩＧＢＴ２２と接続される接合部から延びる配線部が、セラミック基板１０から遠く離れるように持ち上げられ、かつ、図１０に示すように当該配線部がセラミック基板に対して一方向に傾斜するように形成されている。すなわち、配線部の下面と基板との距離が、内側部よりも少なくとも１つの側縁部において大きくなるように形成されるとともに、配線部の下面と基板との距離が、接合部の下面と基板との距離よりも大きくなるように形成されている。なお、接合部はダイオード２１やＩＧＢＴ２２に対して平行となっている。
主端子６０４の配線部が傾斜面を有することで、浮上して主端子６０４の下面に達した気泡は、その場にとどまることなく傾斜の高い方に向かって移動し、主端子６０４の側縁部から排出されて封止樹脂の液面から外部に放出される。さらに、配線部が、セラミック基板１０から遠く離れるように持ち上げられていることにより、配線部の下面と基板との距離が大きくなり、電極板と基板との間への封止樹脂の注入性が改善される。
主端子６０４の配線部の傾斜の向きは、ケース５１の内壁から遠い側の傾斜が高くなるように配置すると、液面に浮かんだ気泡がはじけたときにケース５１の表面に封止樹脂の飛沫が飛び散りにくいため好ましい。また、主端子６０４の配線部の形状に関し、ここではセラミック基板に対して一方向に傾斜するように形成した例を示したが、これに限られず、実施の形態１で示したように断面形状をＶ字、Ｕ字、階段状等としてもよい。この場合も同様に気泡が排出されやすくなる効果が得られる。また、接合部についても平坦に限らず、実施の形態１で示したように断面形状をＶ字、Ｕ字、階段状等としてもよい。
以上説明したように、実施の形態２によれば、実施の形態１と同様、配線部の下面と基板との距離が、内側部よりも少なくとも１つの側縁部において大きくなるようにしたことにより、電極板の下面に存在する気泡が浮力により電極板の側縁部に向かって移動し排出されやすくなり、ボイドが少なく絶縁性および長期信頼性の高い半導体装置を提供することが可能となる。さらに、配線部の下面と基板との距離が、接合部の下面と基板との距離よりも大きくなるようにしたことにより、配線部の下面と基板との距離が大きくなり、電極板と基板との間への封止樹脂の注入性をさらに改善することが可能となる。
実施の形態３．
本実施の形態は、上述した実施の形態１または２にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態３として、三相のインバータに本発明を適用した場合について説明する。
図１２は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１２に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１２に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子や各還流ダイオードは、上述した実施の形態１または２のいずれかに相当する半導体装置２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体装置２０２に内蔵されていてもよいし、半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１または２にかかる半導体装置を適用するため、絶縁特性および長期信頼性の高い電力変換装置を実現することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
実施の形態４．
図１３、図１４は、実施の形態４の半導体装置の概略構成図である。図１３が側面図であり、図１４が図１３のＤ－Ｄ’線で切断した断面図である。以下、実施の形態１の半導体装置と異なる部分について説明し、同様の部分については説明を省略する。
実施の形態４は、主端子６３０（電極板）の構成が実施の形態１と異なる。図１３に示すように、本実施の形態４の半導体装置では、主端子６３０は、下面がセラミック基板１０と平行な板状の部材と、下面に設けられた突出部材である耐熱性樹脂層６３１で構成されている。板状の部材は電気回路を形成する。耐熱性樹脂層６３１は、図１４の断面図に示すように、主端子６３０を延在方向から見て、断面が三角形に形成されており、側縁部が内側部より薄くなるように形成されている。言い換えれば、主端子６３０の下面とセラミック基板１０との距離が、主端子６３０の内側部よりも側縁部において大きくなるように形成されている。また、ダイオード２１とＩＧＢＴ２２のソース電極に対応した位置に、溶融したはんだ３２を流し込むための開口部６０１が設けられている。
主端子６３０が少なくとも配線部において上記の耐熱性樹脂層６３１を備えていることで、実施の形態１同様、気泡がその場にとどまることなく傾斜の高い方に向かって移動し、主端子６３０の側縁部から排出されて封止樹脂の液面から外部に放出される。
また、耐熱性樹脂層６３１は、両側の側縁部が内側部より薄くなるように形成されているが、一方の側縁部のみが内側部より薄くなるように形成してもよい。
また、主端子６３０が上記のように耐熱性樹脂層６３１を備えていることで、実施の形態１のように主端子６３０の板状の部材をＶ字状またはＵ字状に加工しなくてもよく、主端子６３０が厚く加工が難しい場合であっても、容易に実施の形態１同様の効果を得ることができる。
図１５は、実施の形態４の半導体装置の変形例を示す図である。
本実施の形態４では、耐熱性樹脂層６３１の断面を三角形としたが、これに限られるものではなく、少なくとも一方の側縁部が内側部より薄く形成されていればよい。例えば、図１５のように断面が半円形状の耐熱性樹脂層６３２を設けてもよいし、断面が階段状の耐熱性樹脂層を設けてもよい。
図１６は、実施の形態４の半導体装置の別の変形例を示す図である。
本実施の形態４では、耐熱性樹脂層６３１をケース５１とは別体で構成したが、図１６に示すように、ケース５１と同じ材料を用いて、ケース５１と連続したものとしてもよい。これにより、耐熱性樹脂層６３１をケース５１と一体で形成することができ、部品点数を削減することができる。また、一体で形成することで、耐熱性樹脂層６３１の剛性を高くすることができ、主端子６３０の位置精度の確保が容易となる。
また、耐熱性樹脂層６３１をガラスペーストで形成することにより、耐熱性や絶縁性を向上させることができる。
また、耐熱性樹脂層６３１を金属で形成することにより、主端子６３０の導体断面積を増加させることができ、電流容量を増やすことができる。また、これにより、熱容量を増加させることもでき、放熱性を向上させることができる。
実施の形態４の半導体装置は、実施の形態２の半導体装置と組み合わせて構成してもよい。また、実施の形態３の電力変換装置２００に用いられるスイッチング素子と還流ダイオードを、実施の形態４の半導体装置で構成してもよい。
以上説明したように、本実施の形態４によれば、実施の形態１と同様、配線部の下面と基板との距離が、内側部よりも少なくとも１つの側縁部において大きくなるようにしたことにより、電極板の下面に存在する気泡が浮力により電極板の側縁部に向かって移動し排出されやすくなり、ボイドが少なく絶縁性および長期信頼性の高い半導体装置を提供することが可能となる。さらに、主端子６３０の加工が困難な場合であっても、容易に同様の効果を得ることができる。
以上、実施の形態に基づいて本発明の説明を行ったが、上記の実施形態はあくまで一例であり、本発明はこれに限定されるものではない。当業者によって容易に導き出すことができる更なる変形例及び効果も本発明に含まれる。したがって、添付の特許請求の範囲及びその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
１０ セラミック基板、１１ セラミック基材、１２ 導体層、１３ 導体層、２１ ダイオード、２２ ＩＧＢＴ、３１ はんだ、３２ はんだ、４ アルミワイヤ、５１ ケース、６０ 主端子、６０１ 主端子の開口、６１１ ネジ止め端子、６２ 信号端子、７ 封止樹脂、８ 接着剤 、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体装置、２０３ 制御回路、３００ 負荷、６３０ 主端子、６３１ 耐熱性樹脂層、６３２ 耐熱性樹脂層

Claims (14)

  1. 基板と、
    前記基板上に配置された半導体素子と、
    前記半導体素子の上面に接続され、電気回路を形成する電極板と、
    少なくとも前記半導体素子と前記電極板とが埋め込まれた封止樹脂と、を備えた半導体装置であって、
    前記電極板は、前記半導体素子の上面に接合された接合部と、前記接合部から前記基板に対して平行な方向に延びる配線部とを有し、
    前記配線部は前記封止樹脂により封止され、少なくとも１つの側縁部と、前記側縁部よりも内側に配された内側部とを有し、
    前記配線部の下面と前記基板との距離が、前記内側部よりも少なくとも１つの前記側縁部において大きい、
    半導体装置。
  2. 前記配線部の下面と前記基板との距離が、前記内側部から前記側縁部にかけて連続的に大きくなる、
    請求項１に記載の半導体装置。
  3. 前記配線部は、前記内側部を挟んで配置される２つの前記側縁部を有し、
    前記配線部の下面と前記基板との距離が、前記内側部よりも２つの前記側縁部において大きい、
    請求項１または２に記載の半導体装置。
  4. 前記配線部は、平板状に形成され、前記内側部を挟んで配置される１つの前記側縁部及び他の側縁部を有し、前記基板に対し前記側縁部から前記他の側縁部に向けて一方向に傾斜して配置される、
    請求項１または２に記載の半導体装置。
  5. 前記半導体素子及び前記接合部は複数であり、
    前記配線部は、複数の前記接合部の間に配置される、
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記接合部は、側縁部と、前記側縁部よりも内側に配された内側部とを有し、
    前記接合部の下面と前記半導体素子の上面との距離が、前記内側部よりも、少なくとも１つの前記側縁部において大きい、
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記接合部の下面は、前記半導体素子の上面に対して平行である、
    請求項１から５のいずれか一項に記載の半導体装置。
  8. 前記配線部の下面と前記基板との距離は、
    前記接合部の下面と前記基板との距離よりも大きい、
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記電極板は、電気回路を形成する板状の部材と、少なくとも前記配線部に設けられた突出部材とで構成されており、
    前記突出部材の下面と前記基板との距離が、前記内側部よりも少なくとも１つの前記側縁部において大きい、
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記電極板に形成される圧延溝が、前記側縁部に対して直交するように配置される、
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 請求項１から１０のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    を備えた電力変換装置。
  12. 基板の上に半導体素子を配置し、前記半導体素子の上面に電極板を配置する配置工程と、
    少なくとも前記半導体素子と前記電極板とを埋め込むように封止樹脂を注入する注入工程と、
    注入された前記封止樹脂を硬化させる硬化工程と、を備えた半導体装置の製造方法であって、
    前記電極板は、前記半導体素子の上面に接続される接合部と、前記接合部から延びる配線部とを備え、
    前記配線部は、側縁部と、前記側縁部よりも内側に配された内側部とを有し、
    前記配置工程において前記接合部が前記半導体素子の上面に接合された後に、前記注入工程が行われて前記配線部が前記封止樹脂で封止され、
    前記配置工程において、前記電極板は、前記配線部の下面と前記基板との距離が、前記内側部よりも、少なくとも１つの前記側縁部において大きくなるように配置される、
    半導体装置の製造方法。
  13. 前記封止樹脂は、未硬化で５Ｐａ・Ｓから３０Ｐａ・Ｓの粘度を有する、
    請求項１２に記載の半導体装置の製造方法。
  14. 前記注入工程の後であって前記硬化工程の前に、
    前記封止樹脂を加熱する工程、前記封止樹脂に振動または衝撃を与える工程、および前記封止樹脂を減圧する工程、のうちの少なくともいずれか１つの脱泡促進工程を行う、
    請求項１２または１３に記載の半導体装置の製造方法。
JP2020512317A 2018-04-06 2019-04-04 半導体装置および電力変換装置ならびに半導体装置の製造方法 Active JP7047900B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018073611 2018-04-06
JP2018073611 2018-04-06
PCT/JP2019/014950 WO2019194272A1 (ja) 2018-04-06 2019-04-04 半導体装置および電力変換装置ならびに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019194272A1 JPWO2019194272A1 (ja) 2020-10-22
JP7047900B2 true JP7047900B2 (ja) 2022-04-05

Family

ID=68100344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020512317A Active JP7047900B2 (ja) 2018-04-06 2019-04-04 半導体装置および電力変換装置ならびに半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP7047900B2 (ja)
WO (1) WO2019194272A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230118890A1 (en) * 2020-03-26 2023-04-20 Mitsubishi Electric Corporation Semiconductor device, and manufacturing method therefor
JP7489241B2 (ja) 2020-06-25 2024-05-23 株式会社 日立パワーデバイス パワーモジュール
JP7489933B2 (ja) * 2021-02-24 2024-05-24 三菱電機株式会社 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094847A (ja) 2003-09-12 2005-04-07 Toyoda Iron Works Co Ltd 樹脂モールド電極
JP2016018866A (ja) 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
JP2016076670A (ja) 2014-10-09 2016-05-12 三菱電機株式会社 電力用半導体装置
WO2017104500A1 (ja) 2015-12-16 2017-06-22 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041460A (ja) * 1996-05-20 1998-02-13 Fuji Electric Co Ltd 半導体装置
JP2002198481A (ja) * 2000-12-26 2002-07-12 Sharp Corp 半導体装置およびその実装方法
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094847A (ja) 2003-09-12 2005-04-07 Toyoda Iron Works Co Ltd 樹脂モールド電極
JP2016018866A (ja) 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
JP2016076670A (ja) 2014-10-09 2016-05-12 三菱電機株式会社 電力用半導体装置
WO2017104500A1 (ja) 2015-12-16 2017-06-22 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2019194272A1 (ja) 2019-10-10
JPWO2019194272A1 (ja) 2020-10-22

Similar Documents

Publication Publication Date Title
JP6833986B2 (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP7047900B2 (ja) 半導体装置および電力変換装置ならびに半導体装置の製造方法
JP2019197842A (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP7026451B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
US11562979B2 (en) Power module and method of manufacturing the same, and power conversion apparatus
WO2018181727A1 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2018147958A (ja) 半導体パワーモジュール及び電力変換装置
US11699666B2 (en) Semiconductor device and power conversion device
JP7026861B1 (ja) 半導体装置及び電力変換装置
CN113646876A (zh) 功率半导体模块以及电力变换装置
JPWO2020174584A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US20220415738A1 (en) Power Semiconductor Device and Method of Manufacturing the Same, and Power Conversion Device
JP7287164B2 (ja) 電力用半導体装置及び電力変換装置
JP7365787B2 (ja) 半導体装置、電力変換装置、及び半導体装置の製造方法
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7019024B2 (ja) 半導体装置及び電力変換装置
JP7088421B1 (ja) 半導体装置および電力変換装置
WO2021235256A1 (ja) 半導体装置及びその製造方法並びに電力変換装置
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2022029886A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2023077660A (ja) パワーモジュール、パワーモジュールの製造方法、および電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220307

R151 Written notification of patent or utility model registration

Ref document number: 7047900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151