JP7026861B1 - 半導体装置及び電力変換装置 - Google Patents

半導体装置及び電力変換装置 Download PDF

Info

Publication number
JP7026861B1
JP7026861B1 JP2021549825A JP2021549825A JP7026861B1 JP 7026861 B1 JP7026861 B1 JP 7026861B1 JP 2021549825 A JP2021549825 A JP 2021549825A JP 2021549825 A JP2021549825 A JP 2021549825A JP 7026861 B1 JP7026861 B1 JP 7026861B1
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
sealing resin
exposed portion
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021549825A
Other languages
English (en)
Other versions
JPWO2022239112A1 (ja
Inventor
穂隆 六分一
泰之 三田
圭 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7026861B1 publication Critical patent/JP7026861B1/ja
Publication of JPWO2022239112A1 publication Critical patent/JPWO2022239112A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置（１００）は、マウント面（２０ａ）を有するリードフレーム（２０）と、マウント面上に配置されている半導体素子（３０）と、半導体装置の厚さ方向においてマウント面と離間して配置されており、かつリードフレームに電気的に接続されている回路基板（５０）と、リードフレーム、半導体素子及び回路基板を封止している封止樹脂（７０）と、コネクタ（８０）とを備えている。リードフレームは、封止樹脂から露出しているリード（２２）を有する。回路基板は、封止樹脂から露出している少なくとも１つの露出部（５２）を有する。少なくとも１つの露出部のうちの１つには、コネクタが電気的に接続されている。

Description

本開示は、半導体装置及び電力変換装置に関する。
特開２０１４－２２４４４号公報（特許文献１）には、半導体装置が記載されている。特許文献１に記載の半導体装置は、リードフレームと、半導体素子と、制御基板と、モールド樹脂とを有している。半導体素子は、リードフレーム上に配置されている。制御基板は、半導体装置の厚さ方向においてリードフレームと離間して配置されている。モールド樹脂は、リードフレーム、半導体素子及び制御基板を封止している。リードフレームの外部端子及び制御基板の突出部は、モールド樹脂から露出している。
特開２０１４－２２４４４号公報
特許文献１に記載の半導体装置は、リードフレーム、半導体素子及び制御基板をモールド樹脂により封止する際に、制御基板の突出部が下モールド金型及び上モールド金型により挟み込まれる。そのため、制御基板の突出部には、平面状の電極しか形成できない。このような平面状の電極は、外部装置の端子との接続が困難である。
本開示は、上記のような従来技術の問題点に鑑みてなされたものである。より具体的には、本開示は、外部装置との接続が容易な半導体装置を提供する。
本開示の半導体装置は、マウント面を有するリードフレームと、マウント面上に配置されている半導体素子と、半導体装置の厚さ方向においてマウント面と離間して配置されており、かつリードフレームに電気的に接続されている回路基板と、リードフレーム、半導体素子及び回路基板を封止している封止樹脂と、コネクタとを備えている。リードフレームは、封止樹脂から露出しているリードを有する。回路基板は、封止樹脂から露出している少なくとも１つの露出部を有する。少なくとも１つの露出部のうちの１つには、コネクタが電気的に接続されている。
本開示の半導体装置によると、外部装置との接続が容易になる。
半導体装置１００の平面図である。 図１中のＩＩ－ＩＩにおける断面図である。 図１中のＩＩＩ－ＩＩＩにおける断面図である。 図３の部分拡大図である。 半導体装置１００の斜視図である。 半導体装置１００の製造方法を示す工程図である。 半導体装置１００の製造方法における樹脂封止工程Ｓ２を説明する説明図である。 半導体装置１００Ａの平面図である。 図８中のＩＸ－ＩＸにおける断面図である。 図８中のＸ－Ｘにおける断面図である。 半導体装置１００Ａの製造方法を示す工程図である。 半導体装置１００Ａの製造方法における樹脂封止工程Ｓ２を説明する第１説明図である。 半導体装置１００Ａの製造方法における樹脂封止工程Ｓ２を説明する第２説明図である。 半導体装置１００Ｂの平面図である。 図１４中のＸＶ－ＸＶにおける断面図である。 図１５の部分拡大図である。 半導体装置１００Ｃの平面図である。 半導体装置１００Ｃに用いられるリードフレーム２０の平面図である。 電力変換装置３００を適用した電力変換システムの構成を示すブロック図である。
本開示の実施の形態の詳細を、図面を参照しながら説明する。以下の図面では、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さない。
実施の形態１．
実施の形態１に係る半導体装置（以下「半導体装置１００」とする）を説明する。
（半導体装置１００の構成）
以下に、半導体装置１００の構成を説明する。
図１は、半導体装置１００の平面図である。図２は、図１中のＩＩ－ＩＩにおける断面図である。図３は、図１中のＩＩＩ－ＩＩＩにおける断面図である。図４は、図３の部分拡大図である。図５は、半導体装置１００の斜視図である。図１、図２、図３、図４及び図５に示されるように、半導体装置１００は、絶縁基材１０と、リードフレーム２０と、半導体素子３０と、接続層４０と、回路基板５０と、ワイヤ６０ａと、ワイヤ６０ｂと、封止樹脂７０と、コネクタ８０とを有している。
図２に示されるように、絶縁基材１０は、第１面１０ａと、第２面１０ｂとを有している。第１面１０ａ及び第２面１０ｂは、半導体装置１００の厚さ方向における絶縁基材１０の端面である。第２面１０ｂは、第１面１０ａの反対面である。
図２及び図３に示されるように、絶縁基材１０は、絶縁シート１１と、金属箔１２とを有している。絶縁シート１１は、第１面１０ａ側にある。金属箔１２は、第２面１０ｂ側にある。絶縁シート１１は、金属箔１２上に配置されている。
絶縁シート１１は、樹脂材料と、樹脂材料に混入されているフィラーとを有している。絶縁シート１１を構成している樹脂材料は、エポキシ樹脂等の熱硬化性樹脂である。フィラーは、熱伝導性の高い材料により形成されている。フィラーを構成している材料は、例えば、シリカ、アルミナ又は窒化硼素である。
金属箔１２は、熱伝導率の高い金属材料により形成されている。金属箔１２を構成している金属材料は、例えば、銅又はアルミニウムである。金属箔１２は、絶縁シート１１により、リードフレーム２０から絶縁されている。半導体素子３０において発生した熱は、リードフレーム２０及び絶縁シート１１により金属箔１２に伝達され、金属箔１２から外部へと放出される。
リードフレーム２０は、第１面２０ａと、第２面１０ｂとを有している。第１面２０ａ及び第２面２０ｂは、半導体装置１００の厚さ方向におけるリードフレーム２０の端面である。第１面２０ａは、リードフレーム２０のマウント面である。第２面２０ｂは、第１面２０ａの反対面であり、絶縁基材１０に取り付けられている。
図２に示されるように、リードフレーム２０は、底部２１と、リード２２とを有している。底部２１にある第１面２０ａ上には、半導体素子３０が配置されている。リードフレーム２０は、底部２１にある第２面２０ｂにおいて絶縁基材１０に取り付けられている。リード２２は、底部２１に接続されている。リード２２は、底部２１よりも絶縁基材１０から離れている。リード２２は、絶縁基材１０と離間している。そのため、底部２１とリード２２との接続部には、段差がある。
リードフレーム２０は、例えば、銅合金の板をプレス成形することにより形成されている。底部２１とリード２２との接続部にある段差は、例えば、半抜き加工により形成されている。底部２１とリード２２との接続部にある段差は、折り曲げ加工により形成されてもよい。リードフレーム２０の厚さは、例えば、０．６ｍｍである。底部２１とリード２２との接続部にある段差の高さは、リードフレーム２０の厚さの０．５倍以下（０．３ｍｍ以下）であることが好ましい。底部２１とリード２２との接続部にある段差の高さは、０．１ｍｍ以上であることが好ましい。
図１及び図２に示されるように、リード２２には、貫通穴２２ａが形成されている。半導体装置１００は、貫通穴２２ａに挿通されたねじが外部装置に螺合されることにより、外部装置に取り付けられる。
半導体素子３０は、例えば、ダイオード、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）又はＧＴＯ（Gate Turn-Off thyristor）である。図２及び図３に示されるように、半導体素子３０は、接続層４０により、リードフレーム２０に電気的に接続されている。接続層４０は、例えば、はんだ合金又は導電性ペーストにより形成されている。
図２に示されるように、回路基板５０は、側面５０ａと、第１面５０ｂと、第２面５０ｃとを有している。第１面５０ｂ及び第２面５０ｃは、半導体装置１００の厚さ方向における回路基板５０の端面である。第２面５０ｃは、第１面５０ｂの反対面であり、リードフレーム２０と対向している。第１面５０ｂ及び第２面５０ｃは、側面５０ａに連なっている。回路基板５０は、半導体装置１００の厚さ方向において、リードフレーム２０（第１面２０ａ）から離間している。
図４に示されるように、回路基板５０には、スルーホール５０ｄが形成されている。スルーホール５０ｄは、第２面５０ｃから第１面５０ｂに向かう方向に（半導体装置１００の厚さ方向に）回路基板５０を貫通している。スルーホール５０ｄの内壁面上及びスルーホール５０ｄの周囲にある第１面５０ｂ上には、導電体膜５１が形成されている。導電体膜５１は、導電性のある金属材料により形成されている。
回路基板５０は、例えば、強化繊維が分散された樹脂材料により形成されている。回路基板５０の耐熱グレードは、例えば、ＦＲ－４である。半導体素子３０として高温動作が可能な半導体素子（例えば、半導体基板が炭化珪素により形成されている半導体素子）が用いられる場合には、回路基板５０の耐熱グレードは、ＦＲ－５であってもよい。回路基板５０の厚さは、例えば、１．６ｍｍである。但し、回路基板５０の厚さは、これに限られるものではない。
第１面５０ｂ上及び第２面５０ｃ上には、配線パターン（図示を省略）が形成されている。配線パターンは、導電体膜５１に接続されている。配線パターンには、電気部品及び半導体素子（図示を省略）が接続されている。好ましくは、電気部品及び半導体素子は、第１面５０ｂ上及び第２面５０ｃ上の双方に配置されている。
図２及び図３に示されるように、ワイヤ６０ａは、リードフレーム２０と半導体素子３０とを接続している。図２に示されるように、ワイヤ６０ｂは、リードフレーム２０と回路基板５０とを接続している。これにより、回路基板５０は、リードフレーム２０に電気的に接続されていることになる。ワイヤ６０ａ及びワイヤ６０ｂは、例えば、アルミニウム線、金線又は銅線である。
図２に示されるように、封止樹脂７０は、絶縁基材１０、リードフレーム２０、半導体素子３０、接続層４０、回路基板５０、ワイヤ６０ａ及びワイヤ６０ｂを封止している。これにより、封止された部材間の絶縁性が確保されている。また、封止樹脂７０は、半導体装置１００のケースとして機能している。なお、封止樹脂７０は、リード２２と絶縁基材１０との間に入り込んでいる。これにより、金属箔１２と封止樹脂７０との界面に沿って絶縁破壊が進展することが抑制されている。
但し、第２面１０ｂは、封止樹脂７０から露出している。また、リード２２及び回路基板５０の一部も、封止樹脂７０から露出している。封止樹脂７０は、例えば、エポキシ樹脂又はフェノール樹脂である。封止樹脂７０は、充填剤を含んでいてもよい。
図１，図３及び図４に示されるように、封止樹脂７０から露出している回路基板５０の部分を露出部５２とする。露出部５２の数は、少なくとも１つである。好ましくは、露出部５２の数は複数である。スルーホール５０ｄは、図４に示されるように、露出部５２に位置している。露出部５２の数が複数である場合、スルーホール５０ｄは、複数の露出部５２のうちの１つにあればよい。
図４に示されるように、露出部５２にある第１面５０ｂ上及び第２面５０ｃ上には、封止樹脂７０が配置されていない。露出部５２の周囲においては、側面５０ａ、側面５０ａに連なっている第１面５０ｂの周縁部及び側面５０ａに連なっている第２面５０ｃの周縁部は、封止樹脂７０により覆われている。
図４に示されるように、露出部５２の厚さは、封止樹脂７０により封止されている回路基板５０の部分の厚さよりも小さい。このことを別の観点から言えば、露出部５２と封止樹脂７０により封止されている回路基板５０の部分との境界にある第１面５０ｂ及び第２面５０ｃには、段差が形成されている。
図４に示されるように、コネクタ８０は、ケース部８１と端子部８２とを有している。端子部８２は、第１面５０ｂ側からスルーホール５０ｄに挿入されている。そのため、ケース部８１は、第１面５０ｂ上に配置されている。端子部８２は、接続層８３により、導電体膜５１に接続されている。これにより、コネクタ８０は、回路基板５０に電気的に接続されている。接続層８３は、例えば、はんだ合金により形成されている。
ケース部８１の開口は、例えば、上方（第２面５０ｃから第１面５０ｂに向かう方向）を向いている。ケース部８１は、例えば、ポリフェニレンスルファイド（ＰＰＳ）樹脂又はポリブチレンテレフタレート（ＰＢＴ）樹脂により形成されている。
リード２２は、半導体装置１００の主回路端子をなしていることが好ましい。コネクタ８０は、半導体装置１００の制御端子（ゲート端子、センス端子）をなしていることが好ましい。このことを別の観点から言えば、コネクタ８０に流れる電流は、リード２２に流れる電流よりも小さいことが好ましい。
（半導体装置１００の製造方法）
以下に、半導体装置１００の製造方法を説明する。
図６は、半導体装置１００の製造方法を示す工程図である。図６に示されるように、半導体装置１００の製造方法は、準備工程Ｓ１と、樹脂封止工程Ｓ２と、コネクタ取り付け工程Ｓ３とを有している。樹脂封止工程Ｓ２は、準備工程Ｓ１の後に行われる。コネクタ取り付け工程Ｓ３は、樹脂封止工程Ｓ２の後に行われる。
準備工程Ｓ１では、絶縁基材１０、リードフレーム２０、半導体素子３０及び回路基板５０が準備される。なお、この時点で、リードフレーム２０が絶縁基材１０上に配置されており、半導体素子３０は接続層４０及びワイヤ６０ａによりリードフレーム２０に接続されており、回路基板５０はワイヤ６０ｂによりリードフレーム２０に接続されている。但し、この時点で、コネクタ８０は、回路基板５０に接続されていない。
樹脂封止工程Ｓ２では、封止樹脂７０による絶縁基材１０、リードフレーム２０、半導体素子３０、接続層４０、回路基板５０、ワイヤ６０ａ及びワイヤ６０ｂの封止が行われる。樹脂封止工程Ｓ２は、例えば、トランスファーモールド法により行われる。樹脂封止工程Ｓ２は、射出成形法又はコンプレッション成形法により行われてもよい。
図７は、半導体装置１００の製造方法における樹脂封止工程Ｓ２を説明する説明図である。樹脂封止工程Ｓ２では、第１に、金型２００が準備される。図７に示されるように、金型２００は、上型２１０と、下型２２０とを有している。金型２００の内部には、上型２１０及び下型２２０により画されているキャビティ２３０がある。樹脂封止工程Ｓ２では、第２に、絶縁基材１０、リードフレーム２０、半導体素子３０、接続層４０、回路基板５０、ワイヤ６０ａ及びワイヤ６０ｂが、キャビティ２３０内に配置される。
下型２２０は、支持部２２１を有している。支持部２２１の数は、少なくとも１つである。支持部２２１の数は、露出部５２となる回路基板５０の部分の数に等しい。露出部５２となる回路基板５０の部分は、上型２１０と支持部２２１とにより挟み込まれている。露出部５２となる回路基板５０の部分にある第１面５０ｂ及び第２面５０ｃは、平坦になるように設計又は追加工されていることが好ましい。
樹脂封止工程Ｓ２では、第２に、金型２００に未硬化の封止樹脂７０が供給される。これにより、キャビティ２３０内が未硬化の封止樹脂７０により充填される。但し、露出部５２となる回路基板５０の部分は上型２１０と支持部２２１とにより挟み込まれているため、未硬化の封止樹脂７０は、露出部５２となる回路基板５０の部分に供給されない。
樹脂封止工程Ｓ２では、第３に、キャビティ２３０内の未硬化の封止樹脂７０が加熱されることにより、硬化される。これにより、絶縁基材１０、リードフレーム２０、半導体素子３０、接続層４０、回路基板５０、ワイヤ６０ａ及びワイヤ６０ｂが、封止樹脂７０により封止される。なお、露出部５２となる回路基板５０の部分は上型２１０と支持部２２１とにより挟み込まれているため、露出部５２の厚さは、封止樹脂７０により封止されている回路基板５０の部分の厚さよりも小さくなる。
コネクタ取り付け工程Ｓ３では、コネクタ８０の取り付けが行われる。コネクタ８０の取り付けは、端子部８２をスルーホール５０ｄに挿入した状態で端子部８２と導電体膜５１とをはんだ付けすることにより行われる。以上により、図１、図２、図３、図４及び図５に示される構造の半導体装置１００が製造される。
（半導体装置１００の効果）
半導体装置１００では、封止樹脂７０から露出している回路基板５０の部分（露出部５２）にコネクタ８０が取り付けられているため、コネクタ８０を介して外部装置の制御基板と接続することができる。そのため、半導体装置１００によると、外部装置との接続が容易である。
半導体装置１００では、コネクタ８０により外部装置の制御基板と接続することができる結果、半導体装置１００の制御端子をリードフレーム２０から取り出す必要がない。そのため、半導体装置１００によると、リードフレーム２０の設計が容易となる。半導体装置１００の制御端子をリードフレーム２０から取り出す必要がなくなる結果、リード２２間の間隔を広くすることができる。そのため、半導体装置１００によると、半導体装置１００のフットプリントを大きくすることなくリード２２間の絶縁距離を確保することができる。
回路基板５０が複数の露出部５２を有している場合には、樹脂封止工程Ｓ２が行われている際に、回路基板５０が複数の箇所において上型２１０と支持部２２１とにより挟み込まれていることになる。そのため、この場合には、樹脂封止工程Ｓ２が行われている際に回路基板５０が傾いてしまうことが抑制される。
底部２１とリード２２との接続部にある段差の高さが０．３ｍｍ以下（リードフレーム２０の厚さの０．５倍以下）である場合には、リードフレーム２０の強度を確保しやすくなる。底部２１とリード２２との接続部にある段差の高さが０．１ｍｍ以上である場合には、絶縁基材１０とリードフレーム２０との間に充填される封止樹脂７０内にボイドが発生することが抑制される。
電気部品及び半導体素子が回路基板５０の第１面５０ｂ上及び第２面５０ｃ上の双方に配置されている場合には、回路基板５０の第１面５０ｂ側における熱膨張率と回路基板５０の第２面５０ｃ側における熱膨張率との差を小さくすることができるとともに、回路基板５０の剛性が高まる。そのため、この場合には、回路基板５０の反りを低減できる。
実施の形態２．
実施の形態２に係る半導体装置（以下「半導体装置１００Ａ」とする）を説明する。ここでは、半導体装置１００と異なる点を主に説明し、重複する説明は繰り返さない。
（半導体装置１００Ａの構成）
以下に、半導体装置１００Ａの構成を説明する。
図８は、半導体装置１００Ａの平面図である。図９は、図８中のＩＸ－ＩＸにおける断面図である。図１０は、図８中のＸ－Ｘにおける断面図である。図８、図９及び図１０に示されるように、半導体装置１００Ａは、露出部５２及びその周囲の構造が、半導体装置１００と異なっている。
図８、図９及び図１０に示されるように、半導体装置１００Ａでは、露出部５２と封止樹脂７０により封止されている回路基板５０の部分との境界に溝５３が形成されている。溝５３は、露出部５２を取り囲むように形成されている。溝５３は、露出部５２にある第１面５０ｂ及び第２面５０ｃに形成されている。露出部５２の第１面５０ｂは、溝５３において第２面５０ｃ側に窪んでいる。露出部５２の第２面５０ｃは、溝５３において第１面５０ｂ側に窪んでいる。
（半導体装置１００Ａの製造方法）
以下に、半導体装置１００Ａの製造方法を説明する。
図１１は、半導体装置１００Ａの製造方法を示す工程図である。図１１に示されるように、半導体装置１００Ａの製造方法は、コネクタ取り付け工程Ｓ３を有していない。コネクタ８０は、準備工程Ｓ１が行われる段階で、回路基板５０に既に接続されている。
図１２は、半導体装置１００Ａの製造方法における樹脂封止工程Ｓ２を説明する第１説明図である。図１３は、半導体装置１００Ａの製造方法における樹脂封止工程Ｓ２を説明する第２説明図である。図１２及び図１３に示されるように、半導体装置１００Ａの製造方法における樹脂封止工程Ｓ２に用いられる金型２００では、支持部２２１及び支持部２２１に対向している上型２１０の部分に、突起２４０が形成されている。突起２４０は、露出部５２となる回路基板５０の部分を取り囲むように形成されている。
突起２４０は、上型２１０及び下型２２０が型締めされた際に、露出部５２となる回路基板５０の部分の周囲にある第１面５０ｂ側及び第２面５０ｃ側を押し潰す。そのため、キャビティ２３０内に供給された未硬化の封止樹脂７０が露出部５２となる回路基板５０の部分に供給されない。突起２４０により押し潰された部分は、溝５３になる。このことを別の観点から言えば、溝５３は、突起２４０により形成された圧縮痕である。
（半導体装置１００Ａの効果）
以下に、半導体装置１００Ａの効果を説明する。
半導体装置１００Ａでは、突起２４０が露出部５２となる回路基板５０の部分の周囲にある第１面５０ｂ及び第２面５０ｃを押し潰すことにより露出部５２となる回路基板５０の部分に未硬化の封止樹脂７０が供給されることを防止している。そのため、半導体装置１００Ａによると、露出部５２となる回路基板５０の部分の周囲にある第１面５０ｂ及び第２面５０ｃに段差があっても、露出部５２となる回路基板５０の部分に未硬化の封止樹脂７０が供給されることが、より確実に抑制される。
実施の形態３．
実施の形態３に係る半導体装置（以下「半導体装置１００Ｂ」とする）を説明する。ここでは、半導体装置１００Ａと異なる点を主に説明し、重複する説明は繰り返さない。
（半導体装置１００Ｂの構成）
以下に、半導体装置１００Ｂの構成を説明する。
図１４は、半導体装置１００Ｂの平面図である。図１５は、図１４中のＸＶ－ＸＶにおける断面図である。図１６は、図１５の部分拡大図である。図１４、図１５及び図１６に示されるように、半導体装置１００Ｂでは、回路基板５０が、金属体５４を有している。
図１４、図１５及び図１６に示されるように、金属体５４は、側面５０ａ、側面５０ａに連なっている第１面５０ｂの周縁部及び側面５０ａに連なっている第２面５０ｃの周縁部を覆っている。金属体５４は、金属材料（例えば、銅）により形成されている。金属体５４の数は、複数である。図１４、図１５及び図１６に示される例では、金属体５４の数は、２つである。
図１４、図１５及び図１６に示されるように、金属体５４は、露出部５２と封止樹脂７０との境界にある。半導体装置１００Ｂでは、溝５３が、露出部５２と封止樹脂７０との境界に沿って延在しており、金属体５４上を通過している。半導体装置１００では、溝５３が露出部５２を取り囲むように形成されていなくてもよい。半導体装置１００Ｂでは、露出部５２の周囲にある側面５０ａが、封止樹脂７０により覆われていない。
（半導体装置１００Ｂの効果）
半導体装置１００Ｂの製造工程では、上型２１０及び下型２２０が型締めされた際に突起２４０が金属体５４に接触し、金属体５４を変形させる。その結果、変形した金属体５４が回路基板５０と上型２１０及び下型２２０との間の隙間を埋める。そのため、半導体装置１００Ｂによると、露出部５２の周囲にある側面５０ａに封止樹脂７０が回り込むことが抑制されている。
実施の形態４．
実施の形態４に係る半導体装置（以下「半導体装置１００Ｃ」とする）を説明する。ここでは、半導体装置１００と異なる点を主に説明し、重複する説明は繰り返さない。
図１７は、半導体装置１００Ｃの平面図である。図１７に示されるように、露出部５２は、平面視において（半導体装置１００の厚さ方向に沿って見た際に）、封止樹脂７０の外形線の内側にある。平面視における封止樹脂７０の外形線は、図１７中において、点線により示されている。平面視における封止樹脂７０の外形線は、封止樹脂７０に外接している矩形状である。
図１８は、半導体装置１００Ｃに用いられるリードフレーム２０の平面図である。露出部５２は上型２１０及び下型２２０により挟み込まれることになるため、図１８に示されるように、平面視において露出部５２と重なる位置にあるリードフレーム２０の部分は、除去されている。図１７中において、露出部５２の位置は、点線により示されている。
実施の形態５．
実施の形態５に係る電力変換装置（以下「電力変換装置３００」とする）を説明する。
実施の形態５は、実施の形態１から実施の形態４に係る半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、実施の形態５として、三相のインバータに本開示を適用した場合について説明する。
（電力変換装置３００の構成）
以下に、電力変換装置３００の構成を説明する。
図１９は、電力変換装置３００を適用した電力変換システムの構成を示すブロック図である。図１９に示されている電力変換システムは、電力変換装置３００、電源４１０及び負荷４２０から構成される。
電源４１０は、電力変換装置３００に直流電力を供給する直流電源である。電源４１０は、種々のもので構成することが可能である。電源４１０は、例えば、直流系統、太陽電池又は蓄電池で構成することができる。電源４１０は、交流系統に接続された整流回路又はＡＣ／ＤＣコンバータで構成してもよい。電源４１０は、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータで構成してもよい。
負荷４２０は、電力変換装置３００から供給された交流電力により駆動される三相の電動機である。なお、負荷４２０は、特定の用途に限られるものではない。負荷４２０は、各種電気機器に搭載された電動機である。負荷４２０は、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター又は空調機器向けの電動機として用いられる。
電力変換装置３００は、電源４１０と負荷４２０との間に接続されている三相のインバータである。電力変換装置３００は、電源４１０から供給された直流電力を交流電力に変換し、負荷４２０に交流電力を供給する。電力変換装置３００は、図１８に示されるように、直流電力を交流電力に変換して出力する主変換回路３０１と、主変換回路３０１を制御する制御信号を主変換回路３０１に出力する制御回路３０３とを有している。
（電力変換装置３００の詳細構成）
以下に、電力変換装置３００の構成の詳細を説明する。
主変換回路３０１は、図示されていないが、スイッチング素子と、還流ダイオードとを有している。主変換回路３０１は、スイッチング素子がスイッチングすることにより、電源４１０から供給される直流電力を交流電力に変換し、負荷４２０に供給する。
主変換回路３０１の具体的な回路構成は種々のものがあるが、実施の形態５に係る主変換回路３０１は、２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードとから構成されている。
主変換回路３０１のスイッチング素子及び各還流ダイオードの少なくともいずれかは、実施の形態１～実施の形態４のいずれかの半導体装置に相当する半導体装置３０２が有するスイッチング素子又は還流ダイオードである。
６つのスイッチング素子は、２つのスイッチング素子ごとに直列接続され上下アームを構成している。各上下アームは、フルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成している。各上下アームの出力端子、すなわち、主変換回路３０１の３つの出力端子は、負荷４２０に接続される。
主変換回路３０１は、各スイッチング素子を駆動する駆動回路（図示せず）を有している。この駆動回路は、半導体装置３０２に内蔵されていてもよく、半導体装置３０２とは別の構成であってもよい。この駆動回路は、主変換回路３０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路３０１のスイッチング素子の制御電極に供給する。
より具体的には、この駆動回路は、後述する制御回路３０３からの制御信号にしたがって、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合には、上記の駆動信号は、スイッチング素子の閾値電圧以上の電圧信号（オン信号）である。スイッチング素子をオフ状態に維持する場合には、駆動信号は、スイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路３０３は、負荷４２０に所望の電力が供給されるよう主変換回路３０１のスイッチング素子を制御する。より具体的には、負荷４２０に供給すべき電力に基づいて主変換回路３０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御により主変換回路３０１を制御することができる。制御回路３０３は、各時点においてオン状態となるべきスイッチング素子及びオフ状態となるべきスイッチング素子にそれぞれオン信号及びオフ信号が出力されるように、主変換回路３０１の駆動回路に制御指令（制御信号）を出力する。主変換回路３０１の駆動回路は、この制御信号にしたがって、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
（電力変換装置３００の効果）
電力変換装置３００によると、主変換回路３０１を構成する半導体装置３０２として実施の形態１～実施の形態４に係る半導体装置を適用するため、半導体装置３０２と制御回路３０３との接続を容易に行うことができる。
実施の形態５では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
今回開示された実施の形態は全ての点で例示であり、制限的なものではないと考えられるべきである。本開示の基本的な範囲は、上記の実施の形態ではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
１０ 絶縁基材、１０ａ 第１面、１０ｂ 第２面、１１ 絶縁シート、１２ 金属箔、２０ リードフレーム、２０ａ 第１面、２０ｂ 第２面、２１ 底部、２２ リード、２２ａ 貫通穴、３０ 半導体素子、４０ 接続層、５０ 回路基板、５０ａ 側面、５０ｂ 第１面、５０ｃ 第２面、５０ｄ スルーホール、５１ 導電体膜、５２ 露出部、５３ 溝、５４ 金属体、６０ａ，６０ｂ ワイヤ、７０ 封止樹脂、８０ コネクタ、８１ ケース部、８２ 端子部、８３ 接続層、１００，１００Ａ，１００Ｂ，１００Ｃ 半導体装置、２００ 金型、２１０ 上型、２２０ 下型、２２１ 支持部、２３０ キャビティ、２４０ 突起、３００ 電力変換装置、３０１ 主変換回路、３０２ 半導体装置、３０３ 制御回路、４１０ 電源、４２０ 負荷、Ｓ１ 準備工程、Ｓ２ 樹脂封止工程、Ｓ３ コネクタ取り付け工程。

Claims (13)

  1. 半導体装置であって、
    マウント面を有するリードフレームと、
    前記マウント面上に配置されている半導体素子と、
    前記半導体装置の厚さ方向において前記マウント面と離間して配置されており、かつ前記リードフレームに電気的に接続されている回路基板と、
    前記リードフレーム、前記半導体素子及び前記回路基板を封止している封止樹脂と、
    端子部を有するコネクタとを備え、
    前記リードフレームは、前記封止樹脂から露出しているリードを有し、
    前記回路基板は、前記封止樹脂から露出している少なくとも１つの露出部を有し、
    前記少なくとも１つの露出部のうちの１つには、前記コネクタの前記端子部が前記封止樹脂から露出して電気的に接続されている、半導体装置。
  2. 前記少なくとも１つの露出部の厚さは、前記封止樹脂により封止されている前記回路基板の部分の厚さよりも小さい、請求項１に記載の半導体装置。
  3. 前記少なくとも１つの露出部と前記封止樹脂との境界にある前記回路基板の部分には、溝が形成されている、請求項１に記載の半導体装置。
  4. 前記溝は、前記少なくとも１つの露出部の各々を取り囲むように形成されている、請求項３に記載の半導体装置。
  5. 前記回路基板は、側面を有し、
    前記少なくとも１つの露出部の周囲にある前記側面は、前記封止樹脂により覆われている、請求項３又は請求項４に記載の半導体装置。
  6. 前記回路基板は、側面と、前記側面に連なっている第１面及び第２面とを有し、
    前記回路基板は、複数の金属体を有し、
    前記複数の金属体の各々は、前記側面、前記側面に連なっている前記第１面の周縁部及び前記側面に連なっている前記第２面の周縁部を覆っており、
    前記複数の金属体の各々は、前記少なくとも１つの露出部と前記封止樹脂との境界にあり、
    前記溝は、前記複数の金属体上を通過している、請求項３に記載の半導体装置。
  7. 前記少なくとも１つの露出部の各々の周囲にある前記側面は、前記封止樹脂から露出している、請求項６に記載の半導体装置。
  8. 前記少なくとも１つの露出部の数は、２以上である、請求項１～請求項４のいずれか１項に記載の半導体装置。
  9. 前記少なくとも１つの露出部のうちの１つには、前記コネクタの前記端子部が挿入されるスルーホールが形成されている、請求項１～請求項８のいずれか１項に記載の半導体装置。
  10. 前記半導体装置の厚さ方向に沿って見た際に、前記少なくとも１つの露出部は、前記封止樹脂の外形線よりも内側にある、請求項１に記載の半導体装置。
  11. 前記リードには、ねじが挿通される貫通穴が形成されている、請求項１～請求項１０のいずれか１項に記載の半導体装置。
  12. 前記コネクタは、前記半導体装置の制御端子をなしており、
    前記リードは、前記半導体装置の主回路端子をなしている、請求項１～請求項１１のいずれか１項に記載の半導体装置。
  13. 請求項１～請求項１２のいずれか１項に記載の前記半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。
JP2021549825A 2021-05-11 2021-05-11 半導体装置及び電力変換装置 Active JP7026861B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/017891 WO2022239112A1 (ja) 2021-05-11 2021-05-11 半導体装置及び電力変換装置

Publications (2)

Publication Number Publication Date
JP7026861B1 true JP7026861B1 (ja) 2022-02-28
JPWO2022239112A1 JPWO2022239112A1 (ja) 2022-11-17

Family

ID=81175163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021549825A Active JP7026861B1 (ja) 2021-05-11 2021-05-11 半導体装置及び電力変換装置

Country Status (4)

Country Link
JP (1) JP7026861B1 (ja)
CN (1) CN117242569A (ja)
DE (1) DE112021007636T5 (ja)
WO (1) WO2022239112A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7237258B1 (ja) * 2022-07-07 2023-03-10 三菱電機株式会社 半導体装置および電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270602A (ja) * 1997-03-27 1998-10-09 Fujitsu Ten Ltd 電子回路装置、該電子回路装置の封止層の形成方法、回路基板、及び前記封止層の形成に使用する金型
JP2009278134A (ja) * 2009-08-24 2009-11-26 Hitachi Ltd パワーモジュールおよびインバータ
JP2014022444A (ja) * 2012-07-13 2014-02-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2019075249A (ja) * 2017-10-13 2019-05-16 株式会社デンソー 電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270602A (ja) * 1997-03-27 1998-10-09 Fujitsu Ten Ltd 電子回路装置、該電子回路装置の封止層の形成方法、回路基板、及び前記封止層の形成に使用する金型
JP2009278134A (ja) * 2009-08-24 2009-11-26 Hitachi Ltd パワーモジュールおよびインバータ
JP2014022444A (ja) * 2012-07-13 2014-02-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2019075249A (ja) * 2017-10-13 2019-05-16 株式会社デンソー 電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7237258B1 (ja) * 2022-07-07 2023-03-10 三菱電機株式会社 半導体装置および電力変換装置
WO2024009458A1 (ja) * 2022-07-07 2024-01-11 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
DE112021007636T5 (de) 2024-02-22
CN117242569A (zh) 2023-12-15
WO2022239112A1 (ja) 2022-11-17
JPWO2022239112A1 (ja) 2022-11-17

Similar Documents

Publication Publication Date Title
US11244836B2 (en) Semiconductor apparatus, power conversion device, and method for manufacturing semiconductor apparatus
JP7014012B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN110137140B (zh) 功率模块以及电力变换装置
JP7047900B2 (ja) 半導体装置および電力変換装置ならびに半導体装置の製造方法
JP7026861B1 (ja) 半導体装置及び電力変換装置
WO2020157965A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
US11404340B2 (en) Semiconductor device and power conversion apparatus
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
CN112204729A (zh) 半导体装置以及电力变换装置
US20230178506A1 (en) Power semiconductor apparatus and method of manufacturing the same, and power conversion apparatus
CN113841235B (zh) 半导体模块、半导体模块的制造方法以及电力变换装置
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6279186B1 (ja) 半導体装置および電力変換装置
US11784105B2 (en) Semiconductor device and power converter
JP6777109B2 (ja) 半導体装置、その製造方法及び電力変換装置
US20230411253A1 (en) Semiconductor device, semiconductor device group, and power conversion apparatus
JP6851559B1 (ja) 半導体装置および電力変換装置
JP7493605B2 (ja) 半導体モジュール、その製造方法及び電力変換装置
WO2022054560A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
WO2024009458A1 (ja) 半導体装置および電力変換装置
US20220223546A1 (en) Semiconductor device and power converter
JP2022067815A (ja) 半導体装置、電力変換装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210825

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220215

R150 Certificate of patent or registration of utility model

Ref document number: 7026861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150