CN112204729A - 半导体装置以及电力变换装置 - Google Patents

半导体装置以及电力变换装置 Download PDF

Info

Publication number
CN112204729A
CN112204729A CN201980035601.7A CN201980035601A CN112204729A CN 112204729 A CN112204729 A CN 112204729A CN 201980035601 A CN201980035601 A CN 201980035601A CN 112204729 A CN112204729 A CN 112204729A
Authority
CN
China
Prior art keywords
electrode terminal
semiconductor device
surface side
filling member
metal member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980035601.7A
Other languages
English (en)
Inventor
小杉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112204729A publication Critical patent/CN112204729A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

得到抑制产生填充构件与金属端子的剥离的半导体装置。半导体装置具备：绝缘基板(6)，具有表面和背面，在表面接合有半导体元件(7)；基底板(1)，接合于绝缘基板(6)的背面；壳体构件(2)，包围绝缘基板(6)；填充构件(10)，具有上表面，覆盖绝缘基板(6)，被填充于由基底板(1)和壳体构件(2)包围的区域；以及板状的金属构件(11)，在填充构件(10)内拐到填充构件(10)的上表面侧，一端与绝缘基板(6)的表面接合，另一端与壳体构件(2)的内壁分离，从填充构件(10)的上表面露出。

Description

半导体装置以及电力变换装置
技术领域
本发明涉及半导体装置以及具备该半导体装置的电力变换装置。
背景技术
一般而言，出于应对高电压、大电流的目的而将通电路径设为元件的纵向这类型的半导体元件被称为功率半导体元件(例如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)、双极型晶体管、二极管等)。
功率半导体元件被安装于电路基板上并由填充构件封装而成的半导体装置在工业设备、汽车、铁路等广大领域中被使用。近年来，随着搭载有半导体装置的设备的性能提升，如增加额定电压及额定电流、扩大使用温度范围(高温化、低温化)等对半导体装置的性能提升的要求不断增长。
作为半导体装置的封装构造，被称为壳体型的封装构造是主流。在壳体型的半导体装置中，出于在施加高电压时防止绝缘不良的目的，在壳体内填充有填充构件，一般而言，作为半导体装置的填充构件，使用由硅酮凝胶所代表的绝缘性凝胶状填充剂或环氧树脂等热固性树脂。
在半导体装置的制造时，在将固化前的液态的填充构件填充于半导体装置的壳体内时，填充构件有时会卷入气泡。由于填充构件卷入气泡而半导体装置有可能产生故障。因此，作为去除填充构件内的气泡(消泡处理)的方法，进行如下处理：在填充构件处于固化前的液态状态下，将半导体装置配置于平坦的平面上并暴露于低压(降压)环境下。当半导体装置被暴露于低压环境下时，填充构件内的气泡扩大，气泡在填充构件内上升，最终被排出到填充构件之外。
作为以往的半导体装置，公开了如下半导体装置：具有在填充构件内具有平坦部的引线及引线与壳体等的接触部(例如专利文献1)。
然而，在专利文献1所记载的以往的半导体装置中，在消泡处理时将半导体装置配置于平坦的平面上的情况下，在填充构件内存在如引线那样与平坦的平面平行的平坦部。因此，即使气泡在填充构件内上升，有时也由于引线的平坦部而无法进一步向上方上升并残留于填充构件内。当在该状态下进行填充构件的固化处理而在固化后的填充构件内部残留有气泡时，有时会以残留的气泡为起点在引线与填充构件之间产生剥离。
于是，作为用于解决该技术课题的半导体装置，公开了如下半导体装置：在填充构件内具有倾斜的引线及引线与壳体等的接触部(例如专利文献2)。如这种方式，通过使填充构件内的引线倾斜来使引线下表面侧的气泡沿着倾斜的引线向填充构件的上部侧上升，能够减少引线下表面的气泡残留。
现有技术文献
专利文献
专利文献1：日本特开2007-329362号(第4页，第1图)
专利文献2：日本特开平9-74115号(第3页，第1图)
发明内容
发明所要解决的技术课题
然而，在专利文献2所记载的以往的半导体装置中，在消泡处理时将半导体装置配置于平坦的平面上的情况下，在填充构件内存在倾斜的引线及引线与壳体等的接触部。因此，气泡沿着倾斜的引线向填充构件的上部上升，能够减少在引线下表面侧的气泡残留。但是，在引线与壳体等的接触部中，气泡有时无法进一步向上方上升而残留于填充构件内的引线与壳体等的接触部。当在该状态下进行填充构件的固化处理而在固化后的填充构件内部残留有气泡时，有时会以残留的气泡为起点在引线与壳体等的接触部处的引线与填充构件之间产生剥离。
该发明是为了解决如上述的技术课题而做出的，目的在于得到减少填充构件内的气泡、抑制金属构件与填充构件之间的剥离的半导体装置。
用于解决技术课题的技术方案
该发明的半导体装置具备：绝缘基板，具有表面和背面，在表面接合有半导体元件；基底板，接合于绝缘基板的背面；壳体构件，包围绝缘基板；填充构件，具有上表面，覆盖绝缘基板，被填充于由基底板和壳体构件包围的区域；以及板状的金属构件，在填充构件内拐到填充构件的上表面侧，一端与绝缘基板的表面接合，另一端与壳体构件的内壁分离，从填充构件的上表面露出。
发明效果
根据该发明，由于将金属构件拐到填充构件的上表面侧，另一端与壳体构件的内壁分离而从填充构件的上表面露出，因此能够减少填充材料内的气泡，能够抑制金属构件与填充构件的剥离。
附图说明
图1为示出该发明的实施方式1的半导体装置的平面构造示意图。
图2为示出该发明的实施方式1的半导体装置的截面构造示意图。
图3为示出该发明的实施方式1的半导体装置的其它金属构件的截面构造示意图。
图4为示出该发明的实施方式1的半导体装置的其它金属构件的截面构造示意图。
图5为示出该发明的实施方式1的其它半导体装置的截面构造示意图。
图6为示出该发明的实施方式2的半导体装置的截面构造示意图。
图7为示出该发明的实施方式2的半导体装置的金属构件的截面构造示意图。
图8为示出该发明的实施方式2的半导体装置的其它金属构件的截面构造示意图。
图9为示出该发明的实施方式2的半导体装置的其它金属构件的截面构造示意图。
图10为示出该发明的实施方式3的半导体装置的截面构造示意图。
图11为示出该发明的实施方式3的半导体装置的金属构件的平面构造示意图。
图12为示出该发明的实施方式3的半导体装置的其它金属构件的平面构造示意图。
图13为示出应用了该发明的实施方式1至3的半导体装置的电力变换系统的结构的框图。
附图标记
1：基底板；2：壳体构件；3：绝缘层；4、5：金属层；6：绝缘基板；7：半导体元件；8：接合材料；9：键合线；10：填充构件；11：电极端子；11a：接合部；11b、11f：腿部；11c、11e：弯曲部；11d：倾斜部；11g：端子部；11h：通孔；100、200、300、400、2002：半导体装置；1000：电源；2000：电力变换装置；2001：主变换电路；2003：控制电路；3000：负载。
具体实施方式
首先，参照附图对本发明的半导体装置的整体结构进行说明。此外，图是示意性的，不反映所示出的构成要素的准确大小等。另外，附加相同附图标记的部位为相同或与之相当的部位，这在说明书全文中是共同的。
实施方式1.
图1为示出该发明的实施方式1的半导体装置的平面构造示意图。图2为示出该发明的实施方式1的半导体装置的截面构造示意图。图1中的单点划线AA处的截面构造示意图为图2。在图中，半导体装置100具备基底板1、壳体构件2、绝缘基板6、半导体元件7、接合材料8、键合线9、填充构件10、作为金属构件的电极端子11。
在图1中，壳体构件2以包围绝缘基板6的方式与基底板1的外周部接合。电极端子11的一部分被配置于壳体构件2的上部，以便与外部进行电连接。
在图2中，绝缘基板6具备陶瓷等绝缘层3和形成于绝缘层3的表面及背面的金属层4、5。作为绝缘层3，能够使用氮化硅(Si3N4)、氮化铝(AlN)、氧化铝(AlO：氧化铝(alumina))、含有氧化锆(Zr)的氧化铝、氮化硼(BN)。尤其是，从导热性的方面而言，优选AlN、Si3N4，从材料强度的方面而言更优选Si3N4。另外也可以使用环氧树脂等作为绝缘层3。
绝缘基板6具备散热性和绝缘性，不限于上述材料，也可以在如分散有陶瓷粉末的树脂固化物或嵌入有陶瓷板的树脂固化物等绝缘层3设置金属层4、5而成。
另外，在绝缘基板6的绝缘层3为分散有陶瓷粉末的树脂固化物的情况下，作为绝缘层3中使用的陶瓷粉末，使用AlO、SiO2、AlN、BN、Si3N4等，但不限定于此，也可以使用金刚石、碳化硅(SiC)、氧化硼(B2O3)等。还可以使用硅树脂、丙烯酸树脂等树脂制的粉末。
作为这些粉末的形状，多使用球状，但不限定于此，也可以使用碎状、粒状、鳞片状、聚集体(aggregate)等。关于粉体的填充量，只要填充有可得到所需的散热性和绝缘性的量即可。作为绝缘基板6中使用的树脂，通常使用环氧树脂，但不限定于此，也可以使用聚酰亚胺树脂、硅酮树脂、丙烯酸树脂等，只要是兼具绝缘性和粘合性的材料就可以使用。
关于形成于绝缘层3的两面(表面、背面)的金属层4、5，使用尺寸(大小)、厚度都相同的金属。但是由于在金属层4、5分别形成有电路，因此图案形状有时会不同。另外，金属层4、5的大小小于绝缘层3。通过使金属层4、5的大小小于绝缘层3，从而能够扩大金属层4、5之间的爬电距离而确保绝缘性。进一步地，通过使金属层5的大小小于绝缘层3，从而能够使填充构件10包绕于绝缘层3的背面侧。
作为金属层4、5，能够使用导电性、导热性优异的金属，例如铝及铝合金(ALSIC等)、铜及铜合金(CuMo等)、铁等。尤其是，从导热、导电的观点而言，优选使用铜。但是不限定于此，只要为具有所需的散热特性的材料即可。另外，可以使用将它们复合而成的材料。进一步地，可以使用铜/殷钢/铜等的复合材料。另外，可以对金属层4、5的表面进行镀镍，但不限定于此，也可以进行镀金、镀锡，只要为能够对半导体元件7供给所需的电流和电压的构造即可。
在绝缘层3的表面侧的金属层4上，在预定位置搭载有半导体元件7。半导体元件7经由例如焊料等接合材料8而电接合于绝缘层3的表面侧的金属层4上。另外，例如，作为半导体元件7，使用控制大电流的MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate BipolarTransistor，绝缘栅双极型晶体管)等电力控制用半导体元件(开关元件)、回流用的二极管等。
作为构成半导体元件7的材料，例如除了硅(Si)以外还能够应用作为宽带隙半导体的SiC。将它们用作基板材料的Si半导体元件或SiC半导体元件被应用。另外，作为宽带隙半导体，有氮化镓(GaN)基材料或金刚石(C)等。在使用宽带隙半导体的情况下，由于允许电流密度高且电力损耗也低，因此可以减少部件数量，所以能够使半导体装置小型化。
在绝缘基板6的表面侧的金属层4与半导体元件7的接合中，通常使用焊料作为接合材料8。然而，接合材料8不限定于焊料，除了焊料以外，还能够应用例如烧结银、导电性粘合剂、液相扩散材料等。与焊料材料相比较，烧结银或液相扩散材料的熔融温度高，在绝缘基板6的背面侧的金属层5与基底板1接合时不会再熔融，半导体元件7与绝缘基板6的接合可靠性提高。
进一步地，由于烧结银或液相扩散材料的熔融温度高于焊料，因此能够使半导体装置100的工作温度提高。由于烧结银的导热性优于焊料，因此半导体元件7的散热性提高从而可靠性提高。由于液相扩散材料能够以比烧结银低的负荷进行接合，因此加工性良好，能够防止因接合负荷对半导体元件7的损伤的影响。
基底板1经由焊料等接合材料8而接合于绝缘基板6的背面侧的金属层5。基底板1成为半导体装置100的底板，形成由配置于基底板1周围的壳体构件2和基底板1包围的区域。作为基底板1的材料，使用铜或铝等。另外，可以对基底板1的表面进行镀镍，但不限定于此，也可以进行镀金、镀锡。
作为用于接合绝缘基板6的背面侧的金属层5与基底板1的接合材料8，能够使用例如焊料。作为焊料，从接合可靠性的观点而言，优选Sn-Sb组分型的焊料材料。关于绝缘基板6的背面侧的金属层5与基底板1的接合，和绝缘基板6的表面侧的金属层4与半导体元件7的接合的情况同样地，除了焊料以外还能够应用烧结银及液相扩散材料。
在此，也能够不通过绝缘基板6而通过绝缘片材来确保绝缘性。在该情况下，例如，在基底板1直接粘贴绝缘片材，在绝缘片材上通过焊料等按照形成有布线图案的金属层4、半导体元件7的顺序进行接合而层叠。
在基底板1中，至少作为绝缘基板6侧的表面侧为平坦的面，通常表面、背面都是平坦的板。
要求壳体构件2在半导体装置100的使用温度区域内不发生热变形而且维持绝缘性。因此作为壳体构件2，优选为热软化点高的树脂材料，例如使用PPS(Poly PhenyleneSulfide，聚苯硫醚)树脂、PBT(Polybutylene terephthalate，聚对苯二甲酸丁二酯)树脂等软化点高的树脂。然而，只要在半导体装置100的使用温度区域内不发生热变形且具有绝缘性即可，无特别限定。
使用粘合剂(未图示)来粘合壳体构件2和基底板1。粘合剂被填充于壳体构件2的底面与基底板1之间。作为粘合剂的材料，一般使用硅酮树脂、环氧树脂等，在壳体构件2及基底板1中的至少一方涂布粘合剂，将壳体构件2和基底板1固定之后通过热固化而使其粘合。
电极端子11被嵌入成型(insert-molded)或外接成型(outsert-molded)于壳体构件2，被用于与外部的电流及电压的输入/输出。电极端子11的一部分被配置于填充构件10内，向着填充构件10的上表面侧转拐(倾斜)。电极端子11的一端弯曲而与绝缘基板6的表面(金属层4)接合。电极端子11的另一端弯曲而从填充构件10的上表面露出(突出)。电极端子11的另一端侧与壳体构件2的内壁(侧面)分离地配置于壳体构件2内。另外，电极端子11的另一端侧为从壳体构件2的上部侧向壳体构件2的外部突出的构造。
电极端子11具备接合部11a、腿部11b、11f、弯曲部11c、11e、倾斜部(斜部)11d及端子部11g。电极端子11的接合部11a接合于绝缘基板6的表面侧的金属层4的预定位置。电极端子11的端子部11g为与外部的电连接部。电极端子11的倾斜部11d为电极端子11转拐的部分，被配置于填充构件10内，以直线形状(线性地)拐到填充构件10的上表面侧。从电极端子11的接合部11a侧向着电极端子11的端子部11g侧地向填充构件10的上表面侧倾斜。换言之，电极端子11随着从一端向着另一端，以与填充构件10的上表面的距离变近的方式转拐(倾斜)。另外，电极端子11的倾斜部11d将一端侧的弯曲部11c与另一端侧的弯曲部11e连续地直接连接。
电极端子11的弯曲部11c、11e形成于电极端子11的倾斜部11d的两端(两侧)。换言之，电极端子11的倾斜部11d形成于一端侧的弯曲部11c与另一端侧的弯曲部11e之间。另外，电极端子11的弯曲部11c、11e配置于填充构件10内。在电极端子11的一端侧的一方的弯曲部11c(第1弯曲部)经由腿部11b(第1腿部)与接合部11a连接。在电极端子11的另一端侧的另一方的弯曲部11e(第2弯曲部)经由腿部11f(第2腿部)与端子部11g连接。各个弯曲部11c、11e以各个腿部11b、11f与壳体构件2的内壁面平行的方式将倾斜部11d与接合部11a或端子部11g连接。在此，所谓弯曲部11c、11e以使得与壳体构件2的内壁面平行的方式进行配置是指，在各个弯曲部11c、11e与倾斜部11d的连接部位处，在后述的填充构件10内部产生的气泡能够不停留于该连接部位而移动的范围的平行度。另外，电极端子11的腿部11f与壳体构件2的内壁(侧面)分离(具有间隙)地配置。如此，电极端子11的腿部11f与壳体构件2的内壁分离地配置，由此在半导体装置100的制造时，在填充构件10内产生并向填充构件10的上表面上升的气泡能够在电极端子11的下表面侧不残留(滞留)而向填充构件10的外部排出。因此能够减少填充构件10内的气泡。
如上所述，作为电极端子11，最好在填充构件10内部在两个以上部位弯曲。电极端子11在两个以上部位弯曲，从而在填充构件10的内部得到相对于基底板1的表面转拐的面(非平行的面)，因此填充构件10内部的气泡最终能够逸出(排出)至填充构件10之外。另外，通过使电极端子11的一部分弯曲，从而能够确保电极端子11与其它构件的间隔，例如，在半导体装置100的制造时，能够提高电极端子11的下部侧的绝缘基板6与电极端子11之间的填充构件10的填充性。
电极端子11为板状的形状。作为电极端子11，例如，能够使用通过蚀刻、冲模等将厚度0.5mm的铜板加工成预定形状而成的部件。另外，电极端子11的倾斜部11d能够通过弯折加工、冲压等嵌入模具而成型，只要是能够形成所需的转拐(倾斜)的方法即可，没有特别限定。作为电极端子11的材料，也能够使用例如铝、铝合金或铜合金等的板状构件。
键合线9将金属层4间或半导体元件7与电极端子11电连接。键合线9例如为线径0.1～0.5mm的铝合金制或铜合金制的线材。另外，作为键合线9，能够根据半导体元件7的电流密度等使用所需的粗细(大小)的线材，设置所需的根数。此外，在此使用键合线9进行连接，但也可以使用带(板状构件)进行连接。另外，作为将键合线9与被接合部进行接合的方法或构造，能够使用使铜、锡等金属片熔融的熔融金属接合、超声接合等，只要是能够将所需的电流和电压供给至半导体元件7的方法/构造即可，没有特别限定。
出于确保半导体装置100内部的绝缘性的目的，填充构件10被填充于由壳体构件2和基底板1包围的区域内。填充构件10将绝缘层3、金属层4、5、半导体元件7、键合线9及电极端子11的一部分密封。作为填充构件10，使用如硅酮凝胶的硅酮产品，但不限定于此，也可以是添加有氧化铝、二氧化硅等导热性优异的无机填料的树脂。另外，作为树脂，只要为环氧树脂、酚醛树脂、聚酰亚胺树脂等兼具期望的绝缘性、耐热性、粘合性的材料即可。
在填充构件10的消泡处理时，在不将半导体装置100配置于平坦的平面上、而是配置于斜面上的情况下，填充构件10中的气泡向斜面的上方移动，但是当固化处理前(未固化)的填充构件10的粘度低时，在消泡处理期间填充构件10有可能从壳体构件2的内部泄露到外部。另外，当填充构件10的粘度高时，不从壳体构件2的内部泄露到外部，但是无法填充至构件之间等窄间隙区域，无法发挥作为填充构件10的作用。因此作为填充构件10，材料受限并且选择的自由度受损。然而，在本实施方式1中，填充构件10的消泡处理是将半导体装置100配置于平面上来进行的。作为该情况下的填充构件10的粘度(粘性)，由于将半导体装置100配置于平坦的平面上，因此没有如上述的填充构件10的粘度的限制，能够自由选择以便兼具绝缘性、耐热性、粘合性。
盖件(未图示)根据需要而使用，被配置于壳体构件2的上部侧(与基底板1相接的相反侧)。通过盖件将半导体装置的内部与外部分开，防止粉尘等侵入半导体装置的内部。盖件通过粘合剂(未图示)或螺钉(未图示)而被固定于壳体构件2。
接下来参照图2对本实施方式1的电极端子11的功能及效果进行说明。
在图2中，电极端子11在填充构件10的内部拐到填充构件10的上表面侧。电极端子11转拐的部分为倾斜部11d。从构造的角度而言，电极端子11的倾斜部11d在连结电极端子11的一端和电极端子11的另一端的方向的截面中拐到填充构件10的上表面侧。换言之，电极端子11的倾斜部11d在连结接合部11a和端子部11g的方向的截面中拐到填充构件10的上表面侧。从电特性的角度而言，电极端子11的倾斜部11d在与流过电极端子11的电流方向相同的方向(平行的方向)的截面中向填充构件10的上表面侧倾斜。即，电极端子11的倾斜部11d为随着从一端向着另一端而向填充构件10的上表面侧转拐(倾斜)的构造。例如在图2中，电极端子11的倾斜部11d以如下方式倾斜：随着从金属层4上向着壳体构件2，与绝缘基板6表面的距离远离，与填充构件11上表面的距离变近。在此，在电极端子11中，电流在电极端子11的接合部11a与端子部11g之间流动。
在半导体装置100的制造工序中，在由基底板1和壳体构件2包围的区域内，填充具有预定粘度的填充构件10。此时，在由基底板1和壳体构件2包围的区域内配置有绝缘基板6，其中在基底板1的表面使用接合材料8与绝缘基板6的背面的金属层5接合。在绝缘基板6的表面侧的金属层4，使用接合材料8将半导体元件7接合于预定位置。另外，多个金属层4及半导体元件7被使用键合线9电连接。进一步地，在金属层4的预定位置接合有电极端子11。
接下来，为了从填充构件10内去除(排出)残留于填充构件10内部的气泡，进行对填充有填充构件10的半导体装置100的消泡处理。通常，消泡处理通过如下方式来进行处理：在消泡处理装置内，将半导体装置100配置于平面上以使填充构件10的上表面变得平坦，将消泡处理装置内设为降压状态。
在消泡处理后，进行固化处理以使填充构件10固化，根据需要使用盖件在壳体构件2的上部侧配置盖件，由此半导体装置100完成。
在上述的消泡处理工序中，当填充构件10内部的电极端子11不是向填充构件10的上表面侧倾斜的形状(电极端子11具有平坦部)的情况下，变得很可能在填充构件10内的电极端子11的下侧处产生的气泡由于浮力等向填充构件10的上表面侧上升而残留于电极端子11的平坦部的下表面侧。当使半导体装置100在气泡残留于电极端子11的平坦部的下表面侧的状态下工作时，半导体装置100自身或电极端子11的温度上升，气泡随着周边温度的上升而扩大。
因此在残留有气泡的电极端子11的平坦部的下表面侧附近，在电极端子11与填充构件10之间产生剥离。另外，当气泡扩大、剥离扩展时，例如在电极端子11与绝缘基板6的金属层5之间或电极端子11与基底板1之间产生绝缘击穿，半导体装置100的可靠性劣化。进一步地，即使未产生半导体装置100的绝缘击穿，但一般也认为由于气泡扩大而产生半导体装置100的外观不良。另外，一般认为在电极端子11具有与壳体构件2的内壁相接的形状的情况下，在电极端子11与壳体构件2的内壁的接触部处气泡残留于填充构件10内。在该情况下，在电极端子11与壳体构件2的接触部处，在电极端子11与填充构件10之间也产生剥离。其结果是半导体装置100的可靠性劣化。
然而，在本实施方式1中，由于设为将电极端子11的倾斜部11d拐到填充构件10的上表面侧的形状，因此在填充构件10中产生的气泡不停留在电极端子11的下部而能够沿着电极端子11的倾斜部11d向填充构件10的上表面侧移动(上升)。因此气泡能够从填充构件10的上表面向外部逸出，能够抑制因气泡残留而产生电极端子11与填充构件10的界面处的剥离。其结果是能够防止半导体装置100的绝缘不良和外观不良。
另外，从电极端子11的倾斜部11d的弯曲部11e连续地形成的腿部11f与壳体构件2的内壁分离地配置，因此沿着电极端子11的倾斜部11d上升而来的气泡不残留在壳体构件2的内壁附近的填充构件10内部而能够向填充构件10的上表面侧上升。因此气泡能够从填充构件10的上表面向外部逸出，能够抑制因气泡残留而产生电极端子11与填充构件10的界面处的剥离。其结果是能够防止半导体装置100的绝缘不良和外观不良。
图3为示出该发明的实施方式1的半导体装置的其它金属构件的截面构造示意图。图4为示出该发明的实施方式1的半导体装置的其它金属构件的截面构造示意图。在图中，电极端子11具备接合部11a、腿部11b、11f、弯曲部11c、11e、倾斜部11d及端子部11g。
作为电极端子11的倾斜部11d，只要呈直线状(线性)地拐到填充构件10的上表面侧以使气泡能够移动即可。优选地，电极端子11的倾斜部11d与绝缘基板6的表面成5度以上90度以下的角度。另外，作为电极端子11的倾斜部11d，不限定于直线状的平面，只要气泡不残留于电极端子11的下表面侧而能够沿着电极端子11的倾斜部11d向填充构件10的上表面侧移动即可，可以为如图3所示的倾斜面连续的形状、倾斜的台阶状的形状(多级形状)。
进一步地，可以为如图4所示的在电极端子11的下表面侧具有凸形(在绝缘基板6的表面侧呈凸形)的曲率的(弯曲的)形状。另外，只要在气泡不残留于电极端子11的下表面侧而能够沿着电极端子11的形状向填充构件10的上表面侧移动的范围内即可，也可以与图4相反，为在电极端子11的上表面侧具有凸形的曲率的(弯曲的)形状。
进一步地，电极端子11的倾斜部11d的倾斜角度无需为恒定。例如，可以为具有多个角度的倾斜部的组合，可以具有多个曲率，也可以对在电极端子的上表面或下表面具有凸形的曲率的形状进行组合，只要在填充构件10内部产生的气泡能够沿着倾斜部11d向填充构件10的上方侧移动即可。
图5为示出该发明的实施方式1的其它半导体装置的截面构造示意图。在图中，半导体装置200具备基底板1、壳体构件2、绝缘基板6、半导体元件7、接合材料8、键合线9、填充构件10、作为金属构件的电极端子11。在图5中，示出两个(片)电极端子11上下平行地配置而被用作平行平板的情况。上侧和下侧的电极端子11的对应的部分为相同部位，为了方便起见，对下侧的电极端子11附加附图标记。
如图5所示，在半导体装置200中，由于电气设计，有时两个(片)电极端子11平行地配置。通过设为这样的电极端子构造，即使在流过1个电极端子11的电流量(电流密度)相同的情况下，也能够不使半导体装置大型化而增加流过电极端子11的电流量。或者，在流过电极端子11的电流量相同的情况下，能够减少1个电极端子11的电流密度。通过设为这样的结构，能够抑制半导体装置工作时的发热。
即使在设为这样的构造的情况下，由于电极端子11的倾斜部11d拐到填充构件10的上表面侧，因此不仅能够维持平行平板状态，电极端子11的下表面侧的气泡还能够沿着电极端子11的倾斜部11d上升，能够制作在电极端子11的下表面侧不残留气泡的半导体装置。此外，虽然将电极端子11的端子部11g设置于基底板1的外周部的壳体构件2的上部侧，但即使在将电极端子11的端子部11g形成于绝缘基板6的中央部上的情况下，也能够得到同样效果。换言之，在将电极端子11的端子部11g(另一端)设置于比电极端子11的接合部11a(一端)更靠壳体构件2侧的情况下和将电极端子11的接合部11a(一端)设置于比电极端子11的端子部11g(另一端)更靠壳体构件2侧的情况下，能够得到同样效果。
在如以上地构成的半导体装置100、200中，由于电极端子11配置于填充构件10内并拐到填充构件10的上表面侧，电极端子11的另一端设为与壳体构件2的内壁分离、从填充构件10的上表面露出的形状，因此气泡不残留于填充构件10内的电极端子11的下表面侧而能够抑制填充构件10与电极端子11的剥离。
另外，电极端子11配置于填充构件10内，向着填充构件10的上表面侧转拐，电极端子11的另一端设为与壳体构件2的内壁分离、从填充构件10的上表面露出的形状，因此气泡不残留于填充构件10内的电极端子11的下表面侧，填充构件10与电极端子11的剥离被抑制，能够改善绝缘特性，能够提高半导体装置的可靠性。
进一步地，电极端子11设为在连结电极端子11的一端和电极端子11的另一端的方向的截面中拐到填充构件10的上表面侧的形状，因此气泡不残留于填充构件10内的电极端子11的下表面侧，能够抑制填充构件10与电极端子11的剥离。其结果是通过抑制填充构件10与电极端子11的剥离而能够改善绝缘特性，能够提高半导体装置的可靠性。
另外，电极端子11设为在与电极端子11的电流流动的方向平行的方向的截面中拐到填充构件10的上表面方向的形状，因此气泡不残留于填充构件10内的电极端子11的下表面侧，能够抑制填充构件10与电极端子11的剥离。其结果是通过抑制填充构件10与电极端子11的剥离而能够改善绝缘特性，能够提高半导体装置的可靠性。
进一步地，由于电极端子11上下配置且设为平行平板形状，因此在流过1个电极端子11的电流量相同的情况下，能够不使半导体装置100大型化而增加流过电极端子11的电流量。或者，在流过电极端子11的电流量相同的情况下，能够减少1个电极端子11的电流密度。通过设为这样的结构，能够抑制半导体装置工作时的发热。
另外，由于电极端子11配置于填充构件10内，向着填充构件10的上表面侧转拐，电极端子11的另一端设为与壳体构件2的内壁分离、从填充构件10的上表面露出的形状，因此填充构件10的材料选择的自由度扩大。
实施方式2.
本实施方式2在以下方面不同：实施方式1中使用的电极端子11在填充构件10内的转拐方式为，在横穿连结电极端子11的一端和电极端子11的另一端的方向的方向的截面中，向填充构件10的上表面侧倾斜。像这样，在横穿连结电极端子11的一端和电极端子11的另一端的方向的方向的截面中拐到填充构件10的上表面侧，因此气泡不残留于填充构件10内的电极端子11的下表面侧而能够抑制填充构件10与电极端子11的剥离。其结果是能够抑制半导体装置300的绝缘不良，能够提高半导体装置300的可靠性。另外，由于能够使供气泡移动的电极端子11的倾斜部11d转拐的面(斜面)的距离变短，因此能够以短时间使气泡从电极端子11的下部移动。此外，关于其它方面，由于与实施方式1是同样的，因此省略详细说明。
图6为示出该发明的实施方式2的半导体装置的截面构造示意图。在图中，半导体装置300具备基底板1、壳体构件2、绝缘基板6、半导体元件7、接合材料8、键合线9、填充构件10、作为金属构件的电极端子11。另外，电极端子11具备接合部11a、腿部11b、11f、弯曲部11c、11e、倾斜部11d及端子部11g。
图7为示出该发明的实施方式2的半导体装置的金属构件的截面构造示意图。图8为示出该发明的实施方式2的半导体装置的其它金属构件的截面构造示意图。图9为示出该发明的实施方式2的半导体装置的其它金属构件的截面构造示意图。
在图6中，电极端子11在填充构件10的内部拐到填充构件10的上表面侧。电极端子11转拐的部分为倾斜部11d。从构造的角度而言，电极端子11在横穿(垂直于)连结电极端子11的一端和电极端子11的另一端的方向的方向的截面中拐到填充构件10的上表面侧。换言之，在横穿连结电极端子11的接合部11a和电极端子11的端子部11g的方向的方向的截面中拐到填充构件10的上表面侧。从电特性的角度而言，在横穿流过电极端子11的电流方向的方向的截面中拐到填充构件10的上表面侧。
在图7中，电极端子11的倾斜部11d在横穿流过电极端子11的电流方向的方向的截面为在一个方向上转拐(倾斜)的直线状的形状。在图8中，电极端子11的倾斜部11d在横穿流过电极端子11的电流方向的方向的截面为在电极端子11的下表面侧为凸形而在一个部位具有弯曲点的V字形状。在图9中，电极端子11的倾斜部11d在横穿流过电极端子11的电流方向的方向的截面为以在电极端子11的下表面侧为凸形的曲线构成的U字形状。
电极端子11为板状的形状。作为电极端子11，例如能够使用通过蚀刻、冲模等将厚度0.5mm的铜板加工成预定形状而成的部件。电极端子11在横穿流过电极端子11的电流方向的方向的截面中，具有拐到填充构件10的上表面侧的形状。具体而言，例如在图5中，当在横穿流过电极端子11的电流方向的方向(垂直方向)观察时，电极端子11的倾斜部11d为拐到填充构件10的上表面侧的形状，在电极端子11下产生的气泡能够沿着转拐的面(斜面)上升。另外，在如实施方式1的电极端子11中，相比于与电流方向相同的方向，横穿电流方向的方向的斜面的距离大多更短，电极端子11的下表面侧的气泡能够迅速从电极端子11的下表面侧排出至填充构件10的外部。
假设电极端子11的倾斜部11d是将板材通过弯折加工、冲压加工而形成的，其特征为电极板的上下表面平行。另外，如实施方式1所示，可以将电极端子11配置为平行平板状。
即使在设为这样的构造的情况下，由于电极端子11配置于填充构件10内，拐到填充构件10的上表面侧，电极端子11的另一端设为从填充构件10的上表面露出的形状，因此气泡不残留于填充构件10内的电极端子11的下表面侧，能够抑制填充构件10与电极端子11的剥离。
在如以上地构成的半导体装置300中，电极端子11配置于填充构件10内，拐到填充构件10的上表面侧，电极端子11的另一端设为与壳体构件2的内壁分离、从填充构件10的上表面露出的形状，因此气泡不残留于填充构件10内的电极端子11的下表面侧，能够抑制填充构件10与电极端子11的剥离。
另外，因为电极端子11配置于填充构件10内，拐到填充构件10的上表面侧，电极端子11的另一端设为与壳体构件2的内壁分离、从填充构件10的上表面露出的形状，因此气泡不残留于填充构件10内的电极端子11的下表面侧，填充构件10与电极端子11的剥离被抑制，能够改善绝缘特性，能够提高半导体装置的可靠性。
进一步地，由于电极端子11设为在横穿连结电极端子11的一端和电极端子11的另一端的方向的方向的截面中拐到填充构件10的上表面侧的形状，因此气泡不残留于填充构件10内的电极端子11的下表面侧，能够抑制填充构件10与电极端子11的剥离。另外，通过抑制填充构件10与电极端子11的剥离，能够改善绝缘特性，能够提高半导体装置的可靠性。进一步地，能够缩短气泡的移动距离，能够以短时间从电极端子11的下表面侧去除气泡。
另外，电极端子11设为在横穿电极端子11的电流流动方向的方向的截面中拐到填充构件10的上表面方向的形状，因此气泡不残留于填充构件10内的电极端子11的下表面侧，能够抑制填充构件10与电极端子11的剥离。进一步地，通过抑制填充构件10与电极端子11的剥离，能够改善绝缘特性，能够提高半导体装置的可靠性。另外，能够缩短气泡的移动距离，能够以短时间从电极端子11的下表面侧去除气泡。
进一步地，由于两片电极端子11上下配置且设为平行平板形状，因此在流过1个电极端子11的电流量相同的情况下，能够不使半导体装置300大型化而增加流过电极端子11的电流量。或者，在流过电极端子11的电流量相同的情况下，能够减少1个电极端子11的电流密度。通过设为这样的结构，能够抑制半导体装置工作时的发热。
另外，电极端子11配置于填充构件10内，向着填充构件10的上表面侧转拐，电极端子11的另一端设为与壳体构件2的内壁分离、从填充构件10的上表面露出的形状，因此填充构件10的材料选择的自由度扩大。
实施方式3.
在本实施方式3中，在以下方面不同：在实施方式1中使用的电极端子11的俯视图中设置有贯穿电极端子11的通孔11h。像这样，在俯视图中，在电极端子11形成贯穿金属构件11的通孔11h，因此电极端子11的下表面侧的气泡在沿着电极端子11的倾斜部11d上升的过程中能够通过通孔11h逸出至电极端子11的上方，因此填充构件10内的气泡能够更快地排出至填充构件10外。其结果是能够抑制半导体装置400的绝缘不良，能够提高半导体装置400的可靠性。此外，关于其它方面，由于与实施方式1是同样的，因此省略详细说明。
图10为示出该发明的实施方式3的半导体装置的截面构造示意图。图11为示出该发明的实施方式3的半导体装置的金属构件的平面构造示意图。图12为示出该发明的实施方式3的半导体装置的其它金属构件的平面构造示意图。
在图10中，半导体装置400具备基底板1、壳体构件2、绝缘基板6、半导体元件7、接合材料8、键合线9、填充构件10、作为金属构件的电极端子11。
在图10中，电极端子11具备接合部11a、腿部11b、11f、弯曲部11c、11e、倾斜部11d及端子部11g。电极端子11为板状的形状。作为电极端子11，能够使用例如通过蚀刻、冲模等将厚度0.5mm的铜板加工成预定形状而成的部件。
在电极端子11的倾斜部11d设置有通孔11h。在图11中，电极端子11的通孔11h的形状为圆形。在图12中，电极端子11的通孔11h的形状为缝隙形状。电极端子11的通孔11h的形状不限于此，也可以为四边形等多边形。另外，通孔11h的大小越大，或者通孔11h的个数越多则气泡越容易通过通孔11h向电极端子11的上方逸出。电极端子11的通孔11h的大小、个数只要满足电极端子11在半导体装置的使用中的电气性能即可，没有特别限制。
在图11、12中，可以与通孔11h的大小相匹配地在横穿倾斜部11d的电流流动方向的方向上改变倾斜部11d的尺寸，以使得电极端子11的电流密度相同。也就是说，在俯视图中，倾斜部11d有通孔11h的部分的宽度相比于无通孔11h的部分的宽度变得更宽。据此能够使倾斜部11d中的电流密度均匀。
在本实施方式3中，如图10、11所示，当从半导体装置的上方观察电极端子11时(俯视图)，为具有贯穿电极端子11的倾斜部11d的通孔11h的形状。通过在电极端子11设置有通孔11h，从而电极端子11的下表面侧的气泡在沿着电极端子11的倾斜部11d在填充构件10内上升的过程中能够通过通孔11h逸出至电极端子11的上方(上表面侧)，因此能够更快地将填充构件10内的气泡排出至填充构件10外。
另外，为了易于将气泡引导至通孔11h，可以在电极端子11的下表面设置与通孔11h连接的槽(诱导槽、引导件)。进一步地，为了易于将通孔11h周边的气泡引导至通孔11h，可以对通孔11h的周边进行倒角。另外，如实施方式1所记载的那样，可以将电极端子11配置为平行平板状。在该情况下，作为通孔11h的配置，可以相对于上下的电极端子11而配置于直线上，也可以相对于上下的电极端子11交替配置。此外，在本实施方式3中，电极端子11
即使在设为这样的构造的情况下，由于电极端子11配置于填充构件10内，拐到填充构件10的上表面侧，电极端子11的另一端设为与壳体构件2的内壁分离、从填充构件10的上表面露出的形状，因此气泡不残留于填充构件10内的电极端子11的下表面侧，能够抑制填充构件10与电极端子11的剥离。另外，由于在电极端子11设置有通孔11h，因此能够缩短气泡在斜面的移动距离，能够以短时间从电极端子11的下表面侧去除气泡。因此能够以短时间进行用于去除气泡的消泡处理。
在如以上地构成的半导体装置400中，由于电极端子11配置于填充构件10内，拐到填充构件10的上表面侧，电极端子11的另一端设为与壳体构件2的内壁分离、从填充构件10的上表面露出的形状，因此气泡不残留于填充构件10内的电极端子11的下表面侧，能够抑制填充构件10与电极端子11的剥离。
另外，由于电极端子11配置于填充构件10内，拐到填充构件10的上表面侧，电极端子11的另一端设为与壳体构件2的内壁分离、从填充构件10的上表面露出的形状，因此气泡不残留于填充构件10内的电极端子11的下表面侧，填充构件10与电极端子11的剥离被抑制，能够改善绝缘特性，能够提高半导体装置的可靠性。
进一步地，由于两片电极端子11上下配置且形成平行平板形状，因此在流过1个电极端子11的电流量相同的情况下，能够不使半导体装置400大型化而增加流过电极端子11的电流量。或者，在流过电极端子11的电流量相同的情况下，能够减少1个电极端子11的电流密度。通过设为这样的结构，能够抑制半导体装置工作时的发热。
另外，由于电极端子11配置于填充构件10内，拐到填充构件10的上表面侧，电极端子11的另一端设为与壳体构件2的内壁分离、从填充构件10的上表面露出的形状，因此填充构件10的材料选择的自由度扩大。
进一步地，在俯视图中，在电极端子11设置有贯穿电极端子11的通孔11h，因此气泡能够不从向填充构件10的上表面侧倾斜的电极端子11的一端侧移动至另一端侧，而从通孔11h的位置向电极端子11的上表面侧逸出，因此气泡的移动距离变短，能够以短时间进行消泡处理。
实施方式4.
本实施方式4将上述的实施方式1至3的半导体装置应用于电力变换装置。本发明不限定于特定的电力变换装置，以下作为实施方式4，对将本发明应用于三相逆变器的情况进行说明。
图13为示出应用了该发明的实施方式4的电力变换装置的电力变换系统的结构的框图。
图13所示的电力变换系统具备电源1000、电力变换装置2000、负载3000。电源1000为直流电源，对电力变换装置2000供给直流电力。电源1000能够以各种方式构成，能够由例如直流系统、太阳能电池、蓄电池构成，也可以设为由连接于交流系统的整流电路、AC/DC转换器等构成。另外，也可以设为由将从直流系统输出的直流电力变换为预定电力的DC/DC转换器构成电源1000。
电力变换装置2000为连接于电源1000与负载3000之间的三相的逆变器，将从电源1000供给的直流电力变换为交流电力，对负载3000供给交流电力。如图13所示，电力变换装置2000具备：主变换电路2001，将从电源1000输入的直流电力变换为交流电力并输出；以及控制电路2003，将控制主变换电路2001的控制信号输出至主变换电路2001。
负载3000为由从电力变换装置2000供给的交流电力来驱动的三相的电动机。此外，负载3000不限于特定用途，为搭载于各种电气设备的电动机，作为例如针对混合动力汽车、电动汽车、铁路车辆、电梯、空调设备的电动机等来使用。
以下说明电力变换装置2000的详情。主变换电路2001具备作为内置于半导体装置2002的半导体元件7的开关元件和回流二极管(未图示)，通过开关元件进行开闭，将从电源1000供给的直流电力变换为交流电力，供给至负载3000。作为主变换电路2001的具体的电路结构有各种结构，本实施方式的主变换电路2001为2电平三相全桥电路，能够包括6个开关元件和与各个开关元件反并联连接的6个回流二极管。主变换电路2001包括与内置有各开关元件、各回流二极管等的上述的实施方式1至3中的任意实施方式相当的半导体装置2002。6个开关元件按照每两个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。各上下支路的输出端子、即主变换电路2001的3个输出端子连接于负载3000。
另外，主变换电路2001具备驱动各开关元件的驱动电路(未图示)。可以是驱动电路被内置于半导体装置2002，也可以是与半导体装置2002分开地具备驱动电路的结构。驱动电路生成驱动主变换电路2001的开关元件的驱动信号，并供给至主变换电路2001的开关元件的控制电极。具体而言，根据来自后述的控制电路2003的控制信号，将使开关元件为接通状态的驱动信号和使开关元件为断开状态的驱动信号输出至各开关元件的控制电极。在维持开关元件为接通状态的情况下，驱动信号为开关元件的阈值电压以上的电压信号(接通信号)，在维持开关元件为断开状态的情况下，驱动信号为开关元件的阈值电压以下的电压信号(断开信号)。
控制电路2003控制主变换电路2001的开关元件以使期望的电力被供给至负载3000。具体而言，基于应供给至负载3000的电力，计算主变换电路2001的各开关元件应为接通状态的时间(接通时间)。例如，能够利用PWM控制来控制主变换电路2001，在PWM控制中，根据应输出的电压来调制开关元件的接通时间。另外，以在各时间点向应为接通状态的开关元件输出接通信号、向应为断开状态的开关元件输出断开信号的方式，向主变换电路2001具备的驱动电路输出控制指令(控制信号)。驱动电路根据该控制信号，将接通信号或断开信号作为驱动信号输出至各开关元件的控制电极。
在如以上地构成的本实施方式4的电力变换装置中，由于应用实施方式1至3的半导体装置作为主变换电路2001的半导体装置2002，因此能够实现可靠性提高。
在本实施方式中，说明了将本发明应用于2电平三相逆变器的例子，但本发明不限于此，而能够应用于各种电力变换装置。在本实施方式中，虽然设为2电平电力变换装置，但也可以为3电平、多电平的电力变换装置，在向单相负载供给电力的情况下，也可以将本发明应用于单相逆变器。另外，在向直流负载等供给电力的情况下，能够将本发明应用于DC/DC转换器、AC/DC转换器等。
另外，应用了本发明的电力变换装置不限定于上述的负载为电动机的情况，也能够作为例如放电加工机、激光加工机、感应加热炊具、非接触供电系统的电源装置等来使用，进一步还能够作为太阳能发电系统、蓄电系统等的功率调节器来使用。
尤其是，在使用SiC作为半导体元件7的情况下，为了发挥其特性，使电力半导体元件在比Si时更高温下工作。在搭载SiC器件的半导体装置中，由于要求更高的可靠性，本发明的实现高度可靠的半导体装置的优点变得更加有效。
应该理解的是，上述实施方式在所有方面均为例示而非限制性的。本发明的范围不是由上述实施方式的范围来表示，而是由权利要求书来表示，包括在与权利要求书等同的含义及范围内的所有变更。另外，也可以对上述实施方式所公开的多个构成要素进行适当组合来形成发明。

Claims (14)

1.一种半导体装置，具备：
绝缘基板，具有表面和背面，在所述表面接合有半导体元件；
基底板，接合于所述绝缘基板的所述背面；
壳体构件，包围所述绝缘基板；
填充构件，具有上表面，覆盖所述绝缘基板，被填充于由所述基底板和所述壳体构件包围的区域；以及
板状的金属构件，在所述填充构件内拐到所述填充构件的所述上表面侧，一端与所述绝缘基板的所述表面接合，另一端与所述壳体构件的内壁分离，从所述填充构件的所述上表面露出。
2.根据权利要求1所述的半导体装置，其中，
所述金属构件在连结所述一端和所述另一端的方向的截面中拐到所述填充构件的所述上表面侧。
3.根据权利要求1所述的半导体装置，其中，
所述金属构件在横穿连结所述一端和所述另一端的方向的方向的截面中拐到所述填充构件的所述上表面侧。
4.根据权利要求1所述的半导体装置，其中，
所述金属构件在与流过所述金属构件的电流的方向相同的方向的截面中拐到所述填充构件的所述上表面侧。
5.根据权利要求1所述的半导体装置，其中，
所述金属构件在横穿流过所述金属构件的电流的方向的方向的截面中拐到所述填充构件的所述上表面侧。
6.根据权利要求2或4所述的半导体装置，其中，
所述金属构件随着从所述一端向着所述另一端而与所述填充构件的所述上表面的距离变近。
7.根据权利要求2至6中的任意一项所述的半导体装置，其中，
所述金属构件的截面形状是直线状、台阶状或在所述金属构件的上表面侧或下表面侧为凸形的弯曲状，拐到所述填充构件的所述上表面侧。
8.根据权利要求3或5所述的半导体装置，其中，
所述金属构件的截面形状是在所述金属构件的下表面侧为凸形的V字形或U字形，拐到所述填充构件的所述上表面侧。
9.根据权利要求1至8中的任意一项所述的半导体装置，其中，
所述金属构件具有在从所述一端到所述另一端之间相互平行的部位。
10.根据权利要求1至9中的任意一项所述的半导体装置，其中，
在所述金属构件的所述一端具有接合部，该接合部弯曲而与所述绝缘基板的所述表面接合，在所述金属构件的所述另一端具有端子部，该端子部弯曲而与外部连接。
11.根据权利要求10所述的半导体装置，其中，
所述金属构件具有倾斜部，该倾斜部连接所述一端的弯曲的部分与所述另一端的弯曲的部分。
12.根据权利要求1至11中的任意一项所述的半导体装置，其中，
在俯视图中，所述金属构件具有贯穿所述金属构件的通孔。
13.根据权利要求1至12中的任意一项所述的半导体装置，其中，
在所述金属构件中，所述另一端相比于所述一端更靠所述壳体构件侧，或者所述一端相比于所述另一端更靠所述壳体构件侧。
14.一种电力变换装置，具备：
主变换电路，具有权利要求1至13中的任意一项所述的半导体装置，该主变换电路对输入的电力进行变换而输出；以及
控制电路，将控制所述主变换电路的控制信号输出至所述主变换电路。
CN201980035601.7A 2018-06-06 2019-02-19 半导体装置以及电力变换装置 Pending CN112204729A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-108846 2018-06-06
JP2018108846 2018-06-06
PCT/JP2019/006103 WO2019234984A1 (ja) 2018-06-06 2019-02-19 半導体装置及び電力変換装置

Publications (1)

Publication Number Publication Date
CN112204729A true CN112204729A (zh) 2021-01-08

Family

ID=68769339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980035601.7A Pending CN112204729A (zh) 2018-06-06 2019-02-19 半导体装置以及电力变换装置

Country Status (5)

Country Link
US (1) US11699666B2 (zh)
JP (1) JP6999807B2 (zh)
CN (1) CN112204729A (zh)
DE (1) DE112019002851T5 (zh)
WO (1) WO2019234984A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7257978B2 (ja) * 2020-01-20 2023-04-14 三菱電機株式会社 半導体装置
JP7479771B2 (ja) * 2020-10-01 2024-05-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2593867Y2 (ja) * 1993-02-12 1999-04-19 日本インター株式会社 複合半導体装置
EP0706221B8 (en) * 1994-10-07 2008-09-03 Hitachi, Ltd. Semiconductor device comprising a plurality of semiconductor elements
JP3270807B2 (ja) 1995-06-29 2002-04-02 シャープ株式会社 テープキャリアパッケージ
JP4422933B2 (ja) * 2001-09-05 2010-03-03 三菱電機株式会社 樹脂封止型半導体装置
JP4525636B2 (ja) 2006-06-09 2010-08-18 株式会社日立製作所 パワーモジュール
US8004075B2 (en) 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP5076440B2 (ja) * 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JPWO2010122889A1 (ja) * 2009-04-22 2012-10-25 三菱電機株式会社 パワーモジュールおよびその絶縁劣化検知方法
JP5357667B2 (ja) * 2009-08-24 2013-12-04 本田技研工業株式会社 電子装置の製造方法
JP5633496B2 (ja) * 2011-09-29 2014-12-03 三菱電機株式会社 半導体装置及びその製造方法
JP5832557B2 (ja) * 2012-01-25 2015-12-16 三菱電機株式会社 電力用半導体装置
JP2017022157A (ja) * 2015-07-07 2017-01-26 カルソニックカンセイ株式会社 パワー半導体装置
JP6455364B2 (ja) * 2015-08-28 2019-01-23 三菱電機株式会社 半導体装置、インテリジェントパワーモジュールおよび電力変換装置
JP6818500B2 (ja) * 2016-10-19 2021-01-20 三菱電機株式会社 半導体装置および電力変換装置
WO2018141813A1 (en) * 2017-02-03 2018-08-09 Abb Schweiz Ag Power semiconductor module

Also Published As

Publication number Publication date
JPWO2019234984A1 (ja) 2021-05-13
DE112019002851T5 (de) 2021-03-04
JP6999807B2 (ja) 2022-01-19
US20210118815A1 (en) 2021-04-22
US11699666B2 (en) 2023-07-11
WO2019234984A1 (ja) 2019-12-12

Similar Documents

Publication Publication Date Title
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
US11107756B2 (en) Semiconductor device and method for manufacturing the same, and power conversion device
JP2019197842A (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
CN113811990A (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
JP6999807B2 (ja) 半導体装置及び電力変換装置
CN113316844A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
CN111033736A (zh) 功率模块及其制造方法及电力变换装置
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US11908822B2 (en) Power semiconductor module and power conversion apparatus
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
JP7026861B1 (ja) 半導体装置及び電力変換装置
CN111801794A (zh) 半导体功率模块以及电力变换装置
US20230178506A1 (en) Power semiconductor apparatus and method of manufacturing the same, and power conversion apparatus
JP7287164B2 (ja) 電力用半導体装置及び電力変換装置
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP6680414B1 (ja) 半導体装置及び電力変換装置
US11145616B2 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
CN117438404A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
CN115023810A (zh) 半导体装置以及电力变换装置
JP2019135741A (ja) 半導体装置、その製造方法及び電力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination