CN112074954B - 功率半导体模块及其制造方法以及电力变换装置 - Google Patents

功率半导体模块及其制造方法以及电力变换装置 Download PDF

Info

Publication number
CN112074954B
CN112074954B CN201980029908.6A CN201980029908A CN112074954B CN 112074954 B CN112074954 B CN 112074954B CN 201980029908 A CN201980029908 A CN 201980029908A CN 112074954 B CN112074954 B CN 112074954B
Authority
CN
China
Prior art keywords
lead terminal
power semiconductor
conductive adhesive
semiconductor module
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980029908.6A
Other languages
English (en)
Other versions
CN112074954A (zh
Inventor
清水悠矢
坂元创一
长谷川真纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112074954A publication Critical patent/CN112074954A/zh
Application granted granted Critical
Publication of CN112074954B publication Critical patent/CN112074954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

功率半导体模块(1)具备第1引线端子(11)、第2引线端子(12)、芯片电容器(27)以及电子元件(25)。电子元件(25)用第1导电性粘接部(35)接合到第1引线端子(11)。芯片电容器(27)的第1电极(28a)和第2电极(28b)用第2导电性粘接部(37)分别接合到第1引线端子(11)和第2引线端子(12)。第2导电性粘接部(37)具有比第1导电性粘接部(35)高的导电性填充物的含有率。因此，功率半导体模块(1)具有高的可靠性。

Description

功率半导体模块及其制造方法以及电力变换装置
技术领域
本发明涉及功率半导体模块及其制造方法以及电力变换装置。
背景技术
日本特开2012-104633号公报(专利文献1)公开在传递模塑封装内具备引线框架、配置于引线框架上的功率芯片、配置于引线框架上并且使功率芯片驱动的IC芯片以及与IC芯片连接的自举电容器的半导体装置。自举电容器经由绝缘性粘接剂被接合到引线框架上。
现有技术文献
专利文献
专利文献1：日本特开2012-104633号公报
发明内容
本发明的目的在于提供具有高的可靠性的功率半导体模块。本发明的目的在于提供具有高的可靠性的电力变换装置。
本发明的第1方面的功率半导体模块具备多个引线端子、芯片电容器以及电子元件。多个引线端子包括第1引线端子和离开第1引线端子设置的第2引线端子。芯片电容器包括第1电极和第2电极。电子元件用第1导电性粘接部接合到多个引线端子的1个。第1导电性粘接部以第1含有率包含导电性填充物。芯片电容器的第1电极和第2电极用第2导电性粘接部分别接合到第1引线端子和第2引线端子。第2导电性粘接部以比第1含有率高的第2含有率包含导电性填充物。
本发明的第2方面的功率半导体模块具备多个引线端子、芯片电容器以及电子元件。多个引线端子包括第1引线端子和离开第1引线端子设置的第2引线端子。芯片电容器包括第1电极和第2电极。电子元件用第1导电性粘接部接合到多个引线端子的1个。第1导电性粘接部包含第1导电性填充物。芯片电容器的第1电极和第2电极用第2导电性粘接部分别接合到第1引线端子和第2引线端子。第2导电性粘接部包含第2导电性填充物。第2导电性粘接部具有比第1导电性粘接部低的电阻率。
本发明的功率半导体模块的制造方法具备将功率半导体芯片接合到多个引线端子的至少1个的步骤。多个引线端子包括第1引线端子和离开第1引线端子设置的第2引线端子。本发明的功率半导体模块的制造方法具备将电子元件用第1导电性粘接部接合到多个引线端子的1个的步骤。第1导电性粘接部以第1含有率包含导电性填充物。本发明的功率半导体模块的制造方法具备对第1引线端子的多个第1部位和第2引线端子的多个第2部位供给导电性粘接剂的步骤。本发明的功率半导体模块的制造方法具备将芯片电容器的第1电极载置到多个第1部位上的导电性粘接剂上并且将芯片电容器的第2电极载置到多个第2部位上的导电性粘接剂上的步骤。芯片电容器的种类与电子元件不同。本发明的功率半导体模块的制造方法具备使导电性粘接剂硬化，将芯片电容器的第1电极和第2电极分别接合到第1引线端子和第2引线端子的第2导电性粘接部的步骤。第2导电性粘接部以比第1含有率高的第2含有率包含导电性填充物。本发明的功率半导体模块的制造方法具备用密封部件密封功率半导体芯片、芯片电容器以及电子元件的步骤。
本发明的电力变换装置具备：主变换电路，具有本发明的功率半导体模块并且变换被输入的电力而输出；以及控制电路，将控制主变换电路的控制信号输出给主变换电路。
在本发明的第1方面的功率半导体模块以及本发明的功率半导体模块的制造方法中，第2导电性粘接部中的导电性填充物的第2含有率高于第1导电性粘接部中的导电性填充物的第1含有率。在本发明的第2方面的功率半导体模块中，第2导电性粘接部具有比第1导电性粘接部低的电阻率。因此，能够增大第2导电性粘接部的电阻与在芯片电容器的接合部中一般要求的容许电阻之间的余量。进而，即使由于施加到第2导电性粘接部的应力而在第2导电性粘接部中导入部分性的剥离以及裂纹的至少1个，也能够减小第2导电性粘接部的电阻的增量。能够提高第2导电性粘接部的电连接的可靠性。本发明的第1以及第2方面的功率半导体模块具有高的可靠性。根据本发明的功率半导体模块的制造方法，能够制造具有高的可靠性的功率半导体模块。
本发明的电力变换装置具备具有本发明的功率半导体模块的主变换电路。根据本发明的电力变换装置，具有高的可靠性。
附图说明
图1是实施方式1所涉及的功率半导体模块的概略俯视图。
图2是实施方式1所涉及的功率半导体模块的、图1所示的区域II的概略部分放大俯视图。
图3是实施方式1所涉及的功率半导体模块的、图1所示的沿剖面线III-III的概略部分放大剖面图。
图4是示出包含于实施方式1所涉及的功率半导体模块的电子元件的电路的图。
图5是实施方式1所涉及的半导体装置的概略剖面图。
图6是示出实施方式1所涉及的功率半导体模块的制造方法的流程的图。
图7是示出实施方式1所涉及的功率半导体模块的制造方法的流程的图。
图8是实施方式1所涉及的功率半导体模块的制造方法的一个工序的概略俯视图。
图9是实施方式1的功率半导体模块的制造方法中的图8所示的工序的、沿剖面线IX-IX的概略部分放大剖面图。
图10是实施方式1所涉及的功率半导体模块的制造方法的一个工序的概略部分放大俯视图。
图11是比较例的功率半导体模块的概略部分放大俯视图。
图12是示出实施方式1所涉及的功率半导体模块的制造方法中的、图8所示的工序的下一工序的概略俯视图。
图13是实施方式1所涉及的功率半导体模块的制造方法中的、图12所示的工序的、沿剖面线XIII-XIII的概略部分放大剖面图。
图14是实施方式1的变形例所涉及的功率半导体模块的制造方法的一个工序的概略部分放大俯视图。
图15是示出实施方式1所涉及的半导体装置的制造方法的流程的图。
图16是实施方式2所涉及的功率半导体模块的概略剖面图。
图17是实施方式2所涉及的半导体装置的概略剖面图。
图18是实施方式3所涉及的功率半导体模块的概略剖面图。
图19是示出实施方式4所涉及的电力变换系统的结构的框图。
(符号说明)
1、1b、1c：功率半导体模块；2、2b：半导体装置；10：引线框架；10a：框架部；10b：开口；11：第1引线端子；11a：第1焊盘；11c：第1突出部；11d：第1突出部分；11e：第2突出部分；11p：第1缘部；11r：第1区域；11s：第1表面；12：第2引线端子；12a：第2焊盘；12c：第2突出部；12d：第3突出部分；12e：第4突出部分；12f：第8突出部分；12p：第2缘部；12r：第2区域；12s：第2表面；13：第3引线端子；14：第4引线端子；14a：第3焊盘；15：第5引线端子；15a：第4焊盘；15b：台阶部；15c：第3突出部；15d：第5突出部分；15e：第6突出部分；15f：第9突出部分；15s：第3表面；15t：第4表面；16a：第1贯通孔；16b：第2贯通孔；17：镀敷部；18：端子连接部；20：功率半导体芯片；23：控制用半导体芯片；25：电子元件；25a：二极管；25b：电阻器；27：芯片电容器；28a：第1电极；28b：第2电极；29：导电线；30：焊接部；33：导电接合部；35：第1导电性粘接部；37：第2导电性粘接部；37a：导电性粘接剂；40：密封部件；41a、41b：部分；42：表面；45：模具；46a、46b：部分；51：布线基板；51a：第1主面；51b：第2主面；52、53：贯通孔；54、55：布线；57、58：焊接部；60：散热板；61：散热面；62：绝缘层；100：电源；200：电力变换装置；201：主变换电路；202：功率半导体模块；203：控制电路；300：负载。
具体实施方式
以下，说明本发明的实施方式。此外，对同一结构附加同一参照编号，不重复其说明。
实施方式1.
参照图1至图4，说明实施方式1的功率半导体模块1。功率半导体模块1主要具备多个引线端子、功率半导体芯片20、芯片电容器27、电子元件25以及密封部件40。功率半导体模块1也可以还具备控制用半导体芯片23。
多个引线端子还包括第1引线端子11、第2引线端子12、第3引线端子13、第4引线端子14以及第5引线端子15。第1引线端子11、第2引线端子12、第3引线端子13、第4引线端子14以及第5引线端子15设置为相互离开。
多个引线端子也可以包括多个焊盘(例如第1焊盘11a、第2焊盘12a、第3焊盘14a、第4焊盘15a)。第1引线端子11也可以包括作为第1引线端子11中的宽幅的部分的第1焊盘11a。第2引线端子12也可以包括作为第2引线端子12中的宽幅的部分的第2焊盘12a。第4引线端子14也可以包括作为第4引线端子14中的宽幅的部分的第3焊盘14a。第5引线端子15也可以包括作为第5引线端子15中的宽幅的部分的第4焊盘15a。第5引线端子15在第4焊盘15a与第3突出部15c之间包括台阶部15b。台阶部15b包括与第4焊盘15a连接的第1端部和与第1端部相反的一侧的第2端部。第2端部比第1端部处于上方。
多个引线端子的至少一部分包括从密封部件40突出的多个突出部。多个突出部折弯。例如，第1引线端子11包括从密封部件40突出的第1突出部11c。第1突出部11c包括从第1焊盘11a水平地延伸的第1突出部分11d和从第1突出部分11d向上方延伸的第2突出部分11e。第2引线端子12包括从密封部件40突出的第2突出部12c。第2突出部12c包括从第2焊盘12a水平地延伸的第3突出部分12d和从第3突出部分12d向上方延伸的第4突出部分12e。第5引线端子15包括从密封部件40突出的第3突出部15c。第3突出部15c包括从台阶部15b的第2端部水平地延伸的第5突出部分15d和从第5突出部分15d向上方延伸的第6突出部分15e。在功率半导体模块1中，电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)以双列直插封装(DIP)方式封装。
多个引线端子例如由如铜那样的导电性材料形成。多个引线端子的一部分也可以用如银镀敷部那样的镀敷部17覆盖。镀敷部17也可以由比构成多个引线端子的材料难以氧化的材料形成。比构成多个引线端子的材料难以氧化的材料例如是如银那样的贵金属材料。例如，也可以在第1引线端子11的最内侧的部分形成镀敷部17。也可以在第2引线端子12的最内侧的部分形成镀敷部17。也可以在第5引线端子15的第4焊盘15a的一部分形成镀敷部17。
第1引线端子11也可以包括第1贯通孔16a。在本实施方式中，第1贯通孔16a相对芯片电容器27形成于外侧(第1突出部11c侧)。第1贯通孔16a也可以相对芯片电容器27形成于内侧(与第1突出部11c相反的一侧)，还可以相对芯片电容器27形成于外侧和内侧。第2引线端子12也可以包括第2贯通孔16b。在本实施方式中，第2贯通孔16b相对芯片电容器27形成于外侧(第2突出部12c侧)。第2贯通孔16b也可以相对芯片电容器27形成于内侧(与第2突出部12c相反的一侧)，还可以相对芯片电容器27形成于外侧和内侧。
功率半导体芯片20例如也可以是逆导通IGBT(RC-IGBT)、包括续流二极管(FWD)的绝缘栅极型双极性晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)或者二极管。功率半导体芯片20例如具有1A以上的额定电流和100V以上的额定电压。功率半导体芯片20也可以由如硅(Si)、碳化硅(SiC)或者氮化镓(GaN)那样的半导体材料形成。功率半导体模块1既可以包括1个功率半导体芯片20，也可以包括多个功率半导体芯片20。在本实施方式中，功率半导体模块1包括高压用的功率半导体芯片20和低压用的功率半导体芯片20。高压用的功率半导体芯片20被接合到第5引线端子15的第4焊盘15a。
功率半导体芯片20被接合到多个引线端子的至少1个(第5引线端子15)。被接合功率半导体芯片20的多个引线端子的至少1个(第5引线端子15)与第1引线端子11、第2引线端子12、第3引线端子13以及第4引线端子14不同。功率半导体芯片20用焊接部30接合到第5引线端子15的第4焊盘15a(特别是镀敷部17)。焊接部30能够使在功率半导体芯片20中发生的热高效地传递到第5引线端子15。功率半导体芯片20经由导电线29与多个引线端子(特别是镀敷部17)电连接。
控制用半导体芯片23构成为控制功率半导体芯片20。控制用半导体芯片23构成控制功率半导体芯片20的控制电路的一部分。例如，控制用半导体芯片23也可以构成为控制功率半导体芯片20的栅极电压。控制用半导体芯片23也可以构成为探测在功率半导体芯片20流过的电流。功率半导体模块1是内置功率半导体芯片20和构成为控制功率半导体芯片20的控制用半导体芯片23的智能功率模块(IPM)。控制用半导体芯片23经由导电线29与功率半导体芯片20电连接。控制用半导体芯片23经由导电线29与第1引线端子11以及第2引线端子12电连接。
功率半导体模块1既可以包括1个控制用半导体芯片23，也可以包括多个控制用半导体芯片23。在本实施方式中，功率半导体模块1包括：高压用的控制用半导体芯片23，构成为控制高压用的功率半导体芯片20；以及低压用的控制用半导体芯片23，构成为控制低压用的功率半导体芯片20。
控制用半导体芯片23与多个引线端子的至少1个(第4引线端子14)接合。被接合控制用半导体芯片23的多个引线端子的至少1个(第4引线端子14)与第1引线端子11、第2引线端子12、第3引线端子13以及第5引线端子15不同。控制用半导体芯片23用导电接合部33接合到第4引线端子14的第3焊盘14a。导电接合部33例如既可以是焊接部，也可以是后述第1导电性粘接部35。
电子元件25是与芯片电容器27不同的种类的电子零件。电子元件25构成控制功率半导体芯片20的控制电路的一部分。电子元件25也可以是无源型的电子零件。无源型的电子零件例如是如芯片二极管那样的二极管25a或者如芯片电阻器那样的电阻器25b。作为无源型的电子零件的一个例子的二极管25a例如具有小于1A的额定电流和小于100V的额定电压。
在本实施方式中，电子元件25是整流用半导体芯片。如图4所示，整流用半导体芯片除了二极管25a以外，还内置有电阻器25b。内置电阻器25b的整流用半导体芯片和芯片电容器27也可以构成自举电路。电子元件25也可以是自举二极管(BSD)。自举电路是仅用N侧的栅极驱动电源形成P侧的栅极驱动电源的电路。自举电路在栅极驱动部的电路中由整流用半导体芯片和电容器构成。自举电路与配置于开关元件(例如功率半导体芯片20)的输出侧(漏极-源极间、集电极-发射极间)的缓冲电路不同。电子元件25也可以经由导电线29以及第1引线端子11与控制用半导体芯片23电连接。电子元件25也可以经由导电线29与第3引线端子13(特别是镀敷部17)电连接。
电子元件25用第1导电性粘接部35接合到多个引线端子的1个。特定而言，电子元件25用第1导电性粘接部35接合到第1引线端子11。第1导电性粘接部35以第1含有率包含第1导电性填充物。第1导电性粘接部35包含第1树脂和分散于第1树脂的第1导电性填充物。第1导电性填充物例如也可以由从由银、镍以及铜构成的群选择的1个以上的导电性材料构成。在本说明书中，导电性填充物还包含导电性粒子。第1树脂例如也可以是环氧树脂。
芯片电容器27例如也可以是表面安装型的层叠陶瓷电容器。芯片电容器27构成控制功率半导体芯片20的控制电路的一部分。芯片电容器27也可以是构成自举电路的一部分的自举电容器(BSC)。芯片电容器27的电容根据控制用半导体芯片23的功耗、功率半导体芯片20的栅极电容以及芯片电容器27的充电时间以及放电时间适当地决定。芯片电容器27包括第1电极28a和第2电极28b。在接合到多个引线端子的电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)中，芯片电容器27最高。
芯片电容器27的第1电极28a和第2电极28b用第2导电性粘接部37分别接合到第1引线端子11和第2引线端子12。第2导电性粘接部37包含第2树脂和分散于第2树脂的第2导电性填充物。第2导电性填充物例如也可以由从由银、镍以及铜构成的群选择的1个以上的导电性材料构成。在本实施方式中，包含于第2导电性粘接部37的第2导电性填充物既可以由与包含于第1导电性粘接部35的第1导电性填充物相同的材料构成，也可以由与第1导电性填充物不同的材料构成。第2树脂例如也可以是环氧树脂。第2树脂既可以由与第1树脂相同的材料构成，也可以由不同的材料构成。
第2导电性粘接部37具有比第1导电性粘接部35低的电阻率。在第2导电性填充物由与第1导电性填充物相同的材料构成的情况下，第2导电性粘接部37以比第1含有率高的第2含有率包含导电性填充物。第1含有率既可以是65重量％以下，也可以是60重量％以下。第2含有率例如既可以是75重量％以上，也可以是80重量％以上。在本说明书中，第1含有率是用重量％的单位表示第1导电性填充物的重量相对第1导电性粘接部35的重量的比。在本说明书中，第2含有率是用重量％的单位表示包含于第2导电性粘接部37的导电性填充物的重量相对第2导电性粘接部37的重量的比。第2含有率与第1含有率之间的差既可以是10重量％以上，也可以是15重量％以上，还可以是20重量％以上。第1导电性粘接部35中的第1导电性填充物的第1含有率相对低，所以能够降低第1导电性粘接部35的成本。
在功率半导体模块1的使用中，功率半导体芯片20等发热。因此，第1引线端子11的热膨胀系数、第2引线端子12的热膨胀系数以及芯片电容器27的热膨胀系数之间的差所引起的热应力被施加到第2导电性粘接部37。另外，在功率半导体模块1的使用中或者功率半导体模块1的制造工序中，机械性应力有时被施加到第2导电性粘接部37。例如，第1引线端子11和第2引线端子12由于引线框架10(参照图8)的制造时的尺寸偏差或者第1引线端子11与第2引线端子12之间的挠曲量的差，有时在第1引线端子11与第2引线端子12之间产生高度的差(图8的纸面垂直方向上的第1引线端子11与第2引线端子12之间的位置的差)。有时在第1引线端子11与第2引线端子12之间产生高度的差的状态下，芯片电容器27被接合到第1引线端子11和第2引线端子12。如图13所示，在用模具45对被接合电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)的引线框架10进行夹持时，第1引线端子11和第2引线端子12的高度对齐，有时对第2导电性粘接部37施加机械性应力。这些热应力以及机械性应力对第2导电性粘接部37导入部分性的剥离以及裂纹的至少1个，使第2导电性粘接部37中的电阻增加。
但是，第2导电性粘接部37具有比第1导电性粘接部35低的电阻率。在第2导电性填充物由与第1导电性填充物相同的材料构成的情况下，第2导电性粘接部37中的导电性填充物的第2含有率高于第1导电性粘接部35中的导电性填充物的第1含有率。因此，能够增大第2导电性粘接部37的第2电阻与在芯片电容器27的接合部中一般要求的容许电阻之间的余量。进而，即使对第2导电性粘接部37导入部分性的剥离以及裂纹的至少1个，也能够减小第2导电性粘接部37的电阻的增量。这样，能够提高第2导电性粘接部37的电连接的可靠性。
第1含有率以及第2含有率通过以下的方法得到。从功率半导体模块1去除密封部件40、电子元件25以及引线端子(第1引线端子11、第2引线端子12)，取出导电性粘接部(第1导电性粘接部35、第2导电性粘接部37)。测定导电性粘接部的重量。在小于导电性填充物(第1导电性填充物、第2导电性填充物)的熔点的温度下，对导电性粘接部进行热处理。例如，在导电性填充物由具有962℃的熔点的银构成的情况下，也可以在800℃下对导电性粘接部进行热处理。使包含于导电性粘接部的树脂挥发，提取包含于导电性粘接部的导电性填充物。测定提取出的导电性填充物的重量。计算导电性填充物的重量相对导电性粘接部的重量的比。这样，得到第1含有率以及第2含有率。
第1导电性粘接部35的电阻率以及第2导电性粘接部37的电阻率通过以下的方法得到。从功率半导体模块1去除密封部件40、电子元件25以及引线端子(第1引线端子11、第2引线端子12)，取出导电性粘接部(第1导电性粘接部35、第2导电性粘接部37)。通过四端子法，测定导电性粘接部的电阻。测定导电性粘接部的接合面积以及厚度。对电阻乘以接合面积并除以厚度。这样，得到第1导电性粘接部35的电阻率以及第2导电性粘接部37的电阻率。
第1导电性粘接部35的电阻率以及第2导电性粘接部37的电阻率还可以通过其他方法得到。从功率半导体模块1切出功率半导体模块1的一部分。功率半导体模块1的一部分包括导电性粘接部(第1导电性粘接部35、第2导电性粘接部37)、引线端子(第1引线端子11、第2引线端子12)的一部分以及电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)的至少一部分。从功率半导体模块1的一部分的电阻减去引线端子的一部分以及电子零件的至少一部分的电阻，计算导电性粘接部的电阻。测定导电性粘接部的接合面积以及厚度。对电阻乘以接合面积并除以厚度。这样，得到第1导电性粘接部35的电阻率以及第2导电性粘接部37的电阻率。
第1导电性粘接部35也可以还包含由绝缘性无机材料构成的绝缘性粒子。绝缘性粒子例如由从由二氧化硅、氧化铝以及氮化铝构成的群选择的1个以上的无机材料构成。向第1导电性粘接部35添加绝缘性粒子起到以下的第1作用和第2作用。第1作用在于，绝缘性粒子使第1导电性粘接部35中的可通电的区域的体积减少，而使第1导电性粘接部35的电阻增加。第2作用在于，绝缘性粒子提高第1导电性粘接部35中的可通电的区域中的第1导电性填充物的含有率，第1导电性填充物彼此的接触增加等，所以使第1导电性粘接部35的电阻减少。
在本实施方式中，以使第2作用大于第1作用的方式对第1导电性粘接部35添加绝缘性粒子。因此，绝缘性粒子使第1导电性粘接部35的电阻减少。即使第1导电性粘接部35的第1导电性填充物的第1含有率相对低，绝缘性粒子也能够提高第1导电性粘接部35的电连接的可靠性。例如，在绝缘性粒子是二氧化硅粒子的情况下，在第1导电性粘接部35中，二氧化硅粒子既可以包含3重量％以上，也可以包含6重量％以上。在第1导电性粘接部35中，例如，二氧化硅粒子既可以包含18重量％以下，也可以包含12重量％以下。导电性填充物的含有率越高，第2作用的程度变得更小。绝缘性粒子也可以不添加到第2导电性粘接部37而选择性地添加到第1导电性粘接部35。
进而，绝缘性粒子使第1导电性粘接部35的弹性模量增加，并且使第1导电性粘接部35的线膨胀系数减少。因此，第1引线端子11的翘曲减少。第1引线端子11与第2引线端子12之间的高度的差降低。导入到第2导电性粘接部37的剥离以及裂纹减少。能够提高第2导电性粘接部37的电连接的可靠性。
与第1电极28a对置的第1引线端子11的第1表面11s也可以包含铜或者锡。与第2电极28b对置的第2引线端子12的第2表面12s也可以包含铜或者锡。换言之，第1引线端子11的第1表面11s以及第2引线端子12的第2表面12s也可以从由难以氧化的材料形成的镀敷部17露出。第1引线端子11的第1表面11s以及第2引线端子12的第2表面12s比镀敷部17更易于氧化。但是，第2导电性粘接部37具有相对低的电阻。因此，即使不对第1引线端子11的第1表面11s以及第2引线端子12的第2表面12s施加镀敷部17，也能够得到经由第2导电性粘接部37的第1引线端子11与芯片电容器27之间的低电阻并且具有可靠性的电连接和经由第2导电性粘接部37的第2引线端子12与芯片电容器27之间的低电阻并且具有可靠性的电连接。
芯片电容器27的第1电极28a和第2电极28b既可以包含金、银、钯或者镍，也可以包含铜或者锡。换言之，第1电极28a的表面和第2电极28b的表面也可以不由如银那样的不易氧化的材料形成。第1电极28a的表面和第2电极28b的表面比镀敷部17更易于氧化。但是，第2导电性粘接部37具有相对低的电阻。因此，即使第1电极28a和第2电极28b包含铜或者锡，也能够得到经由第1导电性粘接部35的第1引线端子11与芯片电容器27之间的低电阻并且具有可靠性的电连接和经由第2导电性粘接部37的第2引线端子12与芯片电容器27之间的低电阻并且具有可靠性的电连接。
电子元件25和芯片电容器27也可以接合到第1引线端子11。因此，电子元件25与芯片电容器27之间的第1间隔变窄。能够使电子元件25与芯片电容器27之间的布线电阻减少。另外，能够使电子元件25与芯片电容器27之间的第1间隔比芯片电容器27与功率半导体芯片20之间的第2间隔窄。针对芯片电容器27的、从功率半导体芯片20发生的电磁噪声以及热的恶劣影响被抑制。包括电子元件25(例如内置二极管25a以及电阻器25b的整流用半导体芯片)和芯片电容器27的电路(例如自举电路)的动作稳定化。
密封部件40密封多个引线端子的一部分、功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25以及导电线29。密封部件40具有电绝缘性。密封部件40也可以由模制树脂形成。密封部件40例如也可以由从由环氧树脂、聚酰亚胺树脂、聚酰胺树脂、聚酰胺酰亚胺树脂、氟系树脂、异氰酸酯系树脂、硅树脂以及他们的组合构成的群选择的树脂材料构成。
第1突出部11c从密封部件40的部分41a突出。密封部件40的部分41a与芯片电容器27之间的最短距离d也可以是第1引线端子11的厚度的5倍以下。第1引线端子11的厚度例如也可以是0.2mm以上。第1引线端子11的厚度例如也可以是2.0mm以下。第2突出部12c从密封部件40的部分41b突出。密封部件40的部分41b与芯片电容器27之间的最短距离d也可以是第2引线端子12的厚度t的5倍以下。第2引线端子12的厚度t例如也可以是0.2mm以上。第2引线端子12的厚度t例如也可以是2.0mm以下。
因此，在用密封部件40密封电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)的工序(参照图6、图12以及图13)中，在模具45的空洞45a内延伸的第1引线端子11的长度和在模具45的空洞45a内延伸的第2引线端子12的长度减少。一般而言，在对其一端是固定端的板部件施加载荷的情况下，板部件的挠曲量与从固定端延伸的板部件的长度的3次方成比例，与板部件的厚度的3次方成反比例。在模具45的空洞45a内延伸的第1引线端子11的长度减少，所以第1引线端子11的挠曲量减少。在模具45的空洞45a内延伸的第2引线端子12的长度减少，所以第2引线端子12的挠曲量减少。第1引线端子11与第2引线端子12之间的高度的差降低。抑制对第2导电性粘接部37导入部分性的剥离以及裂纹，能够提高第2导电性粘接部37的电连接的可靠性。
第1引线端子11的第1贯通孔16a和第2引线端子12的第2贯通孔16b被密封部件40填充。因此，即使起因于密封部件40的热膨胀系数与第1引线端子11以及第2引线端子12的热膨胀系数之间的差，第1引线端子11以及第2引线端子12变形，第1引线端子11以及第2引线端子12仍以第1贯通孔16a以及第2贯通孔16b为起点而按照实质上相同的形状变形。因此，抑制对第2导电性粘接部37导入部分性的剥离以及裂纹，能够提高第2导电性粘接部37的电连接的可靠性。
经由填充到第1贯通孔16a以及第2贯通孔16b的密封部件40，处于第1引线端子11以及第2引线端子12的上侧的密封部件40和处于第1引线端子11以及第2引线端子12的下侧的密封部件40被一体化。相对将第1引线端子11以及第2引线端子12从密封部件40抽出的力，填充到第1贯通孔16a以及第2贯通孔16b的密封部件40作为锚定发挥功能。因此，阻止从密封部件40抽出第1引线端子11以及第2引线端子12，并且抑制对第2导电性粘接部37施加剪切应力。抑制对第2导电性粘接部37导入部分性的剥离以及裂纹，能够提高第2导电性粘接部37的电连接的可靠性。
参照图5，说明本实施方式的半导体装置2。半导体装置2具备功率半导体模块1和包括多个布线(例如布线54、55)和多个贯通孔(例如贯通孔52、53)的布线基板51。布线基板51具有第1主面51a和与第1主面51a相反的一侧的第2主面51b。第1主面51a面对电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)。多个贯通孔从第1主面51a延伸至第2主面51b。多个布线形成于第2主面51b上。
多个引线端子被插入到布线基板51的多个贯通孔。多个引线端子的突出部分用焊接部(例如焊接部57、58)接合到多个布线。具体而言，第1引线端子11的第2突出部分11e(参照图1)被插入到布线基板51的贯通孔(未图示)。第1引线端子11的第2突出部分11e用焊接部(未图示)接合到布线(未图示)。第2引线端子12的第4突出部分12e被插入到贯通孔52。第2引线端子12的第4突出部分12e用焊接部57接合到布线54。第5引线端子15的第6突出部分15e被插入到贯通孔53。第5引线端子15的第6突出部分15e用焊接部58接合到布线55。
参照图6至图10以及图12至图14，说明实施方式1的功率半导体模块1的制造方法。
参照图6至图9，功率半导体模块1的制造方法具备将电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)接合到引线框架10(S1)。具体而言，准备引线框架10。引线框架10包括框架部10a和多个引线端子。多个引线端子包括第1引线端子11、第2引线端子12、第3引线端子13、第4引线端子14以及第5引线端子15。多个引线端子从框架部10a朝向框架部10a的开口10b的内侧延伸。引线框架10也可以还包括端子连接部18。端子连接部18在框架的开口10b内，与多个引线端子彼此连接，并且连接多个引线端子和框架部10a。端子连接部18抑制在框架部10a的开口10b内，多个引线端子挠曲。
然后，将电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)接合到引线框架10。具体而言，如图7所示，将功率半导体芯片20用焊接部30接合到作为多个引线端子之一的第5引线端子15(S1a)。将控制用半导体芯片23用导电接合部33接合到作为多个引线端子之一的第4引线端子14(S1b)。导电接合部33既可以是焊接部，也可以是第1导电性粘接部35。将如整流用半导体芯片那样的电子元件25用第1导电性粘接部35接合到作为多个引线端子之一的第1引线端子11(S1c)。
将芯片电容器27的第1电极28a和第2电极28b用第2导电性粘接部37分别接合到包含于多个引线端子的第1引线端子11和第2引线端子12(S1d)。具体而言，如图10所示，通过网板印刷法或者如喷墨法那样的分配法，将导电性粘接剂37a供给到第1引线端子11的第1表面11s以及第2引线端子12的第2表面12s上(S1e)。导电性粘接剂37a包含第2树脂和分散于第2树脂的第2导电性填充物。
然后，将芯片电容器27的第1电极28a和第2电极28b分别载置到第1引线端子11和第2引线端子12上(S1f)。导电性粘接剂37a通过芯片电容器27铺开。导电性粘接剂37a被硬化，形成将芯片电容器27的第1电极28a和第2电极28b分别接合到第1引线端子11和第2引线端子12的第2导电性粘接部37(S1g)。第2导电性粘接部37(导电性粘接剂37a)以比第1含有率高的第2含有率包含有导电性填充物。
如图9所示，第2导电性粘接部37也可以延伸至第1引线端子11的第1缘部11p以及第2引线端子12的第2缘部12p。第2导电性粘接部37未从第1引线端子11的第1缘部11p以及第2引线端子12的第2缘部12p伸出。第1引线端子11的第1缘部11p和第2引线端子12的第2缘部12p相互对置，并且在第1引线端子11的第1表面11s以及第2引线端子12的第2表面12s的俯视时处于芯片电容器27的下方。
处于第1区域11r以及第2区域12r上的第2导电性粘接部37被接合到除了第1电极28a以及第2电极28b以外的芯片电容器27的本体部。第1区域11r是与芯片电容器27对置的第1引线端子11的第1表面11s中的、处于第1电极28a与第1引线端子11的第1缘部11p之间的区域。第2区域12r是与芯片电容器27对置的第2引线端子12的第2表面12s中的、处于第2电极28b与第2引线端子12的第2缘部12p之间的区域。第1区域11r以及第2区域12r处于芯片电容器27的本体部的下方。
工序S1e也可以如图10所示，将导电性粘接剂37a供给到第1引线端子11的第1表面11s的多个第1部位和第2引线端子12的第2表面12s的多个第2部位。工序S1f也可以将芯片电容器27的第1电极28a载置到多个第1部位上的导电性粘接剂37a上、并且将芯片电容器27的第2电极28b载置到多个第2部位上的导电性粘接剂37a上。芯片电容器27将导电性粘接剂37a铺开。导电性粘接剂37a被供给到第1引线端子11的多个第1部位和第2引线端子12的多个第2部位，所以在芯片电容器27将导电性粘接剂37a铺开时，防止导电性粘接剂37a从第1缘部11p以及第2缘部12p伸出。防止第2导电性粘接部37从第1缘部11p以及第2缘部12p伸出。能够更可靠地防止功率半导体模块1的绝缘可靠性降低。
相对于此，在图11所示的比较例的功率半导体模块中，第2导电性粘接部37(导电性粘接剂37a)从第1缘部11p或者第2缘部12p伸出。第1引线端子11上的第2导电性粘接部37与第2引线端子12上的第2导电性粘接部37之间的最小间隔G过短，功率半导体模块的绝缘可靠性降低。
然后，导电线29被键合到功率半导体芯片20、包括第1引线端子11、第2引线端子12以及第3引线端子13的多个引线端子、控制用半导体芯片23以及电子元件25。导电线29使用接线机键合。
参照图6、图12以及图13，功率半导体模块1的制造方法具备用密封部件40密封电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)(S2)。具体而言，将被接合电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)的引线框架10设置到模具45。使用传递模塑法或者压缩模塑法，向模具45的空洞45a内注入密封树脂。电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)用密封部件40密封。框架部10a、端子连接部18、多个引线端子的突出部(例如第1突出部11c、第2突出部12c以及第3突出部15c)从密封部件40露出。
第1引线端子11突出的模具45的部分46a与芯片电容器27之间的最短距离也可以是第1引线端子11的厚度的5倍以下。第2引线端子12突出的模具45的部分46b与芯片电容器27之间的最短距离d也可以是第2引线端子12的厚度t的5倍以下。一般而言，在对其一端是固定端的板部件施加载荷的情况下，板部件的挠曲量与从固定端延伸的板部件的长度的3次方成比例，与板部件的厚度的3次方成反比例。在模具45的空洞45a内延伸的第1引线端子11的长度减少，所以第1引线端子11的挠曲量减少。在模具45的空洞45a内延伸的第2引线端子12的长度减少，所以第2引线端子12的挠曲量减少。抑制对第2导电性粘接部37导入部分性的剥离以及裂纹，能够提高第2导电性粘接部37的电连接的可靠性。
参照图6，功率半导体模块1的制造方法具备加工引线框架10(S3)。具体而言，框架部10a以及端子连接部18被去除。也可以还去除多个引线端子的多个突出部的一部分(例如第3引线端子13以及第4引线端子14的多个突出部的一部分)。使多个引线端子的多个突出部的一部分(例如第1突出部11c、第2突出部12c以及第3突出部15c)折弯。这样，得到图1至图3所示的功率半导体模块1。
在本实施方式的变形例中，如图14所示，第2导电性粘接部37覆盖处于芯片电容器27的下方的第1引线端子11的第1区域11r的80％以上且100％以下和处于芯片电容器27的下方的第2引线端子12的第2区域12r的80％以上且100％以下。在本说明书中，第1区域11r的80％以上且100％以下意味着与芯片电容器27对置的第1引线端子11的第1表面11s的俯视时的第1区域11r的面积的、80％以上且100％以下。第2引线端子12的第2区域12r的80％以上且100％以下意味着与芯片电容器27对置的第2引线端子12的第2表面12s的俯视时的第2区域12r的面积的、80％以上100％以下。
第2导电性粘接部37也可以覆盖处于芯片电容器27的下方的第1引线端子11的第1区域11r的90％以上且100％以下和处于芯片电容器27的下方的第2引线端子12的第2区域12r的90％以上且100％以下。第2导电性粘接部37也可以覆盖处于芯片电容器27的下方的第1引线端子11的第1区域11r的全部和处于芯片电容器27的下方的第2引线端子12的第2区域12r的全部。
处于第1区域11r以及第2区域12r上的第2导电性粘接部37被接合到除了第1电极28a以及第2电极28b以外的芯片电容器27的本体部。第2导电性粘接部37未从第1缘部11p以及第2缘部12p伸出。
第2导电性粘接部37的热膨胀系数与密封部件40的热膨胀系数之间的差所引起的热应力被施加到第2导电性粘接部37。例如，在模制密封树脂而形成密封部件40的工序中，在密封部件40被冷却时发生该热应力。处于第1区域11r以及第2区域12r上的第2导电性粘接部37被接合到除了第1电极28a以及第2电极28b以外的芯片电容器27的本体部，不与密封部件40接触。因此，处于第1区域11r以及第2区域12r上的第2导电性粘接部37不使该热应力增加而使第2导电性粘接部37的体积增加。这样，第2导电性粘接部37的每单位体积的热应力减少。抑制在第2导电性粘接部37中发生裂纹。能够提高第2导电性粘接部37的电连接的可靠性。
如本实施方式的变形例，覆盖第1区域11r的80％以上且100％以下和第2区域12r的80％以上且100％以下、并且未从第1缘部11p以及第2缘部12p伸出的第2导电性粘接部37如图10所示，能够通过将导电性粘接剂37a供给到第1引线端子11的第1表面11s的多个第1部位和第2引线端子12的第2表面12s的多个第2部位而容易地形成。
参照图15，说明本实施方式的半导体装置2的制造方法。半导体装置2的制造方法具备准备功率半导体模块1(S11)。通过本实施方式的功率半导体模块1的制造方法，准备功率半导体模块1。
半导体装置2的制造方法还具备将功率半导体模块1安装到布线基板51(S12)。具体而言，将多个引线端子的突出部分(例如第2引线端子12的第4突出部分12e、第5引线端子15的第6突出部分15e)插入到布线基板51的多个贯通孔(例如贯通孔52、53)。在功率半导体模块1中，电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)以双列直插封装(DIP)方式封装。因此，通过流动焊接，将多个引线端子的突出部分(例如第2引线端子12的第4突出部分12e、第5引线端子15的第6突出部分15e)焊接到布线基板51的多个布线(例如布线54、55)。这样，得到图5所示的半导体装置2。
说明本实施方式的功率半导体模块1及其制造方法的效果。
本实施方式的功率半导体模块1具备多个引线端子、功率半导体芯片20、芯片电容器27、与芯片电容器27不同的种类的电子元件25以及密封部件40。多个引线端子包括第1引线端子11和离开第1引线端子11设置的第2引线端子12。芯片电容器27包括第1电极28a和第2电极28b。密封部件40密封功率半导体芯片20、芯片电容器27以及电子元件25。功率半导体芯片20被接合到多个引线端子的至少1个(例如第5引线端子15)。电子元件25用第1导电性粘接部35接合到多个引线端子的1个(例如第1引线端子11)。第1导电性粘接部35以第1含有率包含导电性填充物。芯片电容器27的第1电极28a和第2电极28b用第2导电性粘接部37分别接合到第1引线端子11和第2引线端子12。第2导电性粘接部37以比第1含有率高的第2含有率包含所述导电性填充物。
本实施方式的功率半导体模块1具备多个引线端子、功率半导体芯片20、芯片电容器27、与芯片电容器27不同的种类的电子元件25以及密封部件40。多个引线端子包括第1引线端子11和离开第1引线端子11设置的第2引线端子12。芯片电容器27包括第1电极28a和第2电极28b。密封部件40密封功率半导体芯片20、芯片电容器27以及电子元件25。功率半导体芯片20被接合到多个引线端子的至少1个(例如第5引线端子15)。电子元件25用第1导电性粘接部35接合到多个引线端子的1个(例如第1引线端子11)。第1导电性粘接部35包含第1导电性填充物。芯片电容器27的第1电极28a和第2电极28b用第2导电性粘接部37分别接合到第1引线端子11和第2引线端子12。第2导电性粘接部37包含第2导电性填充物。第2导电性粘接部具有比第1导电性粘接部低的电阻率。
第2导电性粘接部37具有比第1导电性粘接部35低的电阻率。在第2导电性填充物由与第1导电性填充物相同的材料构成的情况下，第2导电性粘接部37中的导电性填充物的第2含有率高于第1导电性粘接部35中的所述导电性填充物的第1含有率。因此，能够增大第2导电性粘接部37的电阻与在芯片电容器27的接合部中一般要求的容许电阻之间的余量。进而，即使由于施加到第2导电性粘接部37的应力而对第2导电性粘接部37导入部分性的剥离以及裂纹的至少1个，也能够减小第2导电性粘接部37的电阻的增量。能够提高第2导电性粘接部37的电连接的可靠性。本实施方式的功率半导体模块1具有高的可靠性。
第1导电性粘接部35中的导电性填充物的第1含有率低于第2导电性粘接部37中的所述导电性填充物的第2含有率，所以第1导电性粘接部35的成本被降低。根据本实施方式的功率半导体模块1，能够降低功率半导体模块1的成本。
在接合到多个引线端子的电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)中最高的芯片电容器27不使用导电线29而通过第2导电性粘接部37接合到第1引线端子11和第2引线端子12。因此，能够使功率半导体模块1的高度减少。根据本实施方式的功率半导体模块1，能够使功率半导体模块1小型化。
在本实施方式的功率半导体模块1中，第2导电性粘接部37覆盖处于芯片电容器27的下方的第1引线端子11的第1区域11r的80％以上且100％以下和处于芯片电容器27的下方的第2引线端子12的第2区域12r的80％以上且100％以下。第1区域11r是与芯片电容器27对置的第1引线端子11的第1表面11s中的、处于第1电极28a与第1引线端子11的第1缘部11p之间的区域。第2区域12r是与芯片电容器27对置的第2引线端子12的第2表面12s中的、处于第2电极28b与第2引线端子12的第2缘部12p之间的区域。第1缘部11p和第2缘部12p相互对置、并且在第1引线端子11的第1表面11s以及第2引线端子12的第2表面12s的俯视时处于芯片电容器27的下方。处于第1区域11r以及第2区域12r上的第2导电性粘接部37被接合到除了第1电极28a以及第2电极28b以外的芯片电容器27的本体部。第2导电性粘接部37未从第1缘部11p以及第2缘部12p伸出。
第2导电性粘接部37的热膨胀系数与密封部件40的热膨胀系数之间的差所引起的、第2导电性粘接部37的每单位体积的热应力减少。抑制在第2导电性粘接部37中发生裂纹。能够防止功率半导体模块1的绝缘可靠性降低。能够提高第2导电性粘接部37的电连接的可靠性。
本实施方式的功率半导体模块的制造方法具备将功率半导体芯片20接合到多个引线端子的至少1个(S1a)。多个引线端子包括第1引线端子11和离开第1引线端子11设置的第2引线端子12。本实施方式的功率半导体模块的制造方法具备将电子元件25用第1导电性粘接部35接合到多个引线端子的1个(S1c)。第1导电性粘接部35以第1含有率包含导电性填充物。本实施方式的功率半导体模块的制造方法具备对第1引线端子11的多个第1部位和第2引线端子12的多个第2部位供给导电性粘接剂37a(S1e)。本实施方式的功率半导体模块的制造方法具备将芯片电容器27的第1电极28a载置到多个第1部位上的导电性粘接剂37a上、并且将芯片电容器27的第2电极28b载置到多个第2部位上的导电性粘接剂37a上(S1f)。芯片电容器27的种类与电子元件25不同。本实施方式的功率半导体模块的制造方法具备使导电性粘接剂37a硬化，形成将芯片电容器27的第1电极28a和第2电极28b分别接合到第1引线端子11和第2引线端子12的第2导电性粘接部37(S1g)。第2导电性粘接部37以比第1含有率高的第2含有率包含导电性填充物。本实施方式的功率半导体模块的制造方法具备用密封部件40密封功率半导体芯片20、芯片电容器27以及电子元件25(S2)。
第2导电性粘接部37不从第1缘部11p以及第2缘部12p伸出，而能够在第1区域11r的一半以上的部分以及第2区域12r的一半以上的部分上容易地形成。能够更可靠地防止功率半导体模块1的绝缘可靠性降低。能够提高第2导电性粘接部37的电连接的可靠性。
实施方式2.
参照图16，说明实施方式2的功率半导体模块1b。本实施方式的功率半导体模块1b具备与实施方式1的功率半导体模块1同样的结构，起到同样的效果，但主要在以下的方面不同。
在功率半导体模块1b中，多个引线端子的至少一部分包括从密封部件40突出的多个突出部。多个突出部按照鸥翼形状弯曲。例如，第1引线端子11包括从密封部件40突出的第1突出部11c(在图16中未示出)。第2引线端子12包括从密封部件40突出的第2突出部12c。第5引线端子15包括从密封部件40突出的第3突出部15c。第1突出部11c、第2突出部12c以及第3突出部15c按照鸥翼形状弯曲。
多个引线端子包括沿着多个焊盘(例如第1焊盘11a、第2焊盘12a、第3焊盘14a、第4焊盘15a)延伸的多个端子部。例如，第1引线端子11的第1突出部11c除了第1突出部分11d以及第2突出部分11e(参照图1)以外，还包括第7突出部分(未图示)。第7突出部分从第2突出部分11e向与第1突出部分11d相反的方向并且水平地延伸。第7突出部分相对第2突出部分11e折弯。第7突出部分作为第1引线端子11的第1端子部发挥功能。第2引线端子12的第2突出部12c除了第3突出部分12d以及第4突出部分12e以外，还包括第8突出部分12f。第8突出部分12f从第4突出部分12e向与第3突出部分12d相反的方向并且水平地延伸。第8突出部分12f相对第4突出部分12e折弯。第8突出部分12f作为第2引线端子12的第2端子部发挥功能。
第5引线端子15的第3突出部15c除了第5突出部分15d以及第6突出部分15e以外，还包括第9突出部分15f。第9突出部分15f从第6突出部分15e向与第5突出部分15d相反的方向并且水平地延伸。第9突出部分15f相对第6突出部分15e折弯。第9突出部分15f作为第5引线端子15的第3端子部发挥功能。在功率半导体模块1b中，电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)以小外形封装(SOP)方式封装。功率半导体模块1b是表面安装型的模块。
本实施方式的功率半导体模块1b的制造方法具备与实施方式1的功率半导体模块1的制造方法(参照图6)同样的工序，但主要在以下方面不同。在功率半导体模块1b的制造方法中，在加工引线框架10的工序(S3)中，使多个引线端子的突出部(例如第1突出部11c、第2突出部12c以及第3突出部15c)按照鸥翼形状折弯。在多个引线端子的突出部，形成有多个端子部(例如第7突出部分、第8突出部分12f以及第9突出部分15f)。多个端子部沿着多个焊盘(例如第1焊盘11a、第2焊盘12a、第3焊盘14a、第4焊盘15a)延伸。这样，得到图16所示的功率半导体模块1b。
参照图17，说明实施方式2的半导体装置2b。本实施方式的半导体装置2b具备与实施方式1的半导体装置2同样的结构，起到同样的效果，但主要在以下方面不同。
半导体装置2b具备功率半导体模块1b和包括多个布线(例如布线54、55)的布线基板51。多个布线形成于布线基板51的第1主面51a上。多个引线端子的端子部用焊接部接合到布线。具体而言，第1引线端子11的第7突出部分(未图示)用焊接部(未图示)接合到布线(未图示)。第2引线端子12的第8突出部分12f用焊接部57接合到布线54。第5引线端子15的第9突出部分15f用焊接部58接合到布线55。
说明本实施方式的半导体装置2b的制造方法。本实施方式的半导体装置2b的制造方法具备与实施方式1的半导体装置2的制造方法(参照图15)同样的工序，但主要在以下方面不同。
在功率半导体模块1b中，电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)以小外形封装(SOP)方式封装。因此，在将功率半导体模块1b安装到布线基板51时，通过回流焊接，将多个引线端子的多个端子部(例如第8突出部分12f以及第9突出部分15f)焊接到布线基板51的多个布线(例如布线54、55)。这样，得到图17所示的半导体装置2b。本实施方式中的回流焊接相比于实施方式1中的流动焊接，焊接时的封装的到达温度更高、并且焊接所需的时间更长。因此，在通过回流焊接将功率半导体模块1b安装到布线基板51时，更大的热应力被施加到第2导电性粘接部37。
但是，第2导电性粘接部37具有比第1导电性粘接部35低的电阻率。在第2导电性填充物由与第1导电性填充物相同的材料构成的情况下，第2导电性粘接部37中的导电性填充物的第2含有率高于第1导电性粘接部35中的所述导电性填充物的第1含有率。因此，能够增大第2导电性粘接部37的电阻与在芯片电容器27的接合部中一般要求的容许电阻之间的余量。进而，即使由于施加到第2导电性粘接部37的应力而对第2导电性粘接部37导入部分性的剥离以及裂纹的至少1个，也能够减小第2导电性粘接部37的电阻的增量。能够提高第2导电性粘接部37的电连接的可靠性。本实施方式的功率半导体模块1b具有高的可靠性。
实施方式3.
参照图18，说明实施方式3的功率半导体模块1c。本实施方式的功率半导体模块1c具备与实施方式1的功率半导体模块1同样的结构，起到同样的效果，但主要在以下方面不同。
功率半导体模块1c还具备散热板60。多个引线端子的至少1个(第5引线端子15)包括与功率半导体芯片20对置的第3表面15s和与第3表面15s相反的一侧的第4表面15t。散热板60被安装到第4表面15t。散热板60由如铜或者铝那样的具有高的热传导性的材料构成。散热板60具有从密封部件40露出的散热面61。散热面61使在功率半导体芯片20中发生的热向功率半导体模块1c的外部高效地扩散。散热面61也可以是与密封部件40的表面42同一面。散热面61以外的散热板60的多个表面也可以面对密封部件40。
散热板60与密封部件40一体化。例如，也可以通过用密封部件40与电子零件(功率半导体芯片20、控制用半导体芯片23、芯片电容器27、电子元件25)以及多个引线端子一起对散热板60进行模制，散热板60与密封部件40一体化。或者，也可以通过在形成于密封部件40的凹部嵌合散热板60，散热板60与密封部件40一体化。也可以通过使用如螺钉那样的固定部件将散热板60安装到密封部件40，散热板60与密封部件40一体化。
特定而言，功率半导体模块1c也可以还具备绝缘层62。散热板60也可以隔着绝缘层62安装到第4表面15t。绝缘层62也可以是分散具有高的热传导性的绝缘性粒子的绝缘性树脂层。绝缘性粒子例如也可以由如二氧化硅、氧化铝或者氮化铝那样的绝缘性无机材料构成。绝缘性树脂层例如也可以是环氧树脂层。散热板60也可以通过密封部件40以及绝缘层62从多个引线端子绝缘。
说明本实施方式的功率半导体模块1c的效果。
本实施方式的功率半导体模块1c还具备散热板60。多个引线端子的至少1个(第5引线端子15)包括与功率半导体芯片20对置的第3表面15s和与第3表面15s相反的一侧的第4表面15t。散热板60被安装到第4表面15t。因此，能够使从功率半导体芯片20发生的热经由散热板60向功率半导体模块1c的外部高效地扩散。
功率半导体芯片20以及多个引线端子的至少1个(第5引线端子15)处于密封部件40与散热板60之间。密封部件40和散热板60具有相互不同的热膨胀系数。因此，本实施方式的功率半导体模块1c相比于实施方式1的功率半导体模块1，多个引线端子更大幅翘起，更大的热应力被施加到第2导电性粘接部37。
但是，第2导电性粘接部37具有比第1导电性粘接部35低的电阻率。在第2导电性填充物由与第1导电性填充物相同的材料构成的情况下，第2导电性粘接部37中的导电性填充物的第2含有率高于第1导电性粘接部35中的所述导电性填充物的第1含有率。因此，能够增大第2导电性粘接部37的电阻与在芯片电容器27的接合部中一般要求的容许电阻之间的余量。进而，即使由于施加到第2导电性粘接部37的应力而对第2导电性粘接部37导入部分性的剥离以及裂纹的至少1个，也能够减小第2导电性粘接部37的电阻的增量。能够提高第2导电性粘接部37的电连接的可靠性。本实施方式的功率半导体模块1c具有高的可靠性。
实施方式4.
本实施方式是将实施方式1至实施方式3中的任意一项所涉及的功率半导体模块1、1b、1c应用于电力变换装置的例子。本实施方式的电力变换装置200没有特别限定，但以下说明是三相的逆变器的情况。
图19所示的电力变换系统包括电源100、电力变换装置200、负载300。电源100是直流电源，对电力变换装置200供给直流电力。电源100没有特别限定，例如，也可以由直流系统、太阳能电池或者蓄电池构成，还可以由与交流系统连接的整流电路或者AC/DC转换器构成。电源100也可以由将从直流系统输出的直流电力变换为其他直流电力的DC/DC转换器构成。
电力变换装置200是在电源100与负载300之间连接的三相的逆变器，将从电源100供给的直流电力变换为交流电力，对负载300供给交流电力。电力变换装置200如图19所示，具备：主变换电路201，将直流电力变换为交流电力而输出；以及控制电路203，将控制主变换电路201的控制信号输出给主变换电路201。
负载300是通过从电力变换装置200供给的交流电力驱动的三相的电动机。此外，负载300没有特别限定，是搭载于各种电气设备的电动机、例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或者空调设备的电动机。
以下，详细说明电力变换装置200。主变换电路201具备开关元件(未图示)和续流二极管(未图示)。通过开关元件对从电源100供给的电压进行开关，主变换电路201将从电源100供给的直流电力变换为交流电力，供给到负载300。主变换电路201的具体的电路结构有各种例子，但本实施方式所涉及的主变换电路201是2电平的三相全桥电路，能够由6个开关元件和与各个开关元件逆并联的6个续流二极管构成。在主变换电路201的各开关元件以及各续流二极管的至少任意器件中，应用上述实施方式1至实施方式3中的任意功率半导体模块1、1b、1c。关于6个开关元件，每2个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相以及W相)。而且，各上下支路的输出端子、即主变换电路201的3个输出端子与负载300连接。
另外，如在上述实施方式1中说明，驱动各开关元件的驱动电路(例如控制用半导体芯片23)内置于功率半导体模块202，所以主变换电路201具备驱动电路。驱动电路生成驱动包含于主变换电路201的开关元件的驱动信号，对主变换电路201的开关元件的控制电极供给驱动信号。具体而言，依照来自控制电路203的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号成为开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路203以对负载300供给期望的电力的方式控制主变换电路201的开关元件。具体而言，根据应供给到负载300的电力，计算主变换电路201的各开关元件应成为导通状态的时间(导通时间)。例如，能够通过根据应输出的电压调制开关元件的导通时间的脉冲宽度调制(PWM)控制，控制主变换电路201。而且，在各时间点，以向应成为导通状态的开关元件输出导通信号，向应成为截止状态的开关元件输出截止信号的方式，向主变换电路201具备的驱动电路输出控制指令(控制信号)。驱动电路依照该控制信号，向各开关元件的控制电极输出导通信号或者截止信号作为驱动信号。
在本实施方式所涉及的电力变换装置200中，作为包含于主变换电路201的功率半导体模块202，应用实施方式1至实施方式3中的任意实施方式所涉及的功率半导体模块1、1b、1c。因此，本实施方式所涉及的电力变换装置200具有高的可靠性。
在本实施方式中，说明了在2电平的三相逆变器中应用本发明的例子，但不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平的电力变换装置，还可以是多电平的电力变换装置。在电力变换装置对单相负载供给电力的情况下，也可以在单相的逆变器中应用本发明。在电力变换装置对直流负载等供给电力的情况下，也可以在DC/DC转换器或者AC/DC转换器中应用本发明。
应用本发明的电力变换装置不限定于负载为电动机的情况，例如，能够嵌入到放电加工机或者激光加工机的电源装置或者感应加热烹调器或者非接触器供电系统的电源装置。应用本发明的电力变换装置能够用作太阳能发电系统或者蓄电系统等的功率调节器。
应认为本次公开的实施方式1-4在所有方面为例示而非限制性的。只要不存在矛盾，也可以组合本次公开的实施方式1-4的至少2个。本发明的范围并非由上述说明示出而由权利要求书示出，意图包括与权利要求书均等的意义以及范围内的所有变更。

Claims (30)

1.一种功率半导体模块，具备：
多个引线端子，包括第1引线端子和离开所述第1引线端子设置的第2引线端子；
功率半导体芯片；
芯片电容器，包括第1电极和第2电极；
电子元件，种类与所述芯片电容器不同；以及
密封部件，密封所述功率半导体芯片、所述芯片电容器及所述电子元件，
所述功率半导体芯片被接合到所述多个引线端子的至少1个，
所述电子元件用第1导电性粘接部接合到所述第1引线端子，所述第1导电性粘接部以第1含有率包含导电性填充物，
所述芯片电容器的所述第1电极和所述第2电极用第2导电性粘接部分别接合到所述第1引线端子和所述第2引线端子，所述第2导电性粘接部以比所述第1含有率高的第2含有率包含所述导电性填充物。
2.根据权利要求1所述的功率半导体模块，其中，
所述第1导电性粘接部还包含由绝缘性无机材料构成的绝缘性粒子。
3.根据权利要求2所述的功率半导体模块，其中，
所述绝缘性粒子由从由二氧化硅、氧化铝以及氮化铝构成的群选择的1个以上的无机材料构成。
4.根据权利要求1至3中的任意一项所述的功率半导体模块，其中，
所述第1引线端子包括第1贯通孔，
所述第2引线端子包括第2贯通孔，
所述第1贯通孔以及所述第2贯通孔用所述密封部件填充。
5.根据权利要求1所述的功率半导体模块，其中，
所述第2含有率是75重量％以上。
6.根据权利要求1所述的功率半导体模块，其中，
所述第1含有率是65重量％以下。
7.根据权利要求1所述的功率半导体模块，其中，
所述导电性填充物由从由银、镍以及铜构成的群选择的1个以上的导电性材料构成。
8.根据权利要求1至3、5至7中的任意一项所述的功率半导体模块，其中，
与所述第1电极对置的所述第1引线端子的第1表面和与所述第2电极对置的所述第2引线端子的第2表面包含铜或者锡。
9.根据权利要求1至3、5至7中的任意一项所述的功率半导体模块，其中，
所述第1电极和所述第2电极包含铜或者锡。
10.根据权利要求1至3、5至7中的任意一项所述的功率半导体模块，其中，
所述电子元件是整流用半导体芯片。
11.根据权利要求10所述的功率半导体模块，其中，
所述整流用半导体芯片内置有电阻器，
内置所述电阻器的所述整流用半导体芯片和所述芯片电容器构成自举电路。
12.根据权利要求1至3、5至7、11中的任意一项所述的功率半导体模块，其中，
所述第2引线端子包括从所述密封部件的部分突出的突出部，
所述密封部件的所述部分与所述芯片电容器之间的最短距离是所述第2引线端子的厚度的5倍以下。
13.根据权利要求1至3、5至7、11中的任意一项所述的功率半导体模块，其中，
所述多个引线端子的至少一部分包括从所述密封部件突出的多个突出部，
所述多个突出部按照鸥翼形状弯曲。
14.根据权利要求1至3、5至7中的任意一项所述的功率半导体模块，其中，
所述第2导电性粘接部覆盖处于所述芯片电容器的下方的所述第1引线端子的第1区域的80％以上且100％以下和处于所述芯片电容器的下方的所述第2引线端子的第2区域的80％以上且100％以下，
所述第1区域是与所述芯片电容器对置的所述第1引线端子的第1表面中的、处于所述第1电极与所述第1引线端子的第1缘部之间的区域，
所述第2区域是与所述芯片电容器对置的所述第2引线端子的第2表面中的、处于所述第2电极与所述第2引线端子的第2缘部之间的区域，
所述第1缘部和所述第2缘部相互对置、并且在所述第1引线端子的所述第1表面以及所述第2引线端子的所述第2表面的俯视时处于所述芯片电容器的下方，
处于所述第1区域以及所述第2区域上的所述第2导电性粘接部被接合到除了所述第1电极以及所述第2电极以外的所述芯片电容器的部分，
所述第2导电性粘接部未从所述第1缘部以及所述第2缘部伸出。
15.根据权利要求1至3、5至7、11中的任意一项所述的功率半导体模块，其中，
还具备散热板，
所述多个引线端子的所述至少1个包括与所述功率半导体芯片对置的第3表面和与所述第3表面相反的一侧的第4表面，
所述散热板被安装到所述第4表面。
16.一种功率半导体模块，具备：
多个引线端子，包括第1引线端子和离开所述第1引线端子设置的第2引线端子；
功率半导体芯片；
芯片电容器，包括第1电极和第2电极；
电子元件，种类与所述芯片电容器不同；以及
密封部件，密封所述功率半导体芯片、所述芯片电容器及所述电子元件，
所述功率半导体芯片被接合到所述多个引线端子的至少1个，
所述电子元件用第1导电性粘接部接合到所述第1引线端子，所述第1导电性粘接部包含第1导电性填充物，
所述芯片电容器的所述第1电极和所述第2电极用第2导电性粘接部分别接合到所述第1引线端子和所述第2引线端子，所述第2导电性粘接部包含第2导电性填充物，
所述第2导电性粘接部具备比所述第1导电性粘接部低的电阻率。
17.根据权利要求16所述的功率半导体模块，其中，
所述第1导电性粘接部还包含由绝缘性无机材料构成的绝缘性粒子。
18.根据权利要求17所述的功率半导体模块，其中，
所述绝缘性粒子由从由二氧化硅、氧化铝以及氮化铝构成的群选择的1个以上的无机材料构成。
19.根据权利要求16至18中的任意一项所述的功率半导体模块，其中，
所述第1引线端子包括第1贯通孔，
所述第2引线端子包括第2贯通孔，
所述第1贯通孔以及所述第2贯通孔用所述密封部件填充。
20.根据权利要求16所述的功率半导体模块，其中，
所述第1导电性填充物由从由银、镍以及铜构成的群选择的1个以上的导电性材料构成，
所述第2导电性填充物由从由银、镍以及铜构成的群选择的1个以上的导电性材料构成。
21.根据权利要求16至18、20中的任意一项所述的功率半导体模块，其中，
与所述第1电极对置的所述第1引线端子的第1表面和与所述第2电极对置的所述第2引线端子的第2表面包含铜或者锡。
22.根据权利要求16至18、20中的任意一项所述的功率半导体模块，其中，
所述第1电极和所述第2电极包含铜或者锡。
23.根据权利要求16至18、20中的任意一项所述的功率半导体模块，其中，
所述电子元件是整流用半导体芯片。
24.根据权利要求23所述的功率半导体模块，其中，
所述整流用半导体芯片内置有电阻器，
内置所述电阻器的所述整流用半导体芯片和所述芯片电容器构成自举电路。
25.根据权利要求16至18、20、24中的任意一项所述的功率半导体模块，其中，
所述第2引线端子包括从所述密封部件的部分突出的突出部，
所述密封部件的所述部分与所述芯片电容器之间的最短距离是所述第2引线端子的厚度的5倍以下。
26.根据权利要求16至18、20、24中的任意一项所述的功率半导体模块，其中，
所述多个引线端子的至少一部分包括从所述密封部件突出的多个突出部，
所述多个突出部按照鸥翼形状弯曲。
27.根据权利要求16至18、20中的任意一项所述的功率半导体模块，其中，
所述第2导电性粘接部覆盖处于所述芯片电容器的下方的所述第1引线端子的第1区域的80％以上且100％以下和处于所述芯片电容器的下方的所述第2引线端子的第2区域的80％以上且100％以下，
所述第1区域是与所述芯片电容器对置的所述第1引线端子的第1表面中的、处于所述第1电极与所述第1引线端子的第1缘部之间的区域，
所述第2区域是与所述芯片电容器对置的所述第2引线端子的第2表面中的、处于所述第2电极与所述第2引线端子的第2缘部之间的区域，
所述第1缘部和所述第2缘部相互对置、并且在所述第1引线端子的所述第1表面以及所述第2引线端子的所述第2表面的俯视时处于所述芯片电容器的下方，
处于所述第1区域以及所述第2区域上的所述第2导电性粘接部被接合到除了所述第1电极以及所述第2电极以外的所述芯片电容器的部分，
所述第2导电性粘接部未从所述第1缘部以及所述第2缘部伸出。
28.根据权利要求16至18、20、24中的任意一项所述的功率半导体模块，其中，
还具备散热板，
所述多个引线端子的所述至少1个包括与所述功率半导体芯片对置的第3表面和与所述第3表面相反的一侧的第4表面，
所述散热板被安装到所述第4表面。
29.一种电力变换装置，具备：
主变换电路，具有权利要求1至28中的任意一项所述的所述功率半导体模块，并且该主变换电路变换被输入的电力而输出；以及
控制电路，将控制所述主变换电路的控制信号输出给所述主变换电路。
30.一种功率半导体模块的制造方法，
具备将功率半导体芯片接合到多个引线端子的至少1个的步骤，所述多个引线端子包括第1引线端子和离开所述第1引线端子设置的第2引线端子，进而，
具备将电子元件用第1导电性粘接部接合到所述第1引线端子的步骤，所述第1导电性粘接部以第1含有率包含导电性填充物，进而，
具备：对所述第1引线端子的多个第1部位和所述第2引线端子的多个第2部位供给导电性粘接剂的步骤；以及
将芯片电容器的第1电极载置到所述多个第1部位上的所述导电性粘接剂上并且将所述芯片电容器的第2电极载置到所述多个第2部位上的所述导电性粘接剂上的步骤，所述芯片电容器的种类与所述电子元件不同，进而，
具备使所述导电性粘接剂硬化，形成将所述芯片电容器的所述第1电极和所述第2电极分别接合到所述第1引线端子和所述第2引线端子的第2导电性粘接部的步骤，所述第2导电性粘接部以比所述第1含有率高的第2含有率包含所述导电性填充物，进而，
具备用密封部件密封所述功率半导体芯片、所述芯片电容器以及所述电子元件的步骤。
CN201980029908.6A 2018-05-09 2019-04-19 功率半导体模块及其制造方法以及电力变换装置 Active CN112074954B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018090488 2018-05-09
JP2018-090488 2018-05-09
PCT/JP2019/016768 WO2019216161A1 (ja) 2018-05-09 2019-04-19 パワー半導体モジュール及びその製造方法並びに電力変換装置

Publications (2)

Publication Number Publication Date
CN112074954A CN112074954A (zh) 2020-12-11
CN112074954B true CN112074954B (zh) 2024-05-14

Family

ID=68467395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980029908.6A Active CN112074954B (zh) 2018-05-09 2019-04-19 功率半导体模块及其制造方法以及电力变换装置

Country Status (4)

Country Link
JP (1) JP6952889B2 (zh)
CN (1) CN112074954B (zh)
DE (1) DE112019002333T5 (zh)
WO (1) WO2019216161A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7308793B2 (ja) * 2020-05-28 2023-07-14 三菱電機株式会社 半導体装置
CN115148709B (zh) * 2022-06-28 2023-06-23 爱微(江苏)电力电子有限公司 电池组的电子式初始充电用功率模块及其的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032774A (ja) * 2004-07-20 2006-02-02 Denso Corp 電子装置
JP2006156660A (ja) * 2004-11-29 2006-06-15 Denso Corp リードフレーム
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール
JP2012104633A (ja) * 2010-11-10 2012-05-31 Mitsubishi Electric Corp 半導体装置
CN104010439A (zh) * 2013-02-26 2014-08-27 株式会社东海理化电机制作所 电子部件连接结构及连接方法
CN104252968A (zh) * 2013-06-27 2014-12-31 株式会社村田制作所 层叠陶瓷电子部件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5989124B2 (ja) * 2012-09-07 2016-09-07 三菱電機株式会社 パワー半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032774A (ja) * 2004-07-20 2006-02-02 Denso Corp 電子装置
JP2006156660A (ja) * 2004-11-29 2006-06-15 Denso Corp リードフレーム
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール
JP2012104633A (ja) * 2010-11-10 2012-05-31 Mitsubishi Electric Corp 半導体装置
CN104010439A (zh) * 2013-02-26 2014-08-27 株式会社东海理化电机制作所 电子部件连接结构及连接方法
CN104252968A (zh) * 2013-06-27 2014-12-31 株式会社村田制作所 层叠陶瓷电子部件

Also Published As

Publication number Publication date
WO2019216161A9 (ja) 2020-12-10
DE112019002333T5 (de) 2021-01-21
JP6952889B2 (ja) 2021-10-27
WO2019216161A1 (ja) 2019-11-14
CN112074954A (zh) 2020-12-11
JPWO2019216161A1 (ja) 2021-06-10

Similar Documents

Publication Publication Date Title
CN109727960B (zh) 半导体模块、其制造方法以及电力变换装置
CN110462817B (zh) 半导体装置及其制造方法、以及电力转换装置
JP6816825B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
CN112701093A (zh) 半导体模块及电力转换装置
WO2018061517A1 (ja) パワーモジュール、その製造方法および電力変換装置
US20190393184A1 (en) Power module and power conversion apparatus
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JP2019197842A (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
CN113316844A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
US11908822B2 (en) Power semiconductor module and power conversion apparatus
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP7035920B2 (ja) 半導体装置および電力変換装置
WO2019216159A1 (ja) パワー半導体モジュール及び電力変換装置
CN111276448A (zh) 半导体装置及电力转换装置
US20230178506A1 (en) Power semiconductor apparatus and method of manufacturing the same, and power conversion apparatus
CN117242569A (zh) 半导体装置及电力转换装置
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7407924B2 (ja) 半導体装置及びその製造方法並びに電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP7439653B2 (ja) 半導体装置及び電力変換装置
JP6851559B1 (ja) 半導体装置および電力変換装置
WO2022138200A1 (ja) パワー半導体装置およびその製造方法ならびに電力変換装置
CN117438404A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant