JP6816825B2 - 半導体装置、電力変換装置および半導体装置の製造方法 - Google Patents

半導体装置、電力変換装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6816825B2
JP6816825B2 JP2019524777A JP2019524777A JP6816825B2 JP 6816825 B2 JP6816825 B2 JP 6816825B2 JP 2019524777 A JP2019524777 A JP 2019524777A JP 2019524777 A JP2019524777 A JP 2019524777A JP 6816825 B2 JP6816825 B2 JP 6816825B2
Authority
JP
Japan
Prior art keywords
press
semiconductor device
mold resin
lead frame
fitting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019524777A
Other languages
English (en)
Other versions
JPWO2018235197A1 (ja
Inventor
慶太郎 市川
慶太郎 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018235197A1 publication Critical patent/JPWO2018235197A1/ja
Application granted granted Critical
Publication of JP6816825B2 publication Critical patent/JP6816825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

この発明は、半導体装置、電力変換装置および半導体装置の製造方法に関する。
特許文献１には、電力用半導体素子とリードパターンとを備えた電力用半導体装置が開示されている。リードパターンは、一端側が電力用半導体素子と電気接続される。また、リードパターンは他端側に貫通孔を有する。電力用半導体素子とリードパターンは、封止体に封止されている。封止体には、貫通孔に連通しプレスフィット端子を挿入するためのメス型コネクタが形成されている。
特許文献２には、配線パターンと配線パターンに接合された電力用半導体素子とがトランスファーモールド樹脂で封止された電力用半導体装置が開示されている。この電力用半導体装置には、外部端子が挿入されることで接続される筒状外部端子連通部が設けられる。筒状外部端子連通部は、配線パターンに対して略垂直に設置されている。
日本特開２０１３−１５２９６６号公報 日本特開２０１０−２７８１３号公報
産業向けの電力用半導体装置では、特に欧州向けに拡販される場合などに、プレスフィットによって外部装置と接続することが必要とされる場合がある。プレスフィットが適用されている電力用半導体装置として、ケースタイプのモジュールがある。一般に、ケースタイプのモジュールは、半導体素子、ベース板、絶縁基板、ケースおよび樹脂等で構成される。ケースタイプのモジュールでは、ケースを使用するため、パッケージサイズが大きくなる場合がある。このため、製造コストが大きくなる可能性がある。また、ケースからプレスフィット端子を取り外せない構造である場合がある。
また、特許文献１に示される電力用半導体装置では、リードパターンが電力用半導体素子の上に搭載される。このため、リードパターンとヒートシンクとの高さ方向の距離が大きくなる。従って、プレスフィット端子を貫通孔に差し込む際に、封止体または電力用半導体素子にクラック等の損傷が発生する可能性がある。
また、特許文献２に示される電力用半導体装置では、筒状外部端子連通部を形成するために、新たに部品を追加する必要がある。このため、電力用半導体装置が大型化する可能性がある。
本発明は上述の問題を解決するためになされたものであり、その目的は、信頼性を向上できる半導体装置、電力変換装置および半導体装置の製造方法を得ることである。
本願の発明に係る半導体装置は、ベース板と、第１面と、該第１面と反対の面である第２面とを有し、該第２面が該ベース板の上面に接合されたリードフレームと、該リードフレームの該第１面に設けられた半導体素子と、該ベース板の上面と、該リードフレームと、該半導体素子と、を覆うモールド樹脂と、を備え、該モールド樹脂には、該モールド樹脂の表面から該リードフレームまで伸び、プレスフィット端子が挿入される端子挿入穴が設けられ、該リードフレームには、該端子挿入穴に連なり、該プレスフィット端子が圧入される開口部が設けられ、該リードフレームの端部は、該モールド樹脂の外郭を形成する側面から露出しない。
本願の発明に係る半導体装置の製造方法は、第１面と、該第１面と反対の面である第２面とを有するリードフレームに、プレスフィット端子が圧入される開口部を設ける工程と、該第１面に半導体素子を設ける工程と、該第２面をベース板の上面に接合する工程と、該ベース板の上面と、該リードフレームと、該半導体素子と、を覆うモールド樹脂を、該リードフレームの端部が該モールド樹脂の外郭を形成する側面から露出しないように形成するモールド工程と、を備え、該モールド工程では、該モールド樹脂の表面から該開口部に連なり、該プレスフィット端子が挿入される端子挿入穴を該モールド樹脂に形成する。
本願の発明に係る半導体装置では、リードフレームがベース板に接合されている。従って、リードフレームが半導体素子の上に接合される構造と比較して、プレスフィット端子を開口部に差し込む際に、モールド樹脂または半導体素子に損傷が発生することを抑制できる。
本願の発明に係る半導体装置の製造方法では、リードフレームがベース板に接合される。従って、リードフレームが半導体素子の上に接合される構造と比較して、プレスフィット端子を開口部に差し込む際に、モールド樹脂または半導体素子に損傷が発生することを抑制できる。
実施の形態１に係る半導体装置の断面図である。 リードフレームに複数の開口部を形成した状態を示す断面図である。 モールド工程を説明する断面図である。 モールド樹脂が成型された状態を示す断面図である。 実施の形態２に係る半導体装置が実装基板に接続された状態を示す断面図である。 実施の形態２の変形例に係る半導体装置が実装基板に接続された状態を示す断面図である。 実施の形態３に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
本発明の実施の形態に係る半導体装置、電力変換装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置１０の断面図である。半導体装置１０は、電力用半導体装置である。半導体装置１０は、導電板１２を備える。導電板１２は、銅、アルミニウムなどから形成される。導電板１２の上面には絶縁層１４が設けられる。絶縁層１４は、導電板１２の上面に接合されている。絶縁層１４は高い熱伝導性を有する。絶縁層１４は、例えば高伝導性フィラーを含むエポキシ樹脂から形成される。導電板１２と絶縁層１４はベース板１６を構成する。ベース板１６の構成はこれに限らない。ベース板１６はヒートシンクであっても良い。
絶縁層１４の上には、リードフレーム３０が設けられる。リードフレーム３０は、第１面３１と、第１面３１と反対の面である第２面３２とを有する。リードフレーム３０の第２面３２はベース板１６の上面に接合されている。第２面３２は絶縁層１４と接合される。リードフレーム３０は銅材から形成される。これに限らず、リードフレーム３０は必要な放熱特性を有する材料から形成されれば良い。
リードフレーム３０の第１面３１には、複数の半導体素子２０、２２、２４が設けられる。複数の半導体素子２０、２２、２４は、それぞれ第１面３１に接合されている。半導体素子２０、２２、２４の各々は、例えば、電力用半導体素子である。電力用半導体素子は、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）またはＤｉｏｄｅである。
また、リードフレーム３０の半導体素子２０と半導体素子２２とが接合された部分の下部には、ベース板１６が設けられる。これに対し、リードフレーム３０の半導体素子２４が接合された部分の下部には、ベース板１６は設けられない。断面視において、リードフレーム３０の半導体素子２０、２２が設けられた部分と、半導体素子２４が設けられた部分とは分離されている。
複数の半導体素子２０、２２、２４同士は、複数のワイヤ２６でそれぞれ接続されている。また、半導体素子２２とリードフレーム３０はワイヤ２６で接続されている。複数のワイヤ２６の各々は、細い金属線である。各々のワイヤ２６の材質は、例えばアルミニウムまたは金である。各々のワイヤ２６の材質はこれ以外でも良い。
半導体装置１０は、モールド樹脂２８で封止されている。モールド樹脂２８は、ベース板１６の上面と、リードフレーム３０と、複数の半導体素子２０、２２、２４と、複数のワイヤ２６を覆う。リードフレーム３０は端部までモールド樹脂２８に覆われる。さらに、モールド樹脂２８は、絶縁層１４と、導電板１２の側面を覆う。また、導電板１２の裏面とモールド樹脂２８の裏面とは、パッケージの裏面となる平面を形成する。モールド樹脂２８の上面は、第１面３１に対向し、第１面３１と並行に設けられる。また、モールド樹脂２８の裏面は、第２面３２に対向し、第２面３２と並行に設けられる。
モールド樹脂２８は、トランスファーモールド樹脂である。本実施の形態の半導体装置１０は、トランスファーモールドタイプのパッケージを備える。モールド樹脂２８は、熱硬化性の樹脂材料を含む材料から形成される。モールド樹脂２８は、トランスファーモールド方式で形成されるため、樹脂封止時に流動性を有する材料から形成される。
モールド樹脂２８には、プレスフィット端子４０が挿入される端子挿入穴３６が設けられる。端子挿入穴３６は、モールド樹脂２８の第１面３１と対向する面から第１面３１まで伸びる。モールド樹脂２８の第１面３１と対向する面は、モールド樹脂２８の上面である。また、リードフレーム３０には、プレスフィット端子４０が圧入される開口部３８が設けられる。開口部３８は端子挿入穴３６に連なる。開口部３８には、第１面３１側からプレスフィット端子４０が圧入される。開口部３８は、第１面３１から第２面３２に貫通している。
端子挿入穴３６は、モールド樹脂２８の上面から開口部３８を挟んで、リードフレーム３０の下方まで伸びる。端子挿入穴３６は、第１面３１と垂直に伸びる。端子挿入穴３６は、端子挿入穴３６にプレスフィット端子４０が挿入された状態で、プレスフィット端子４０の下端が設けられる位置まで伸びる。端子挿入穴３６は、プレスフィット端子４０を挿入できる幅を有する。また、開口部３８は、プレスフィット端子４０を圧入できる幅を有する。
プレスフィット端子４０の両端には、第１圧入部４１と第２圧入部４２とがそれぞれ設けられている。第１圧入部４１と第２圧入部４２は、それぞれ弾性力を有する。第１圧入部４１と第２圧入部４２とは、直線状に伸びる接続部４３によって互いに接続される。第１圧入部４１は、開口部３８に圧入される。
端子挿入穴３６に挿入されたプレスフィット端子４０は、端子挿入穴３６に沿って伸びる。プレスフィット端子４０の上端は、モールド樹脂２８から突出する。第２圧入部４２は、モールド樹脂２８の外部に設けられる。第２圧入部４２は、外部装置に圧入される。
プレスフィット端子４０は、外部接続用端子である。プレスフィット端子４０の両端にそれぞれ設けられた第１圧入部４１および第２圧入部４２は、バネ性を有する。モールド樹脂２８の上面側に設けられた外部装置にプレスフィット端子４０が差し込まれることで、半導体装置１０と外部装置とが接続される。半導体装置１０と外部装置とが接続される際に、はんだ付けは行われない。
本実施の形態では、半導体装置１０は複数のプレスフィット端子４０を備える。またモールド樹脂２８には、複数のプレスフィット端子４０にそれぞれ対応する複数の端子挿入穴３６が設けられる。同様に、リードフレーム３０には、複数のプレスフィット端子４０にそれぞれ対応する複数の開口部３８が設けられる。複数のプレスフィット端子４０の数および配置は、半導体装置１０が接続される外部装置の端子配置に応じて調節される。
次に、半導体装置１０の製造方法について説明する。まず、リードフレーム３０に複数の開口部３８を設ける。図２は、リードフレーム３０に複数の開口部３８を形成した状態を示す断面図である。次に、第１面３１に複数の半導体素子２０、２２、２４を設ける。複数の半導体素子２０、２２、２４は第１面３１に接合される。次に、複数のワイヤ２６で、複数の半導体素子２０、２２、２４同士、半導体素子２２とリードフレーム３０とをそれぞれ配線する。
次に、第２面３２をベース板１６の上面に接合する。ここで、リードフレーム３０とベース板１６とを接合してから、リードフレーム３０に複数の半導体素子２０、２２、２４を接合しても良い。また、リードフレーム３０とベース板１６とを接合してから、複数のワイヤ２６による配線を行っても良い。
次に、モールド工程を実施する。図３は、モールド工程を説明する断面図である。モールド工程では、モールド樹脂２８を形成する。まず、金型６０を準備する。金型６０は上金型６２と下金型６１とを備える。上金型６２と下金型６１を組み合わせることで、金型６０の内部にキャビティ６４が形成される。
上金型６２は、キャビティ６４の天井部分６６からキャビティ６４の底面６８に向かって伸びる複数のピン６９を有する。複数のピン６９は、複数の開口部３８に対応する位置にそれぞれ設けられる。
次に、キャビティ６４内にベース板１６、リードフレーム３０、複数の半導体素子２０、２２、２４および複数のワイヤ２６を収納する。このとき、複数のピン６９を複数の開口部３８にそれぞれ挿入する。次に、複数のピン６９が複数の開口部３８にそれぞれ挿入された状態で、キャビティ６４にモールド樹脂２８を注入する。これにより、モールド樹脂２８が成型される。
図４は、モールド樹脂２８が成型された状態を示す断面図である。モールド工程により、モールド樹脂２８に複数の端子挿入穴３６が形成される。複数の端子挿入穴３６は、モールド樹脂２８の表面から複数の開口部３８にそれぞれ連なる。モールド樹脂２８に端子挿入穴３６を設けることで、リードフレーム３０の複数の開口部３８に複数のプレスフィット端子４０をそれぞれ差し込むことができる。金型６０を用いたモールド樹脂２８の成型方法は、モールド工程の一例である。モールド工程では、端子挿入穴３６を形成できれば別の方法を用いても良い。
本実施の形態に係る半導体装置１０は、トランスファーモールドタイプのパッケージを備える。このため、ケースタイプのパッケージと比較して、パッケージを小型化できる。また、一般に、トランスファーモールドタイプのパッケージは大量生産が可能である。このため、ケースタイプのパッケージと比較して、製造コストの低減が可能となる。
また、半導体装置１０では、外部装置との接続のために筒状の外部端子連通部のような部品を新たに追加する必要がない。本実施の形態では、リードフレーム３０に複数の開口部３８を設け、モールド樹脂２８に複数の端子挿入穴３６を設けることで、外部装置との接続が可能となる。従って、半導体装置１０の部品にかかる費用を低減できる。さらに、半導体装置１０の構造を簡易化でき、さらなる低コスト化を実現できる。
また、半導体装置１０では、モールド樹脂２８の上面側より複数のプレスフィット端子４０を差し込むことで、複数のプレスフィット端子４０を半導体装置１０に接続できる。このため、外部接続用端子をはんだなどで半導体装置と接合する場合と比較して、複数のプレスフィット端子４０の差込および取出しがし易い。従って、半導体装置１０を様々なタイプの製品に適用し易い。
また、本実施の形態では複数のプレスフィット端子４０をリードフレーム３０に差し込む。このため、プレスフィット端子を半導体素子に直接接触させる場合と比較して、複数のプレスフィット端子４０の圧入により複数の半導体素子２０、２２、２４に損傷が発生することを防止できる。従って、半導体装置１０の信頼性を向上できる。
さらに、本実施の形態にかかる半導体装置１０では、リードフレーム３０がベース板１６に接合されている。本実施の形態では、リードフレームが半導体素子の上に接合される構造と比較して、リードフレーム３０とベース板１６との高さ方向の距離が近い。リードフレーム３０がベース板１６によって支持されることで、複数のプレスフィット端子４０を複数の開口部３８にそれぞれ差し込む際に、モールド樹脂２８または複数の半導体素子２０、２２、２４にストレスが掛かり難くなる。このため、モールド樹脂２８または複数の半導体素子２０、２２、２４にクラック等の損傷が発生することを抑制できる。従って、半導体装置１０の信頼性をさらに向上できる。
また、本実施の形態では、リードフレーム３０の第１面３１に複数の半導体素子２０、２２、２４が設けられる。さらに、複数のプレスフィット端子４０は第１面３１側から開口部３８に圧入される。つまり、リードフレーム３０の複数のプレスフィット端子４０が圧入される面に複数の半導体素子２０、２２、２４が設けられる。このため、複数のプレスフィット端子４０が複数の開口部３８にそれぞれ圧入される際に、リードフレーム３０から複数の半導体素子２０、２２、２４が受けるストレスを抑制できる。従って、複数の半導体素子２０、２２、２４が受けるストレスをさらに低減でき、半導体装置１０の信頼性をさらに向上できる。
また、本実施の形態ではリードフレーム３０に複数の半導体素子２０、２２、２４の裏面が接合される。また、複数の半導体素子２０、２２、２４の各々の上面は、他の半導体素子またはリードフレーム３０とワイヤ２６で接続される。このため、ベース板１６上に回路基板または回路パターンを設ける必要がない。従って、半導体素子の裏面と回路基板が接続され、半導体素子の上面にリードフレームが接続される構成と比較して、部品点数を削減できる。
さらに、リードフレーム３０はパッケージの内部に収まっている。つまり、リードフレーム３０の端部は、モールド樹脂２８に覆われ、モールド樹脂２８の側面から露出しない。ここで、モールド樹脂２８の側面はモールド樹脂２８の上面と裏面の間の面である。このため、リードフレームがモールド樹脂の側面から露出している構成と比較して、複数のプレスフィット端子４０間の沿面距離が長くなる。従って、絶縁耐圧を向上できる。
なお、図１に示される半導体装置１０の構造は一例であり、本実施の形態はトランスファーモールドタイプのパッケージであれば、他の構造のパッケージにも適用できる。また、本実施の形態では半導体装置１０は複数の半導体素子２０、２２、２４を備えるが、半導体装置１０は１つ以上の半導体素子を備えれば良い。また、半導体装置１０は、３つの半導体素子２０、２２、２４以外に回路部品を備えても良い。
また、リードフレーム３０の構造は図１で示されるものに限らず、ベース板１６に接合されていれば別の構造であっても良い。図１に示されるようにリードフレーム３０が複数の部分に分離されている場合、リードフレーム３０のうちベース板１６に接合される部分に１つ以上の開口部３８が設けられれば良い。
また、本実施の形態ではモールド樹脂２８の上面に複数の端子挿入穴３６が設けられた。この変形例として、複数の端子挿入穴３６は、モールド樹脂２８の表面からリードフレーム３０まで伸びるものとしても良い。各々の端子挿入穴３６は、開口部３８に連なり、プレスフィット端子４０を挿入できれば上面以外の箇所に設けられても良い。
例えば、複数の端子挿入穴３６は、モールド樹脂２８の裏面側からリードフレーム３０まで伸びても良い。この場合、複数のプレスフィット端子４０は、第２面３２側からリードフレーム３０に圧入される。また、複数の端子挿入穴３６のうち、一部の端子挿入穴３６はモールド樹脂２８の上面に設けられ、他の端子挿入穴３６はモールド樹脂２８の裏面に設けられても良い。
本実施の形態の別の変形例として半導体装置１０は、複数のプレスフィット端子４０を備えなくても良い。半導体装置１０は、図１に示される複数のプレスフィット端子４０が挿入された状態および図４に示される複数のプレスフィット端子４０が挿入されていない状態のいずれの状態でも提供される。つまり、半導体装置１０では、複数のプレスフィット端子４０の有無をオプションで選択できる。本変形例によれば、例えば、外部装置にあらかじめ複数のプレスフィット端子が備えられている場合などにも、半導体装置１０を適用できる。従って、様々な用途に半導体装置１０を対応させることができる。
本実施の形態の別の変形例として、複数の半導体素子２０、２２、２４のうち１つ以上が、ワイドバンドギャップ半導体により形成されていても良い。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料またはダイヤモンドである。複数の半導体素子２０、２２、２４をワイドバンドギャップ半導体により形成することで、複数の半導体素子２０、２２、２４を小型化できる。また、ワイドバンドギャップ半導体は、耐熱性が高いため、ヒートシンクを小型化できる。従って、半導体装置１０をさらに小型化できる。
これらの変形は以下の実施の形態に係る半導体装置、電力変換装置および半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置、電力変換装置および半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図５は、実施の形態２に係る半導体装置１０ａが実装基板５０ａに接続された状態を示す断面図である。実装基板５０ａは外部装置である。半導体装置１０ａは複数のプレスフィット端子４０ａの構造が実施の形態１と異なる。複数のプレスフィット端子４０ａの各々は、第１圧入部４１と第２圧入部４２との間に屈曲部４４ａを有する。第１圧入部４１と第２圧入部４２とは接続部４３ａによって互いに接続される。
接続部４３ａは、第１圧入部４１から第１面３１に対して垂直にモールド樹脂２８の上面に向かって伸びる。モールド樹脂２８の上方で、接続部４３ａは水平方向に屈曲する。その後、接続部４３ａは垂直方向にさらに屈曲する。以上から、プレスフィット端子４０ａに屈曲部４４ａが形成される。接続部４３ａは上方に向かってさらに垂直に伸び、第２圧入部４２に繋がる。
屈曲部４４ａにより、第１圧入部４１と第２圧入部４２との水平方向の位置がずれる。ここで、水平方向は、モールド樹脂２８の上面またはリードフレーム３０の第１面３１と並行な方向である。また、垂直方向は、モールド樹脂２８の上面またはリードフレーム３０の第１面３１と垂直な方向である。
本実施の形態では、複数のプレスフィット端子４０ａは、それぞれモールド樹脂２８の水平方向における外側に向かって屈曲する。このため、第１圧入部４１よりも、第２圧入部４２は水平方向で外側に設けられる。従って、複数のプレスフィット端子４０ａの第２圧入部４２同士の距離が、実施の形態１と比較して広がる。
本実施の形態では、半導体装置１０ａが接続される実装基板５０ａの端子間距離が大きい場合にも、半導体装置１０ａを実装基板５０ａに接続できる。このため、例えば、ケースタイプの半導体装置が接続されることを想定した大型の実装基板５０ａにも、半導体装置１０ａを適用できる。また、実装基板５０ａが標準化されている場合にも、屈曲部４４ａの形状を調節することで、実装基板５０ａに半導体装置１０ａを接続して用いることができる。従って、実装基板５０ａの構造の変更が困難な顧客に対しても、本実施の形態に係る半導体装置１０ａを提供できる。
さらに、屈曲部４４ａはモールド樹脂２８の外部に設けられる。このため、屈曲部がモールド樹脂の内部に設けられる場合と比較して、半導体装置１０ａを小型化できる。
本実施の形態では屈曲部４４ａにおいて、接続部４３ａは垂直に屈曲する。この変形例として、接続部４３ａは垂直に屈曲していなくても良い。また、接続部４３ａは湾曲していても良い。屈曲部４４ａとして、第１圧入部４１と第２圧入部４２との水平方向の位置をずらすことができれば、あらゆる形状を採用できる。
図６は、実施の形態２の変形例に係る半導体装置１０ｂが実装基板５０ｂに接続された状態を示す断面図である。半導体装置１０ｂは、複数のプレスフィット端子４０ｂを備える。複数のプレスフィット端子４０ｂの各々は、第１圧入部４１と第２圧入部４２との間に屈曲部４４ｂを有する。第１圧入部４１と第２圧入部４２とは接続部４３ｂによって互いに接続される。
半導体装置１０ｂにおいて、第１圧入部４１よりも、第２圧入部４２は水平方向で内側に設けられる。従って、複数のプレスフィット端子４０ｂの第２圧入部４２同士の距離が実施の形態１と比較して狭まる。
本変形例では、半導体装置１０ｂが接続される実装基板５０ｂの端子間距離が小さい場合にも、半導体装置１０ｂを実装基板５０ｂに接続できる。このため、例えば小型の実装基板５０ｂにも、半導体装置１０ｂを適用できる。
実施の形態３．
本実施の形態は、上述した実施の形態１または２に係る半導体装置１０、１０ａ、１０ｂを電力変換装置に適用したものである。本実施の形態は特定の電力変換装置に限定されるものではないが、以下、実施の形態３として、三相のインバータに半導体装置１０、１０ａ、１０ｂを適用した場合について説明する。
図７は、実施の形態３に係る電力変換装置２００を適用した電力変換システムの構成を示すブロック図である。図７に示される電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。
電源１００は直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができる。また、電源１００は交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータである。電力変換装置２００は、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図７に示されるように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機である。負荷３００は、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーターもしくは空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、図示しないスイッチング素子と還流ダイオードを備えている。主変換回路２０１は、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路である。２レベルの三相フルブリッジ回路は、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。
主変換回路２０１は上述した半導体装置１０、１０ａ、１０ｂのいずれかに相当する半導体装置２０２を備える。主変換回路２０１の各スイッチング素子と各還流ダイオードの少なくとも一部は、複数の半導体素子２０、２２、２４の何れかによって構成される。
６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成する。各上下アームはフルブリッジ回路の各相を構成する。フルブリッジ回路は、Ｕ相、Ｖ相、Ｗ相を有する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する図示しない駆動回路を備えている。駆動回路は半導体装置２０２に内蔵されていてもよいし、半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号であるオン信号となる。また、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号であるオフ信号となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、制御回路２０３は、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間であるオン時間を算出する。例えば、制御回路２０３は、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御によって、主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令を出力する。制御指令は制御信号に対応する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置２００では、主変換回路２０１は上述した半導体装置１０、１０ａ、１０ｂのいずれかに相当する半導体装置２０２を備える。このため、電力変換装置２００の小型化および低コスト化ができる。また、電力変換装置２００の信頼性を向上できる。
本実施の形態では、半導体装置２０２を２レベルの三相インバータに適用する例を説明したが、これに限られるものではなく、半導体装置２０２は種々の電力変換装置に適用することができる。本実施の形態では、電力変換装置２００を２レベルの電力変換装置としたが、３レベルまたはマルチレベルの電力変換装置であっても構わない。また、単相負荷に電力を供給する場合には単相のインバータに半導体装置２０２を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに半導体装置２０２を適用することも可能である。
また、電力変換装置２００は、上述した負荷３００が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器または非接触器給電システムの電源装置として用いることもできる。さらに電力変換装置２００は、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
１０、１０ａ、１０ｂ、２０２ 半導体装置、 １６ ベース板、 ２０、２２、２４ 半導体素子、 ２８ モールド樹脂、 ３０ リードフレーム、 ３１ 第１面、 ３２ 第２面、 ３６ 端子挿入穴、 ３８ 開口部、 ４０、４０ａ、４０ｂ プレスフィット端子、 ４１ 第１圧入部、 ４２ 第２圧入部、 ４４ａ、４４ｂ 屈曲部、 ６０ 金型、 ６４ キャビティ、 ６６ 天井部分、 ６８ 底面、 ６９ ピン、 ２００ 電力変換装置、 ２０１ 主変換回路、 ２０３ 制御回路

Claims (12)

  1. ベース板と、
    第１面と、前記第１面と反対の面である第２面とを有し、前記第２面が前記ベース板の上面に接合されたリードフレームと、
    前記リードフレームの前記第１面に設けられた半導体素子と、
    前記ベース板の上面と、前記リードフレームと、前記半導体素子と、を覆うモールド樹脂と、
    を備え、
    前記モールド樹脂には、前記モールド樹脂の表面から前記リードフレームまで伸び、プレスフィット端子が挿入される端子挿入穴が設けられ、
    前記リードフレームには、前記端子挿入穴に連なり、前記プレスフィット端子が圧入される開口部が設けられ、
    前記リードフレームの端部は、前記モールド樹脂の外郭を形成する側面から露出しないことを特徴とする半導体装置。
  2. 前記リードフレームの端部は前記モールド樹脂に覆われることを特徴とする請求項１に記載の半導体装置。
  3. 前記端子挿入穴は、前記モールド樹脂の前記第１面と対向する面から前記第１面まで伸び、
    前記開口部には、前記第１面側から前記プレスフィット端子が圧入されることを特徴とする請求項１または２に記載の半導体装置。
  4. 弾性力を有する第１圧入部と、弾性力を有する第２圧入部と、が両端にそれぞれ設けられ、前記端子挿入穴に挿入された前記プレスフィット端子をさらに備え、
    前記第１圧入部は、前記開口部に圧入され、
    前記第２圧入部は、前記モールド樹脂の外部に設けられることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
  5. 前記プレスフィット端子は、前記第１圧入部と前記第２圧入部との間に屈曲部を有し、
    前記屈曲部により、前記第１圧入部と前記第２圧入部との水平方向の位置がずれ、
    前記屈曲部は前記モールド樹脂の外部に設けられることを特徴とする請求項４に記載の半導体装置。
  6. 前記第１圧入部よりも、前記第２圧入部は前記水平方向で外側に設けられることを特徴とする請求項５に記載の半導体装置。
  7. 前記第１圧入部よりも、前記第２圧入部は前記水平方向で内側に設けられることを特徴とする請求項５に記載の半導体装置。
  8. 前記半導体素子は、ワイドバンドギャップ半導体により形成されていることを特徴とする請求項１〜７の何れか１項に記載の半導体装置。
  9. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項８に記載の半導体装置。
  10. 請求項１〜９の何れか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
  11. 第１面と、前記第１面と反対の面である第２面とを有するリードフレームに、プレスフィット端子が圧入される開口部を設ける工程と、
    前記第１面に半導体素子を設ける工程と、
    前記第２面をベース板の上面に接合する工程と、
    前記ベース板の上面と、前記リードフレームと、前記半導体素子と、を覆うモールド樹脂を、前記リードフレームの端部が前記モールド樹脂の外郭を形成する側面から露出しないように形成するモールド工程と、
    を備え、
    前記モールド工程では、前記モールド樹脂の表面から前記開口部に連なり、前記プレスフィット端子が挿入される端子挿入穴を前記モールド樹脂に形成することを特徴とする半導体装置の製造方法。
  12. 内部にキャビティが形成され、前記キャビティの天井部分から前記キャビティの底面に向かって伸びるピンを有する金型を準備する工程を備え、
    前記モールド工程は、
    前記キャビティ内に前記ベース板と前記リードフレームと前記半導体素子とを収納し、前記ピンを前記開口部に挿入する工程と、
    前記ピンが前記開口部に挿入された状態で、前記キャビティに前記モールド樹脂を注入し、前記モールド樹脂に前記端子挿入穴を形成する工程と、
    を備えることを特徴とする請求項１１に記載の半導体装置の製造方法。
JP2019524777A 2017-06-21 2017-06-21 半導体装置、電力変換装置および半導体装置の製造方法 Active JP6816825B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/022870 WO2018235197A1 (ja) 2017-06-21 2017-06-21 半導体装置、電力変換装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018235197A1 JPWO2018235197A1 (ja) 2019-12-12
JP6816825B2 true JP6816825B2 (ja) 2021-01-20

Family

ID=64736998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019524777A Active JP6816825B2 (ja) 2017-06-21 2017-06-21 半導体装置、電力変換装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11244836B2 (ja)
JP (1) JP6816825B2 (ja)
CN (1) CN110753997A (ja)
DE (1) DE112017007673B4 (ja)
WO (1) WO2018235197A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7094447B2 (ja) * 2019-06-03 2022-07-01 三菱電機株式会社 パワーモジュール及び電力変換装置
CN111987068B (zh) * 2020-08-11 2022-08-26 四川旭茂微科技有限公司 一种引线结构及使用该结构的引线框架
JP7450740B2 (ja) 2020-09-14 2024-03-15 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置
EP4050645B1 (en) * 2021-02-24 2023-02-22 Hitachi Energy Switzerland AG Power semiconductor device and manufacturing method
US11652078B2 (en) * 2021-04-20 2023-05-16 Infineon Technologies Ag High voltage semiconductor package with pin fit leads
WO2023047890A1 (ja) * 2021-09-21 2023-03-30 ローム株式会社 半導体モジュール
WO2023089810A1 (ja) * 2021-11-22 2023-05-25 三菱電機株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184285A (en) 1987-11-17 1993-02-02 Advanced Interconnections Corporation Socket constructed with molded-in lead frame providing means for installing additional component such as a chip capacitor
JPH01196153A (ja) 1988-02-01 1989-08-07 Oki Electric Ind Co Ltd 樹脂封止半導体装置
JP3688760B2 (ja) * 1995-07-31 2005-08-31 ローム株式会社 樹脂パッケージ型半導体装置およびその製造方法
US5666003A (en) 1994-10-24 1997-09-09 Rohm Co. Ltd. Packaged semiconductor device incorporating heat sink plate
US8193633B2 (en) * 2007-09-26 2012-06-05 Mitsubishi Electric Corporation Heat conductive sheet and method for producing same, and powder module
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
JP4567773B2 (ja) 2008-07-18 2010-10-20 三菱電機株式会社 電力用半導体装置
JP5383621B2 (ja) * 2010-10-20 2014-01-08 三菱電機株式会社 パワー半導体装置
JP5762319B2 (ja) * 2012-01-24 2015-08-12 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP5734493B2 (ja) * 2014-05-20 2015-06-17 三菱電機株式会社 電力用半導体装置
JP6249892B2 (ja) * 2014-06-27 2017-12-20 三菱電機株式会社 半導体装置の製造方法
JP6233285B2 (ja) 2014-11-28 2017-11-22 三菱電機株式会社 半導体モジュール、電力変換装置

Also Published As

Publication number Publication date
DE112017007673B4 (de) 2022-08-18
US20200303215A1 (en) 2020-09-24
CN110753997A (zh) 2020-02-04
US11244836B2 (en) 2022-02-08
JPWO2018235197A1 (ja) 2019-12-12
WO2018235197A1 (ja) 2018-12-27
DE112017007673T5 (de) 2020-03-05

Similar Documents

Publication Publication Date Title
JP6816825B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
CN111293087B (zh) 半导体装置以及电力变换装置
JP6952889B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP2019096797A (ja) 半導体装置および電力変換装置
US11916001B2 (en) Semiconductor power module and power conversion device
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JPWO2020174584A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
WO2022239112A1 (ja) 半導体装置及び電力変換装置
US11217514B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
JP7035920B2 (ja) 半導体装置および電力変換装置
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6811644B2 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
JP7278077B2 (ja) 半導体装置およびその製造方法
JP7171516B2 (ja) パワー半導体モジュール、電力変換装置およびパワー半導体モジュールの製造方法
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
WO2023195325A1 (ja) パワーモジュールおよび電力変換装置
JP2022070483A (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
CN117276224A (zh) 半导体装置、半导体装置组及电力变换装置
JP2023110389A (ja) 半導体装置、電力変換装置、および、半導体装置の製造方法
JP2022067815A (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2022067375A (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置
CN117769761A (zh) 功率模块以及电力转换装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201207

R150 Certificate of patent or registration of utility model

Ref document number: 6816825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250