JP5383621B2 - パワー半導体装置 - Google Patents

パワー半導体装置 Download PDF

Info

Publication number
JP5383621B2
JP5383621B2 JP2010235094A JP2010235094A JP5383621B2 JP 5383621 B2 JP5383621 B2 JP 5383621B2 JP 2010235094 A JP2010235094 A JP 2010235094A JP 2010235094 A JP2010235094 A JP 2010235094A JP 5383621 B2 JP5383621 B2 JP 5383621B2
Authority
JP
Japan
Prior art keywords
power semiconductor
external terminal
semiconductor device
shape
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010235094A
Other languages
English (en)
Other versions
JP2012089681A (ja
Inventor
誠次 岡
哲也 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010235094A priority Critical patent/JP5383621B2/ja
Priority to US13/150,593 priority patent/US8502385B2/en
Priority to CN201110215068.8A priority patent/CN102456652B/zh
Priority to DE102011084803.7A priority patent/DE102011084803B4/de
Publication of JP2012089681A publication Critical patent/JP2012089681A/ja
Application granted granted Critical
Publication of JP5383621B2 publication Critical patent/JP5383621B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、パワー半導体装置に関し、特に、パワー半導体装置の小型化、低コスト化ならびに、パワー半導体装置に接続されるプリント配線板の小型化も実現可能なトランスファーモールド樹脂封止型のパワー半導体装置に関する。
一般にパワー半導体装置は、大電流、高電圧下で動作するため、そのようなパワーモジュールにおいては、熱抵抗を小さくし、高い絶縁性を確保するとともに、小型化、低コスト化することが重要である。
たとえば、特許文献１で示されるように、所定の電気回路の配線パターンが形成されているリードフレーム上にパワー半導体素子が搭載されており、アルミ板または銅板と、高熱伝導性の絶縁層と、銅箔とからなる金属基板の一方の面がはんだ付けされ、その後、金属基板の他方の面が露出されるように、全体がトランスファーモールド樹脂で封止されている構造がある。この構造によりトランスファーモールド樹脂封止型のパワーモジュールの小型化、低コスト化、製造工程の簡略化を図っている。
特開平１１−２０４７２４号公報
特許文献１で示されている従来技術は、パワー半導体装置の小型化を実現するためのものであり、プレス打ち抜きで形成されたリードフレームを用いること、高熱伝導金属基板をパワー半導体素子が実装されたリードフレームの直下に設けることにより、小型化、低コスト化を図ろうとするものである。しかし、この従来技術は、パワー半導体装置の小型化、低コスト化を実現する手段としては、十分な効果は得られない構造である。
つまり、従来技術のリードフレームを用いたトランスファーモールド樹脂封止型のパワー半導体装置においては、トランスファー工程上、端子となるリードフレームはパワー半導体装置の側面周囲方向からのみ取り出しが可能となる構造であり、トランスファーモールド樹脂封止後、各種電極を分離するためリードフレームのタイバー部を切断し、プリント配線板への実装のため外部端子であるリード部を折り曲げる加工を施す必要がある。
更に、これらリードで形成された外部端子は金属が露出している状態であり絶縁はされていない。そのため、外部端子間は十分な絶縁距離を確保する必要があり、パワー半導体素子が搭載され封止されているモールド樹脂封止部を小型化しても、パワー半導体装置の大きさは、側面から出ているリード外部端子の絶縁距離を確保するための外部端子間の絶縁距離で規定されてしまうため、小型化には限度が生じる。
この問題に対する一つの解決策としては、外部端子をパワー半導体装置の上面から取り出すという方法が考えられる。つまり、面内で外部電極を配置する方法である。この手法は現在の弱電関係の半導体装置に適用されており、小型化に向けて、リードフレームのかわりに金属からなるピン電極を表面上に形成した、ＰＧＡパッケージなどのエリアアレイパッケージがこの考えを考慮して開発されている。
つまり、外部端子を平面上で配置することにより小型化が可能となる。この方法をパワー半導体装置に適用することにより、平面内で絶縁距離を保ちながら外部端子を取り出せることにより、パワー半導体装置の小型化は可能となる。
しかし、パワー半導体装置表面から直接真上に外部端子が形成されるために、外部端子の取り出し位置はパワー半導体装置内のパワー半導体素子のレイアウトに大きく影響を受けることになり、外部端子によりパワー半導体装置と接合されるプリント配線板のパターンの引き回しが複雑になるため、プリント配線板のパターン設計の自由度が失われ、結果としてプリント配線板が大きくなってしまうという問題が生じることになる。
本発明は上記のような問題点を解消するためになされたものであり、パワー半導体素子上方において、絶縁距離を保ちつつ所望の位置に外部端子を引き回すことができ、小型化が可能なパワー半導体装置を提供することを目的とする。
本発明にかかるパワー半導体装置は、下地上の配線パターンに裏面が接合され、前記裏面に対向する表面に表面電極を有する、パワー半導体素子と、前記パワー半導体素子の前記表面電極上、および／または前記配線パターン上に底面が接合された、筒状の連通部と、前記連通部の上面を露出させる凹部を有し、前記連通部の上面以外と、前記下地と、前記配線パターンと、前記パワー半導体素子とを覆うトランスファーモールド樹脂と、一端が前記連通部の上面に挿入され、他端が上方へ導かれた外部端子とを備え、少なくとも１つの前記外部端子は、両端部間においてＬ字曲折する曲折領域を有し、前記曲折領域は、前記トランスファーモールド樹脂の前記凹部に埋没する。
本発明にかかるパワー半導体装置によれば、下地上の配線パターンに裏面が接合され、前記裏面に対向する表面に表面電極を有する、パワー半導体素子と、前記パワー半導体素子の前記表面電極上、および／または前記配線パターン上に底面が接合された、筒状の連通部と、前記連通部の上面を露出させる凹部を有し、前記連通部の上面以外と、前記下地と、前記配線パターンと、前記パワー半導体素子とを覆うトランスファーモールド樹脂と、一端が前記連通部の上面に挿入され、他端が上方へ導かれた外部端子とを備え、少なくとも１つの前記外部端子は、両端部間においてＬ字曲折する曲折領域を有し、前記曲折領域は、前記トランスファーモールド樹脂の前記凹部に埋没することにより、パワー半導体素子上方において、所望の位置に外部端子を引き回すことができ、小型化が可能となる。
本発明の実施の形態１にかかるパワー半導体装置を示す断面模式図である。 本発明の実施の形態１にかかる外部装置であるプリント配線板とパワー半導体装置が外部端子で接続されている断面模式図である。 本発明の実施の形態１にかかるパワー半導体装置上面のトランスファーモールド樹脂表面上に形成された凹部の中に埋没されている鳥瞰図である。 本発明の実施の形態１にかかるＬ字形状を有した外部端子の構造図である。 本発明の実施の形態２にかかるＬ字形状を有した外部端子の構造図である。 本発明の実施の形態２にかかるＬ字形状を有した外部端子の構造図である。 本発明の実施の形態２にかかるＬ字形状を有した外部端子の構造図である。 本発明の実施の形態２にかかるＬ字形状を有した外部端子の構造図である。 本発明の実施の形態２にかかるＬ字形状を有した外部端子の構造図である。 本発明の実施の形態３にかかるはんだ接合用のＬ字形状を有した外部端子の構造図である。 本発明の実施の形態３にかかるプレスフィット接合用のＬ字形状を有した外部端子の構造図である。 本発明の実施の形態３にかかるプレスフィット接合用のＬ字形状を有した外部端子の構造図である。 本発明の実施の形態３にかかるスプリング接合用のＬ字形状を有した外部端子の構造図である。 本発明の実施の形態３にかかるスプリング接合用のＬ字形状を有した外部端子の構造図である。 本発明の実施の形態４にかかる凸形状が形成されたパワー半導体装置の構造図である。 本発明の実施の形態４にかかる凹形状が形成されたパワー半導体装置の構造図である。
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、本発明の実施の形態１にかかるパワー半導体装置を示す断面模式図である。図１に示すように、本実施の形態１のパワー半導体装置は、パワー半導体装置の熱を放熱する金属放熱体である金属板１の一方の面（上面）に、下地としての、高熱伝導性の絶縁層２が設けられている。さらにこの高熱伝導性の絶縁層２の上面には、金属箔の配線パターン３が形成されている。金属板１と高熱伝導性の絶縁層２と配線パターン３とで、回路基板である金属回路基板８を構成している。
配線パターン３上には、パワー半導体素子５と筒状の連通部６とが、略垂直にはんだ４を介して接合されている。パワー半導体素子５は、その裏面が配線パターン３と接合され、裏面と対向する面である表面に表面電極を有しており、連通部６は、パワー半導体素子５の表面電極上、および／または配線パターン３上に底面が接合される。また、配線パターン３と配線パターン３との間、パワー半導体素子５とパワー半導体素子５との間、および、配線パターン３とパワー半導体素子５との間が、ワイヤーボンド９で電気的に接続されている。
そして、金属回路基板８の配線パターン３形成面、周辺側面と、パワー半導体素子５、ワイヤーボンド９、筒状の連通部６の外側は、トランスファーモールド樹脂７で封止されている。しかし、連通部６の上部に位置する凹部１２、凹部２０には、トランスファーモールド樹脂７は充填されておらず、連通部６の上面が露出するように形成されている。連通部６には、Ｌ字形状を有した外部端子１０と直線形状を有した外部端子１１とがそれぞれ挿入される。外部端子１０、外部端子１１は、一端が連通部６の上面に挿入され、他端が上方へ導かれている。なお、挿入される外部端子１０、外部端子１１の形状に対応して凹部１２、凹部２０が形成されているが、その配置については、例えば凹部１２がパワー半導体素子５上の連通部６上面に形成されてもよく、その場合には、凹部１２には対応する外部端子１０が挿入されるので、外部端子１０がパワー半導体素子５上に配置されることになる。
本実施の形態１において、金属板１には、熱伝導性に優れた金属、例えば、アルミニウムおよびアルミニウム合金、銅および銅合金、鉄および鉄合金、あるいは、銅／鉄−ニッケル合金／銅、アルミニウム／鉄−ニッケル合金／アルミニウム等の複合材料を用いることが出来る。特に、電流容量が大きいパワー半導体素子５を用いる場合には熱伝導性に優れた銅を用いるのが好ましい。また、金属板１の厚み、長さ、幅とは、パワー半導体素子５の電流容量により、適宜決定される。すなわち、パワー半導体素子５の電流容量が大きくなると、金属板１の厚みを厚くし、金属板１の長さと幅を大きくする。
また、本実施の形態１において、高熱伝導性の絶縁層２には、例えば、各種セラミックスや無機粉末を含有する樹脂絶縁シート、ガラス繊維を含有する樹脂絶縁シートを用いることが出来る。高熱伝導性の絶縁層２に含有される無機粉末としては、アルミナ、ベリリア、ボロンナイトライド、マグネシア、シリカ、窒化珪素、窒化アルミニウムが挙げられる。そして、高熱伝導性の絶縁層２の厚みは、例えば２０〜４００μｍである。
また、本実施の形態１において、配線パターン３には、例えば、銅箔が用いられ、ワイヤーボンド９には、アルミニウム線が用いられる。配線パターン３に用いられる銅箔の厚み、および、ワイヤーボンド９に用いられるアルミニウム線の線径・本数もパワー半導体素子５の電流容量により、適宜決められる。
また、本実施の形態１において、筒状の連通部６には、たとえば、金属筒が用いられ、その材質は、熱伝導性と電気伝導性とに優れ、配線パターン３とはんだ４で接合できる金属、たとえば、銅および銅合金、アルミニウムおよびアルミニウム合金のめっき品を用いるのが好ましい。筒状の連通部６の厚みは、トランスファーモールド時の成型圧力により変形しない厚み以上で、電流容量により適宜決められる。
連通部６の高さは、後で挿入接続する外部端子が十分に接続できる高さであれば良い。連通部６の内径は、後で挿入接続するＬ字形状を有した外部端子１０、直線形状を有した外部端子１１の挿入部の外径から決まり、少なくとも、外部端子１０、外部端子１１を取り付けることができる内径であれば良い。そして、筒状の連通部６のトランスファーモールド樹脂表面側端部の内径を、中心部の内径以上としても良い。このようにすると、連通部６への外部端子１０、外部端子１１の挿入が容易になる。
また、連通部６にはテーパー形状が設けられている。これは、配線パターン３と連通部６との接合に用いられるはんだ４の濡れ性を良くし、信頼性を向上させるためである。また、トランスファーモールド樹脂７で封止された連通部６の凹部１２、凹部２０もテーパー形状を有し、そのテーパー形状により、後で挿入する外部端子１０、外部端子１１が連通部６に挿入しやすくなるという利点もある。
本実施の形態１では、はんだ付けする底面側、トランスファーモールド樹脂封止する上面側ともに、同じテーパー形状の向きとしているが、はんだ付けする底面側においてテーパー形状の向きは逆であっても、本発明の効果は得られる。また、テーパー形状の角度ははんだの種類等によって適宜変える。
また、本実施の形態１において、トランスファーモールド樹脂７には、例えば、フィラーとしてシリカ粉末が充填されたエポキシ樹脂が用いられる。トランスファーモールド樹脂７において、充填されるシリカ粉末の含有率は、本装置に用いられる部材の熱膨張係数などを考慮して最適な量が選定される。
例えば、配線パターン３と金属板１とに銅を用いた場合、トランスファーモールド樹脂７の熱膨張係数を銅の熱膨張係数である１６ｐｐｍ／℃に合わすように、エポキシ樹脂へのシリカ粉末の充填量が設定される。このようにすることにより、反りのないパワー半導体装置が得られる。
また、トランスファーモールド樹脂７の放熱性を向上させる場合は、フィラーとしてシリカ粉末の代わりにアルミナ粉末を用いることが好ましい。
＜Ａ−２．製法＞
次に、本実施の形態１におけるパワー半導体装置の製造方法の一例について説明する。本実施の形態１のパワー半導体装置は、例えば、金属板１として厚み３ｍｍの銅板に、高熱伝導の絶縁層２としてＢステージ状態のアルミナ粉末を含有するエポキシ樹脂シートを載せ、その上に厚み０．３ｍｍの銅箔を重ねる。
そして、銅板とアルミナ粉末を含有するエポキシ樹脂シートと銅箔とを積層したものを加熱・加圧して、銅板と銅箔とをアルミナ粉末を含有するエポキシ樹脂シートで接合する。次に、銅箔をエッチングして配線パターン３を形成する。
このようにして、銅からなる金属板１とアルミナ粉末を含有するエポキシ樹脂の絶縁層２と銅の配線パターン３とからなる金属回路基板８を形成する。
次に、配線パターン３上の任意の場所に設けられる素子搭載部にパワー半導体素子５を、そして配線パターン３上の任意の場所に設けられる外部端子１０、外部端子１１との接合部に、筒状の連通部６を各々はんだ４を用いて接合する。
そして、配線パターン３と配線パターン３との間、パワー半導体素子５とパワー半導体素子５との間、および、配線パターン３とパワー半導体素子５との間において、導通が必要な箇所をアルミニウムのワイヤーボンド９で接続する。また、本実施の形態１においては、ワイヤーボンド９により配線パターン３とパワー半導体素子５の接続を行っているが、これに限るものではなく、それ以外の電気的接続を行えるものであれば、本発明の効果は得られる。
上記のはんだ付け・ワイヤーボンドの形成順では、ワイヤーボンド９をすべての部品のはんだ接合終了後に行うため、連通部６と導通のある配線パターン３上にパワー半導体素子５もしくは別の配線パターン３からワイヤボンディングを行う際に、ワイヤボンディング装置の制約上、連通部６の高さによって近傍にワイヤーボンドを打てない可能性がある。そのため、実装面積に限界が生じる。そこで、実装面積をさらに縮小する方法として、次の方法が挙げられる。配線パターン３とパワー半導体素子５のはんだ付けのあとにワイヤーボンドを行い、その後配線パターン３と連通部６を接合する方法である。二回に分けて接合するので、配線パターン３と連通部６の接合には、低融点はんだを用いるか、もしくははんだ以外の接合方法を用いる。例えば、銀ペーストで接着する方法や、超音波接合による方法が挙げられる。
次に、ワイヤーボンドされたパワー半導体素子５と連通部６とを搭載した金属回路基板８は、金型にセットされ、トランスファーモールド法により、例えばシリカ粉末が充填されたエポキシ樹脂系のトランスファーモールド樹脂７で封止される。
上記に述べた本発明は、金属回路基板８に限定する物ではなく、セラミック基板を構成部材として用いても、本発明の効果を得ることは可能である。
トランスファーモールド樹脂７で封止された連通部６には、外部端子１０、外部端子１１が挿入される。
連通部６と接続される外部端子１０、外部端子１１の外部端子形状としては、挿入される連通部６に対し、Ｌ字形状を有した外部端子１０を用いることが望ましいが、連通部６に対しそのまま直上してなる、直線形状を有した外部端子１１と併用しても問題ない。
Ｌ字形状を有した外部端子１０を部分的にでも用いることにより、外部端子１０で接続されるパワー半導体装置と外部装置において、外部装置の接続部位位置を任意に設計することが可能となる。
つまり、パワー半導体装置を最も小型化になるようにパワー半導体素子５と連通部６の位置で設計されたパワー半導体装置を用いた場合においても、Ｌ字形状を有した外部端子１０を用いることにより、パワー半導体装置の連通部６に対応する外部装置の接続部位を任意な位置に設定することが可能となることから、外部装置の小型化、さらには電気的損失を低減できる配線が可能となる。
電気的損失の低減の一例として、パワー半導体素子５として、ＩＧＢＴ素子とダイオード素子を用いた２イン１構造のパワー半導体装置の場合、パワー半導体装置内で形成されたＰ電極筒状の連通部とＮ電極筒状の連通部に接続された各々の外部端子にＬ字形状を有した２本の外部端子を用いることにより、端子同士を隣接させると同時に並行配線で外部装置に接合する配線の引き回しが可能となり、インダクタンスの低減が可能となる。
一方、直線形状を有した外部端子１１のみをパワー半導体装置と外部装置の接合端子として用いた場合、連通部６直上に外部装置の接続部位を設置する必要が生じることから、外部装置における最適な回路引き回しが困難となると同時に外部装置が大きくなるという不具合が生じる。
＜Ａ−３．連通部の構成＞
図２は、本発明の実施の形態１にかかる外部装置であるプリント配線板１３とパワー半導体装置とが外部端子１０、外部端子１１で接続されている断面模式図である。Ｌ字形状を有した外部端子１０、直線形状を有した外部端子１１において、外部端子１０、外部端子１１の一方の先端が連通部６内に挿入されていると同時に、他方の先端が外部装置であるプリント配線板１３のスルーホール部１４、またはランド部１５に接合されることにより、パワー半導体装置とプリント配線板１３に、外部端子１０、外部端子１１を用い一括で接続することが可能であるため、プロセス的にも簡単であると同時に、長期信頼性を向上させることが可能である。
本断面模式図では省略しているが、外部装置であるプリント配線板１３には、抵抗部品、コンデンサ部品、トランス部品、マイコン部品等のパワー半導体装置を駆動させるための実装部品が搭載されている。
図３は、Ｌ字形状を有した外部端子１０において連通部６、さらにはプリント配線板１３のスルーホール部１４、またはランド部１５に接合されない辺、すなわち、外部端子１０の曲折領域２１が、パワー半導体装置上面のトランスファーモールド樹脂７表面上に形成された外部端子の凹部１２の中に埋没されている鳥瞰図である。
トランスファーモールド樹脂上の外部端子の凹部１２内に、Ｌ字形状を有した外部端子１０の曲折領域２１を埋没させることにより、隣接する異電極外部端子間の沿面絶縁距離が長くなることから、一定の沿面距離まで異電極外部端子の間隔を短くすることが出来、それによりパワー半導体装置の小型化が可能となる。
図４に実施の形態１で示したトランスファーモールド樹脂７表面に形成された凹部１２の中に埋没されている、外部端子１１１の曲折領域２２に、凹部１２に対する固定用の突起１８が形成されている場合を示す。
固定用の突起１８を設けることにより、トランスファーモールド樹脂表面に形成された凹部１２にＬ字形状を有した外部端子１１１が高位置精度で固定される。これによりプリント配線板１３のスルーホール部１４，またはランド部１５に対する外部端子１１１の先端部の位置精度が向上するため、簡易に挿入が可能と同時に、接合後の信頼性も向上する。
パワー半導体素子５にワイドバンドギャップ半導体としての例えばＳｉＣを用いることにより、電流密度の向上が可能となり、パワー半導体装置の小型化が可能となる。これは以下の実施の形態でも同様である。
＜Ａ−４．効果＞
本発明にかかる実施の形態１によれば、パワー半導体装置において、下地としての絶縁層２上の配線パターン３に裏面が接合され、裏面に対向する表面に表面電極を有する、パワー半導体素子５と、パワー半導体素子５の表面電極上、および／または配線パターン３上に底面が接合された、筒状の連通部６と、連通部６の上面を露出させる凹部２０、凹部１２を有し、連通部６の上面以外と、絶縁層２と、配線パターン３と、パワー半導体素子５とを覆うトランスファーモールド樹脂７と、一端が連通部６の上面に挿入され、他端が上方へ導かれた外部端子１１、外部端子１０とを備え、少なくとも１つの外部端子１０は、両端部間においてＬ字曲折する曲折領域２１を有し、曲折領域２１は、トランスファーモールド樹脂７の凹部１２に埋没することで、パワー半導体素子５上方において、沿面絶縁距離を保ちつつ装置上の端子間の距離を短くすることが可能となり、所望の位置に外部端子を引き回し、装置の小型化を実現することができる。
また、本発明にかかる実施の形態１によれば、パワー半導体装置において、外部端子１１、外部端子１０の上方に配置された、プリント配線板１３をさらに備え、外部端子１１、外部端子１０の他端は、プリント配線板１３のスルーホール部１４、又はランド部１５に接合されることで、外部端子１１、外部端子１０を用いて、スルーホール部１４への挿入による接合でも、ランド部１５への接合でも、一括でプリント配線板１３と接続することができ、プリント配線板１３の設計も制限せずに済む。また、長期信頼性も向上する。
また、本発明にかかる実施の形態１によれば、パワー半導体装置において、外部端子１１１は、曲折領域２２において、トランスファーモールド樹脂７の凹部１２の側面に係合される突起１８を有することで、トランスファーモールド樹脂表面に形成された凹部１２にＬ字形状を有した外部端子１１１が高位置精度で固定され、外部端子１１１の先端部の位置精度が向上するため、簡易に挿入が可能と同時に、接合後の信頼性も向上する。
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図５〜９は、Ｌ字形状を有した外部端子において、連通部６内に接合される部位とプリント配線板１３のスルーホール部１４、またはランド部１５に接合される部位とが各々１つ以上を有するＬ字形状を有した外部端子の構造図を示す。
図５は、連通部６内に接合される部位とプリント配線板１３に接合する部位が各々１つを有するＬ字形状を有した外部端子１００の構造図を示す。
図６は、連通部６内に接合される部位が２カ所、プリント配線板１３に接合する部位が１カ所を有するＬ字形状を有した外部端子１０１、外部端子１０２の構造図を示す。
図７は、連通部６内に接合される部位が１カ所、プリント配線板１３に接合する部位が２カ所を有するＬ字形状を有した外部端子１０３の構造図を示す。
図８は、連通部６内に接合される部位が２カ所、プリント配線板１３に接合する部位が２カ所を有するＬ字形状を有した外部端子１０４、外部端子１０５の構造図を示す。
パワー半導体装置において、電流容量が比較的小容量の場合は、接合部位が両先端各々１カ所ずつの図５で示すＬ字形状を有した外部端子１００を用いれば問題ないが、電流容量が大容量のパワー半導体装置においては、接続部が１カ所のみで通電を行うと、部分的（局所的な）な発熱により、はんだのクラック、剥離等の問題、プリント配線板１３の耐熱性の問題等が発生するため、装置の信頼性が低下する。
このような場合は、図６〜８で示すように通電部の箇所を増やすことで、電流容量が増え発熱集中等の問題は解決でき、装置の信頼性は向上する。しかし一方で、パワー半導体装置内の連通部６、プリント配線板１３のスルーホール部１４，ランド部１５の数が多くなり、小型化を阻害する可能性があるため、接続部の形状、数量を最適化して使用する必要がある。
パワー半導体素子５にワイドバンドギャップ半導体であるＳｉＣが用いられるような場合には、電流密度の向上に伴い、図９に示すＬ字形状を有した外部端子１１０を用いるのが望ましい。
外部端子１１０は、曲折領域２３の幅を、通常のパワー半導体素子５（Ｓｉが用いられている場合）に比べ広くすることにより、外部端子１１０自身の発熱を押さえることが可能になり、パワー半導体装置のロスを下げることが出来る。
＜Ｂ−２．効果＞
本発明にかかる実施の形態２によれば、パワー半導体装置において、外部端子１００〜１０５、外部端子１１０はその両端部にそれぞれ１または複数の接続部を有することで、発熱集中の度合と小型化の要請とを考慮しながら、接続部の形状、数量を最適化することが可能となる。
また、本発明にかかる実施の形態２によれば、パワー半導体装置において、外部端子１１０の曲折領域２３は、外部端子１１０の長さ方向と略直交する方向の幅が、外部端子１１０のそれ以外の領域の幅より広いことで、パワー半導体素子５にワイドバンドギャップ半導体であるＳｉＣが用いられるような場合に電流密度が上昇しても、適切に対応することができる。
また、本発明にかかる実施の形態２によれば、パワー半導体装置において、パワー半導体素子５は、ワイドバンドギャップ半導体からなることで、パワー半導体装置の電流密度が向上し、さらなる小型化が可能となる。
＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
図１０は、Ｌ字形状を有した外部端子１００の連通部６、さらにはプリント配線板１３のスルーホール部１４、ランド部１５への接合方法として、はんだ接合を用いる場合の外部端子１００の構造を示す。
はんだ接合を用いることにより、外部端子１００の先端形状を工夫する必要がないため、外部端子の低コスト化につながる。はんだ接合に用いるＬ字形状を有した外部端子１００の材料としては、銅、または銅合金等の電気伝導性に優れた材料が好まれる。はんだ接合を行うために、スズ、ニッケルめっき等も必要に応じて用いられる。上記はんだ接合においては、直線形状を有した外部端子１１への適用も同様である。
図１１、１２にＬ字形状を有した外部端子１０６、外部端子１０７の連通部６、さらにはプリント配線板１３のスルーホール部１４への接合方法として、プレスフィットを用いる場合の外部端子１０６、外部端子１０７の構造を示す。
例えば図１１は、一般的にスターピンと呼ばれる先端をかしめた構造のプレスフィット形状のＬ字形状を有した外部端子１０６である。
図１２は、一般的にコンプライアントピンとよばれるプレスフィット形状のＬ字形状を有した外部端子１０７である。
形状はこれら２種類に限定される物ではなく、Ｃ型プレスフィット形状、Σ型プレスフィット形状などの外部端子１０６、外部端子１０７も用いることができる。プレスフィットを用いた外部端子１０６、外部端子１０７の材料としては、バネ性を有すると同時に電気伝導性に優れた銅合金材料が好まれて使用される。
プレスフィット接合を用いることにより、はんだレス接合が可能になり、接合部の信頼性向上、組み立て加工費の低減につながる。なお上記プレスフィットを用いた接合においては、直線形状を有した外部端子１１への適用も同様である。
図１３、１４にＬ字形状を有した外部端子１０８、外部端子１０９の連通部６、さらにはプリント配線板１３のランド部１５への接合方法として、スプリングを用いる場合の外部端子１０８、外部端子１０９の構造を示す。
例えば図１３は、Ｃ型形状のスプリングを有した外部端子１０８である。
図１４は、一般的なスプリング形状を有した外部端子１０９である。
形状はこれら２種類に限定される物ではなく、スプリング機能で接合を可能にするものならどの様な形状でも用いることが出来る。スプリング機能を用いる外部端子１０８、外部端子１０９の材料としては、スプリング性を有すると同時に電気伝導性に優れた銅合金材料が好まれて使用される。
スプリング機能により接合を取ることにより、プリント配線板１３のランド部１５のみで接合が可能となり、スルーホール部１４が不要となりプリント配線板１３の小型化が可能となる。なお上記スプリングを用いた接合においては、直線形状を有した外部端子１１への適用も同様である。
Ｌ字形状を有した外部端子１０、直線形状を有した外部端子１１の連通部６、さらにはプリント配線板１３のスルーホール部１４，ランド部１５への接合方法について具体的に説明したが、接合方法は外部端子の両端で別々の接合方法を併用しても問題はない。
＜Ｃ−２．効果＞
本発明にかかる実施の形態３によれば、パワー半導体装置において、外部端子１０６、外部端子１０７の少なくともいずれかの端部は、プレスフィットを用いて接合されることで、はんだレス接合が可能になり、接合部の信頼性向上、組み立て加工費の低減が可能となる。
また、本発明にかかる実施の形態３によれば、パワー半導体装置において、外部端子１０８、外部端子１０９の少なくともいずれかの端部は、スプリングを用いて接合されることで、プリント配線板１３のランド部１５のみで接合が可能となり、スルーホール部１４が不要となりプリント配線板１３の小型化が可能となる。
＜Ｄ．実施の形態４＞
＜Ｄ−１．構成＞
パワー半導体装置上面に引き回された異電極の外部端子１０間、さらには外部端子１１間のトランスファーモールド樹脂７表面に、凸形状１６が形成されたパワー半導体装置を図１５に示す。
トランスファーモールド樹脂７表面に形成された絶縁性の凸形状１６を異電極の外部端子１０間、さらには外部端子１１間に設けることにより、沿面距離を長くすることが出来るため、外部端子１０間、外部端子１１間の実質的な横距離を縮めることが可能になり、パワー半導体装置の小型化が可能となり、低コスト化が達成できる。
パワー半導体装置上面に引き回された異電極の外部端子１０間、さらには外部端子１１間のトランスファーモールド樹脂７表面に、凹形状１７が形成されたパワー半導体装置を図１６に示す。
凹形状１７を異電極の外部端子１０間、さらには外部端子１１間に設けることにより、沿面距離を長くすることが出来るため、Ｌ字形状を有した外部端子１０間の横距離を縮めることが可能になり、パワー半導体装置の小型化が可能となり、低コスト化が達成できる。
なお、凸形状１６、凹形状１７は、１つのパワー半導体装置において混在していてもよい。
＜Ｄ−２．効果＞
本発明にかかる実施の形態４によれば、パワー半導体装置において、トランスファーモールド樹脂７は、凹部２０、凹部１２を複数備え、トランスファーモールド樹脂７は、所定の凹部２０、凹部１２の間に、凸形状１６および／または凹形状１７を有することで、沿面距離を長くすることが出来るため、外部端子１０間、外部端子１１間の実質的な横距離を縮めることが可能になり、パワー半導体装置の小型化が可能となり、低コスト化が達成できる。
本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
１ 金属板、２ 絶縁層、３ 配線パターン、４ はんだ、５ パワー半導体素子、６ 連通部、７ トランスファーモールド樹脂、８ 金属回路基板、９ ワイヤーボンド、１０，１１，１００〜１１１ 外部端子、１２，２０ 凹部、１３ プリント配線板、１４ スルーホール部、１５ ランド部、１６ 凸形状、１７ 凹形状、１８ 突起、２１〜２３ 曲折領域。

Claims (9)

  1. 下地上の配線パターンに裏面が接合され、前記裏面に対向する表面に表面電極を有する、パワー半導体素子と、
    前記パワー半導体素子の前記表面電極上、および／または前記配線パターン上に底面が接合された、筒状の連通部と、
    前記連通部の上面を露出させる凹部を有し、前記連通部の上面以外と、前記下地と、前記配線パターンと、前記パワー半導体素子とを覆うトランスファーモールド樹脂と、
    一端が前記連通部の上面に挿入され、他端が上方へ導かれた外部端子とを備え、
    少なくとも１つの前記外部端子は、両端部間においてＬ字曲折する曲折領域を有し、
    前記曲折領域は、前記トランスファーモールド樹脂の前記凹部に埋没する、
    パワー半導体装置。
  2. 前記外部端子の上方に配置された、プリント配線板をさらに備え、
    前記外部端子の他端は、前記プリント配線板のスルーホール部、又はランド部に接合される、
    請求項１に記載のパワー半導体装置。
  3. 前記外部端子は、前記曲折領域において、前記トランスファーモールド樹脂の前記凹部の側面に係合される突起を有する、
    請求項１または２に記載のパワー半導体装置。
  4. 前記外部端子はその両端部にそれぞれ１または複数の接続部を有する、
    請求項１〜３のいずれかに記載のパワー半導体装置。
  5. 前記外部端子の前記曲折領域は、前記外部端子の長さ方向と略直交する方向の幅が、前記外部端子のそれ以外の領域の幅より広い、
    請求項１〜４のいずれかに記載のパワー半導体装置。
  6. 前記パワー半導体素子は、ワイドバンドギャップ半導体からなる、
    請求項１〜５のいずれかに記載のパワー半導体装置。
  7. 前記外部端子の少なくともいずれかの端部は、プレスフィットを用いて接合される、
    請求項１〜６のいずれかに記載のパワー半導体装置。
  8. 前記外部端子の少なくともいずれかの端部は、スプリングを用いて接合される、
    請求項１〜７のいずれかに記載のパワー半導体装置。
  9. 前記トランスファーモールド樹脂は、前記凹部を複数備え、
    前記トランスファーモールド樹脂は、所定の前記凹部の間に、凸形状および／または凹形状を有する、
    請求項１〜８のいずれかに記載のパワー半導体装置。
JP2010235094A 2010-10-20 2010-10-20 パワー半導体装置 Active JP5383621B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010235094A JP5383621B2 (ja) 2010-10-20 2010-10-20 パワー半導体装置
US13/150,593 US8502385B2 (en) 2010-10-20 2011-06-01 Power semiconductor device
CN201110215068.8A CN102456652B (zh) 2010-10-20 2011-07-29 功率半导体装置
DE102011084803.7A DE102011084803B4 (de) 2010-10-20 2011-10-19 Leistungshalbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010235094A JP5383621B2 (ja) 2010-10-20 2010-10-20 パワー半導体装置

Publications (2)

Publication Number Publication Date
JP2012089681A JP2012089681A (ja) 2012-05-10
JP5383621B2 true JP5383621B2 (ja) 2014-01-08

Family

ID=45923400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010235094A Active JP5383621B2 (ja) 2010-10-20 2010-10-20 パワー半導体装置

Country Status (4)

Country Link
US (1) US8502385B2 (ja)
JP (1) JP5383621B2 (ja)
CN (1) CN102456652B (ja)
DE (1) DE102011084803B4 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
JP5716637B2 (ja) * 2011-11-04 2015-05-13 住友電気工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2013258387A (ja) 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
WO2013179638A1 (ja) * 2012-05-29 2013-12-05 日本精工株式会社 半導体モジュール及びその製造方法
CN104603933B (zh) * 2012-08-31 2018-09-18 三菱综合材料株式会社 功率模块用基板及功率模块
US8847384B2 (en) * 2012-10-15 2014-09-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power modules and power module arrays having a modular design
JP6028592B2 (ja) 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
JP6065625B2 (ja) * 2013-02-08 2017-01-25 トヨタ自動車株式会社 半導体装置の製造方法
JP2014157927A (ja) * 2013-02-15 2014-08-28 Denso Corp 半導体装置及びその製造方法
JP5776707B2 (ja) 2013-02-27 2015-09-09 株式会社デンソー 半導体装置
DE102013211405B4 (de) * 2013-06-18 2020-06-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls
KR102143890B1 (ko) 2013-10-15 2020-08-12 온세미컨덕터코리아 주식회사 파워 모듈 패키지 및 이의 제조 방법
JP6154342B2 (ja) 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
DE102013225805A1 (de) * 2013-12-12 2015-06-18 Continental Automotive Gmbh Verfahren zum Herstellen einer Baugruppe und Baugruppe
JP6274058B2 (ja) 2014-09-22 2018-02-07 株式会社デンソー 電子装置、及び電子装置を備えた電子構造体
DE102014116793B4 (de) 2014-11-17 2018-03-08 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP6269451B2 (ja) * 2014-11-19 2018-01-31 株式会社デンソー 電気接続構造
JP6380244B2 (ja) * 2015-06-15 2018-08-29 三菱電機株式会社 半導体装置、電力変換装置
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9888561B2 (en) * 2015-07-21 2018-02-06 Apple Inc. Packaged electrical components with supplemental conductive structures
JP6468984B2 (ja) * 2015-10-22 2019-02-13 三菱電機株式会社 半導体装置
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
JP6493317B2 (ja) * 2016-06-23 2019-04-03 三菱電機株式会社 半導体装置
DE102016211479A1 (de) * 2016-06-27 2017-12-28 Siemens Aktiengesellschaft Leistungsmodul
JP6732583B2 (ja) * 2016-07-26 2020-07-29 株式会社三社電機製作所 端子取付基板
JP6559728B2 (ja) * 2017-04-04 2019-08-14 株式会社豊田中央研究所 半導体装置及び電力変換装置
DE112017007673B4 (de) * 2017-06-21 2022-08-18 Mitsubishi Electric Corporation Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
WO2019059384A1 (ja) * 2017-09-22 2019-03-28 日立化成株式会社 保護材付き厚銅回路
JP6841199B2 (ja) * 2017-09-29 2021-03-10 三菱電機株式会社 半導体装置
JP6806024B2 (ja) * 2017-10-03 2020-12-23 三菱電機株式会社 半導体装置
CN111406316B (zh) * 2017-10-26 2023-08-01 新电元工业株式会社 电子部件
CN108091619A (zh) * 2017-12-08 2018-05-29 广东美的制冷设备有限公司 智能功率模块及其制造方法、空调器
DE112018007278T5 (de) 2018-03-14 2020-11-26 Mitsubishi Electric Corporation Halbleiter-leistungsmodul und leistungswandler
JP6921794B2 (ja) * 2018-09-14 2021-08-18 株式会社東芝 半導体装置
DE102018221246A1 (de) * 2018-12-07 2020-06-10 Danfoss Silicon Power Gmbh Halbleiter-Leistungsmodul und Verfahren zum Verbinden desselben mit anderen elektrischen Komponenten
EP3696854A1 (de) * 2019-02-13 2020-08-19 Siemens Aktiengesellschaft Leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls
JP2020141010A (ja) * 2019-02-27 2020-09-03 株式会社豊田自動織機 半導体装置
JP7280789B2 (ja) 2019-09-24 2023-05-24 株式会社東芝 パワーモジュール
EP3797962A1 (de) * 2019-09-30 2021-03-31 Siemens Aktiengesellschaft Gehäuse eines elektronikmoduls und dessen herstellung
DE102020207686A1 (de) 2020-06-22 2021-12-23 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit optimierter Kühlung und Kontaktierung
CN111987068B (zh) * 2020-08-11 2022-08-26 四川旭茂微科技有限公司 一种引线结构及使用该结构的引线框架
DE102021203704A1 (de) 2021-04-14 2022-10-20 Zf Friedrichshafen Ag Halbbrücke, Leistungsmodul und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142338A (ja) 1985-12-17 1987-06-25 Shinko Electric Ind Co Ltd 半導体装置用パツケ−ジ
JPH01191455A (ja) 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH08288427A (ja) 1995-04-20 1996-11-01 Nec Kyushu Ltd 半導体装置
JP3390661B2 (ja) 1997-11-13 2003-03-24 三菱電機株式会社 パワーモジュール
JP4490041B2 (ja) * 2001-04-02 2010-06-23 三菱電機株式会社 電力用半導体装置
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
US7557421B1 (en) * 2006-07-20 2009-07-07 Rf Micro Devices, Inc. Hybrid radio frequency integrated circuit using gallium nitride epitaxy layers grown on a donor substrate
JP4410242B2 (ja) * 2006-12-27 2010-02-03 三菱電機株式会社 電子制御装置及びその製造方法
DE112008000229B4 (de) * 2007-01-22 2014-10-30 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
US7816781B2 (en) * 2007-10-02 2010-10-19 Infineon Technologies Ag Power semiconductor module
JP2009200416A (ja) * 2008-02-25 2009-09-03 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP4576448B2 (ja) 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP4567773B2 (ja) 2008-07-18 2010-10-20 三菱電機株式会社 電力用半導体装置
TWI394258B (zh) * 2008-11-11 2013-04-21 Cyntec Co Ltd 晶片封裝結構及其製作方法
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP4658268B2 (ja) * 2008-11-26 2011-03-23 三菱電機株式会社 電力用半導体モジュール
JP4607995B2 (ja) * 2008-11-28 2011-01-05 三菱電機株式会社 電力用半導体装置
JP4825259B2 (ja) * 2008-11-28 2011-11-30 三菱電機株式会社 電力用半導体モジュール及びその製造方法
JP2010129867A (ja) 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体装置
JP5245880B2 (ja) * 2009-02-04 2013-07-24 三菱電機株式会社 電力用半導体モジュールとその製造方法
JP5272768B2 (ja) * 2009-02-05 2013-08-28 三菱電機株式会社 電力用半導体装置とその製造方法
JP5345017B2 (ja) * 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法
JP5511621B2 (ja) * 2010-10-13 2014-06-04 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE102011084803B4 (de) 2020-10-08
US20120098138A1 (en) 2012-04-26
CN102456652B (zh) 2016-06-22
JP2012089681A (ja) 2012-05-10
DE102011084803A1 (de) 2012-04-26
US8502385B2 (en) 2013-08-06
CN102456652A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
JP5383621B2 (ja) パワー半導体装置
JP4567773B2 (ja) 電力用半導体装置
JP4658268B2 (ja) 電力用半導体モジュール
JP4634497B2 (ja) 電力用半導体モジュール
JP4634498B2 (ja) 電力用半導体モジュール
US20100134979A1 (en) Power semiconductor apparatus
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US20140029201A1 (en) Power package module and manufacturing method thereof
JP5260246B2 (ja) 電力用半導体装置
JP5975856B2 (ja) 電力用半導体装置
WO2007052476A1 (ja) 電子回路装置およびその製造方法
JP4967701B2 (ja) 電力半導体装置
US9666557B2 (en) Small footprint semiconductor package
JP5101467B2 (ja) 電力用半導体モジュール
JP5233853B2 (ja) 半導体装置
US9099451B2 (en) Power module package and method of manufacturing the same
JP6391430B2 (ja) 電子制御装置およびその製造方法
CN106601694B (zh) 堆叠结构及其制造方法
CN112154523B (zh) 电阻器
CN215815865U (zh) 一种半导体模块及封装结构
JP4676252B2 (ja) 回路装置の製造方法
JP4610426B2 (ja) 回路装置の製造方法
WO2019221242A1 (ja) パワー半導体モジュール
CN115579346A (zh) 功率模块的连接结构、封装结构以及制作工艺
KR20140139649A (ko) 일체형 단자 프레임 및 이를 구비하는 전력 모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131001

R150 Certificate of patent or registration of utility model

Ref document number: 5383621

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250