CN215815865U - 一种半导体模块及封装结构 - Google Patents

一种半导体模块及封装结构 Download PDF

Info

Publication number
CN215815865U
CN215815865U CN202121614626.3U CN202121614626U CN215815865U CN 215815865 U CN215815865 U CN 215815865U CN 202121614626 U CN202121614626 U CN 202121614626U CN 215815865 U CN215815865 U CN 215815865U
Authority
CN
China
Prior art keywords
substrate
semiconductor module
wire
copper
control chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121614626.3U
Other languages
English (en)
Inventor
江伟
史波
曾丹
肖婷
廖勇波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202121614626.3U priority Critical patent/CN215815865U/zh
Application granted granted Critical
Publication of CN215815865U publication Critical patent/CN215815865U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请涉及电力电子技术领域，具体而言，涉及一种半导体模块及封装结构，包括相互连接的第一组件和第二组件，其中：第一组件包括第一基板，第一基板上设置有功率芯片；第二组件包括设置于第一基板上的第二基板，第二基板上设置有控制芯片和引脚。本实用新型提供了一种将控制芯片设置于第二基板上，通过第二基板同时作为控制芯片和引脚的载体，减小了封装过程中高度方向上的公差累积，同时还可以减小制作难度和制作成本。

Description

一种半导体模块及封装结构
技术领域
本申请总体来说涉及电力电子技术领域，具体而言，涉及一种半导体模块及封装结构。
背景技术
双列直插式封装技术(dualinline-pinpackage，简称“DIP”)，是一种历史悠久的封装方法。采用这种封装方式的芯片有两排引脚，可以直接焊在有DIP结构的芯片插座上或焊在有相同焊孔数的焊位中。其特点是可以很方便地实现PCB板的穿孔焊接，和主板有很好的兼容性。这种封装方法可以使内部的IC处于完全密封的环境。这种封装方法可以在下列半导体技术中使用：逻辑电路，记忆卡，微控制器和视频控制器。一些终端产品的应用包括；电子消费品，电子商业，军品电子，汽车和通讯方面的封装。
然而，现有的技术方案通常将控制芯片设置于引线框架控制引脚上，引线框架功率端为了满足与散热器的爬电距离的要求，通常设计为带有Down-set的结构，该结构既加大了引线框架的制作难度和成本，又增大了封装过程中高度方向上的公差累积。
实用新型内容
为了解决现有技术中引线框架的制作难度、制作成本增加，封装过程中高度方向上公差累积增大的技术问题，本申请提供一种半导体模块及封装结构。
为实现上述实用新型目的，本申请采用如下技术方案：
根据本申请实施例提供的第一个方面，提供了一种半导体模块，包括相互连接的第一组件和第二组件，其中：
所述第一组件包括第一基板，所述第一基板上设置有功率芯片；
所述第二组件包括设置于所述第一基板上的第二基板，所述第二基板上设置有控制芯片和引脚。
根据本申请的一实施方式，其中所述第二基板为镀铜基板。
根据本申请的一实施方式，其中所述第二基板包括第二基材，所述第二基材的相对两表面分别设置有第一铜层和第二铜层，所述第一铜层和所述第二铜层的厚度均为0.05mm-0.2mm。
根据本申请的一实施方式，其中所述第一铜层包括第一部分和第二部分，所述引脚设置于所述第二部分上，所述第二部分和所述第二铜层之间通过连通件连通。
根据本申请的一实施方式，其中所述第二基材上设置有通孔，所述通孔的两端分别与所述第二部分和第二铜层连通，所述连通件设置于所述通孔内。
根据本申请的一实施方式，其中所述连通件的材质为铜，所述铜完全填充所述通孔。
根据本申请的一实施方式，其中所述控制芯片通过第二键合引线与所述功率芯片连接。
根据本申请的一实施方式，其中所述第二键合引线包括第一线和第二线，所述第一线用于连接所述控制芯片和所述第二基板，所述第二线用于连接所述功率芯片和所述第二基板。
根据本申请的一实施方式，其中所述第一基板为DBC基板，所述DBC基板相对两侧的铜箔厚度均为0.2mm-0.5mm。
根据本申请实施例提供的第二个方面，提供了一种封装结构，包括塑封层和上述所述的半导体模块，所述塑封层包裹所述半导体模块，且所述引脚突出所述塑封层。
根据本申请的一实施方式，其中所述塑封层的材质为环氧树脂。
由上述技术方案可知，本申请提供的优点和积极效果在于：一种半导体模块，包括相互连接的第一组件和第二组件，所述第二组件包括用于与所述第一组件连接的第二基板，所述第二基板上设置有控制芯片和引脚。综上所述，本实用新型提供了一种将控制芯片设置于第二基板上，通过第二基板同时作为控制芯片和引脚的载体，减小了封装过程中高度方向上的公差累积，同时还可以减小制作难度和制作成本。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本实用新型的实施例，并与说明书一起用于解释本实用新型的原理。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据一示例性实施方式示出的一种半导体模块的整体结构示意图。
图2是根据一示例性实施方式示出的一种半导体模块中第二基板的结构示意图。
图3是根据一示例性实施方式示出的一种半导体模块中主要用于体现通孔的结构示意图。
图4是根据一示例性实施方式示出的一种半导体模块中第一基板的结构示意图。
图5是根据一示例性实施方式示出的一种封装结构的整体结构示意图。
图6是根据一示例性实施方式示出的一种封装结构制备方法的流程图(一)。
图7是根据一示例性实施方式示出的一种封装结构制备方法的流程图(二)。
其中，附图标记说明如下：
1、第一基板；2、功率芯片；3、第二基板；4、控制芯片；5、引脚；6、第二基材；7、第一铜层；8、第二铜层；9、第一键合引线；10、第一基材；11、第一铜箔；12、第二铜箔；13、第二键合引线；14、第一线；15、第二线；16、第一部分；17、第二部分；18、通孔；19、连通件；20、塑封层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施方式例如能够以除了在这里图示或描述的那些以外的顺序实施。
而且，术语“包括”、“包含”和“具有”以及他们的任何变形或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
参照图1-图4，本申请提供了一种半导体模块，包括相互连接的第一组件和第二组件，所述第一组件包括第一基板1，所述第一基板1上设置有功率芯片2。具体地，功率芯片2通过第一键合引线9与第一基板1连接，从而实现功率芯片2的功率端可以与第一基板1电连接所述第二组件包括设置于所述第一基板1上的第二基板3，所述第二基板3上设置有控制芯片4和引脚5。具体地，第二基板3设置于第一组件上，通过引脚5与外部器件连通。
在实际使用过程中，通过将引脚5和控制芯片4均设置于第二基板3上，通过第二基板3同时作为控制芯片4和引脚5的载体，使得引线框架功率端不需要进行Down-set的结构设计就可以满足引线框架功率端满足与散热器的爬电距离的要求，减小了半导体模块的制作成本和难度，同时还可以减小制作难度和制作成本。
进一步地，所述第二基板3为镀铜基板，通过将控制芯片4设置于镀铜基板上可以满足控制芯片4的电极引出端较多时的高密度布线需求。通过镀铜基板作为控制芯片4的载体，可以对控制芯片4电极的多个引出端进行灵活布线，满足电路布线的灵活需求。通过引脚5与外部件连接；举例来说，本申请提供的半导体模块可以通过引脚5安装到PCB板上，由于本申请提供的平面型整体结构，提高该半导体模块在PCB板上的可靠性，同时，由于半导体模块整体的小型化使得占用PCB板的空间较小。当控制芯片4的电极引出端较多时，尤其是当控制芯片4为前沿的高集成驱动芯片，可以满足控制芯片4电路布线的灵活需求，同时还可以使得半导体模块整体小型化。
可选地，所述镀铜基板为DPC基板。由于DPC基板采用电镀铜工艺，可以实现小线宽及高密度的引脚5，并且通过DPC基板实现整体结构的导电性能。
进一步地，所述第二基板3包括第二基材6，所述第二基材6的相对两表面分别设置有第一铜层7和第二铜层8，所述第一铜层7和所述第二铜层8的厚度均为0.05mm-0.2mm。通过第一铜层7和第二铜层8的设置用于保护第二基材6，同时为第二基材6提供导电性能。具体地，所述第二基材6的厚度范围为0.25mm-1.00mm。由于DPC基板采用电镀铜工艺，受限于工艺能力，第一铜层7和第二铜层8可实现的厚度范围为0.05-0.20mm。
进一步地，所述第一基板1为DBC基板，所述DBC基板包括第一基材10，所述第一基材10的相对两表面分别设置有第一铜箔11和第二铜箔12，所述第一铜箔11和所述第二铜箔12的厚度均为0.2mm-0.5mm。由于第一铜箔11和第二铜箔12是直接键合在第一基材10上，在进行蚀刻，导致DBC基板无法实现高密度的引脚5布置，但是设置于DBC基板上的功率芯片2对电流密度和散热有要求，在工艺能力等的限制下第一铜箔11和第二铜箔12可实现厚度范围为0.20mm-0.50mm。
具体地，由于第二组件包括DPC基板，第一组件包括DBC基板，且DPC基板设置于DBC基板上。本申请提供的上述设置形式相较于单独使用DPC基板的情况下，杂感电感下降约0.3nH,热阻降低0.4℃/W，组合DPC基板与DBC基板的设置相比于单独使用DPC基板杂感电感和散热效果更优。同样地，本申请提供的上述设置形式相较于单独使用DBC基板的情况下，全桥模块布局的整体结构的体积比DBC基板全桥模块的体积缩小约10％，组合DPC基板与DBC基板的设置相比于单独使用DBC基板由于控制芯片4侧可以高密度电路布线，使得半导体模块的整体更加小型化。
进一步地，所述功率芯片2通过第一键合引线9与所述第一基板1连接；通过第一键合引线9的设置实现功率芯片2与第一基板1之间的电连接。举例来说，所述第一键合引线9为铝线，通过铝线的设置降低整体结构的成本。根据功率芯片2的规格不同，所述铝线的线径范围可以为125um-500um，在使用过程中，所述功率芯片2上可以通过一条或多条第一键合引线9与所述第一基板1连接。
进一步地，所述控制芯片4通过第二键合引线13与所述功率芯片2连接；通过第二键合引线13的设置将功率芯片2与控制芯片4电连接。
具体地，所述第二键合引线13可以为金线或铜线。在实际使用过程中，为了保证模块制程的稳定性，所述第二键合引线13采用金线，但是金线的成本较高；为了考虑模块整体的成本，所述第二键合引线13采用铜线，所述铜线导电性能优良，但是工艺要求较高。本领域技术人员可以根据实际情况或需求选择对应的第二键合引线13的材质，同样地，本申请提供的半导体模块对于第二键合引线13的选材不局限于金线和铜线。与此同时，所述第二键合引线13的线径通常为20um-50um。
同样地，所述控制芯片4设置于所述引脚5上，所述控制芯片4通过第一键合引线9与功率芯片2连接，所述功率芯片2设置于所述第一基板1上。上述设置形式也可以满足半导体模块的功能设置，但是，上述结构提供的引线框架的功率端为了满足与散热器的爬电距离的要求，通常会设计为带有Down-set的结构，该结构一方面当控制芯片4需要设置多个时，各控制芯片4之间的间距太远，且控制芯片4在引脚5上的电路布线不够灵活，会加大了制作难度和成本，另一方面会增大封装过程中高度方向上的公差累积。与此同时，本申请将引脚5设置于第二基板3上，实现引脚5与第一基板1和第二基板3之间的组装模式的设置，便于安装。同时，各部件之间的相互连接还可以提高半导体模块的稳定性和可靠性。
具体地，所述第二键合引线13包括第一线14和第二线15，所述第一线14用于连接所述控制芯片4和所述第二基板3，所述第二线15用于连接所述功率芯片2和所述第二基板3。通过第一线14和第二线15的设置，避免了第二键合引线13直接用于连接控制芯片4和功率芯片2时导致的第二键合引线13长度较长，使得半导体模块在封装过程中出现冲线冲歪的情况，影响半导体模块的功能；同时还可以满足半导体模块的整体结构小型化的需求。
进一步地，所述第一铜层7包括第一部分16和第二部分17，所述引脚5设置于所述第二部分17上，所述第二部分17和所述第二铜层8之间通过连通件19连通。引脚5通过连通件19与第二铜层8电连接，进而通过第一基板1与功率芯片2连接从而实现功率芯片2功率端引出的效果。需要说明的是，本申请对于所述第一部分16和所述第二部分17的数量不作限制，本领域技术人员可以根据不同需求从而设置与其对应的各部分的数量，通过多个第二部分17对应不同的功能的引脚5，满足不同电路功能，且对于不同第一部分16和第二部分17的设置数量的形式均应在本申请的保护范围之内。
同样地，所述控制芯片4设置于所述第一部分16上，避免电路连通影响性能。
具体地，所述连通件19的设置形式本申请不作限制，以实现所述第二部分17与第二铜层8之间的连通即可。举例来说，所述连通件19可以设置于所述第二基材6的外周侧，使得连通件19绕过第二基材6将第二部分17与第二铜层8连接在一起。具体地，所述连通件19的一端与第二部分17连接，所述连通件19的另一端与第二铜层8连接。
可选地，所述第二基材6上设置有通孔18，所述通孔18的两端分别与所述第二部分17和第二铜层8连通，所述连通件19设置于所述通孔18内。通过通孔18的设置为连通件19提供放置的位置，避免连通件19设置于第二基材6的外周侧从而降低连通件19的可靠性。同时还可以满足半导体模块小型化结构的设置特性。
具体地，所述连通件19为导电材质，通过导电材质的设置可以实现将第二部分17与第二铜层8之间的电连通效果。
可选地，所述连通件19的材质为铜，由于铜具有导电性，且铜的成本较低，既可以满足导电性能的需求还可以保障半导体模块的整体成本。
具体地，所述连通件19可以为铜线，将铜线放置于通孔18中，并将铜线的两端分别与第二部分17和第二铜层8连接即可实现电连接的效果。同时，所述连通件19还可以为铜层，所述铜层附着于所述通孔18的内表面，由于通孔18的两端分别与第二部分17和第二铜层8连通，故所述铜层的相对两侧也分别与第二部分17和第二铜层8连接实现电连通。
可选地，所述铜完全填充所述通孔18。通过在通孔18内完全塞满铜，可以保证连通件19与第二部分17和第二铜层8之间电连接的可靠性。
具体地，第一基板1作为功率芯片2的载体，第二基板3作为控制芯片4的载体，第二基板3上的第二铜层8与第一基板1连接，功率芯片2通过第一键合引线9与第一基板1连接，使得功率芯片2依次通过第一键合引线9、第一基板1、第二铜层8、连通件19和第二部分17与引脚5连接，从而实现引脚5将功率芯片2的功率端引出的效果。
参照图1-图5，本申请实施例还提供了一种封装结构，包括塑封层20和上述的半导体模块，所述塑封层20包裹所述半导体模块，且所述引脚5突出所述塑封层20。通过塑封层20对半导体模块进行塑封，从而保护半导体模块的内的功率芯片2、控制芯片4以及内部电路等。
进一步地，所述塑封层20的材质为环氧树脂。
参照图1-图7，本申请实施例还提供了一种封装结构的制备方法，包括印刷锡膏、上芯组装、控制芯片4固晶、第一键合引线9键合、第二键合引线13键合和塑封。
印刷锡膏即在第一基板1和第二基板3的焊接区域印刷锡膏。具体地，所述印刷锡膏的位置包括：在第一基板1需要焊接功率芯片2的区域、第一基板1与第二基板3焊接结合的区域以及第二基板3与引脚5焊接的区域。
上芯组装即在第一基板1上上芯功率芯片2，随后进行第一基板1和第二基板3以及第二基板3和引脚5之间的组装，将组装之后的结构进行真空回流焊接，使得锡膏熔融和固化。为了保证装置整体的稳定性，在上芯组装过程中使用合适的焊接夹具，使得焊接锡膏实现第一基板1与功率芯片2的焊接结合、第一基板1和第二基板3的焊接结合以及第二基板3和引脚5的焊接结合。通过锡膏焊接将功率芯片2焊接在第一基板1上，可以满足功率芯片2散热要求高的特性。
控制芯片4固晶即在控制芯片4下方的第二基板3焊接区域点银浆后，上芯控制芯片4，然后进行无氧烘烤固化。从而通过银浆将控制芯片4固定于第二基板3上。
第一键合引线9键合即在功率芯片2侧进行第一键合引线9键合，具体地，第一键合引线9采用铝线，从而将功率芯片2表面的电极引出。根据功率芯片2规格的不同，键合铝线的线径可选范围为125um-500um，一颗功率芯片2引出的键合铝线的条数可以为一条或多条。
第二键合引线13键合即在控制芯片4侧进行金线或铜线键合，将控制芯片4表面的电极引出。具体地，通过金线或引线连接控制芯片4和第二基板3，第二基板3和功率芯片2以及连接控制芯片4和引脚5。根据控制芯片4规格的不同，键合金线的线径可选范围为20um-50um。
塑封即使用环氧树脂进行塑封，从而保护功率芯片2和控制芯片4以及半导体模块的内部电路结构等。通过环氧树脂包裹半导体模块，从而形成封装体。封装完成后再进行固化、电镀以及切脚成型等步骤，产出模块成品。
以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改和变化对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。凡在本申请的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种半导体模块，其特征在于，包括相互连接的第一组件和第二组件，其中：
所述第一组件包括第一基板(1)，所述第一基板(1)上设置有功率芯片(2)；
所述第二组件包括设置于所述第一基板(1)上的第二基板(3)，所述第二基板(3)上设置有控制芯片(4)和引脚(5)。
2.如权利要求1所述的半导体模块，其特征在于，所述第二基板(3)为镀铜基板。
3.如权利要求1所述的半导体模块，其特征在于，所述第二基板(3)包括第二基材(6)，所述第二基材(6)的相对两表面分别设置有第一铜层(7)和第二铜层(8)，所述第一铜层(7)和所述第二铜层(8)的厚度均为0.05mm-0.2mm。
4.如权利要求3所述的半导体模块，其特征在于，所述第一铜层(7)包括第一部分(16)和第二部分(17)，所述引脚(5)设置于所述第二部分(17)上，所述第二部分(17)和所述第二铜层(8)之间通过连通件(19)连通。
5.如权利要求4所述的半导体模块，其特征在于，所述第二基材(6)上设置有通孔(18)，所述通孔(18)的两端分别与所述第二部分(17)和第二铜层(8)连通，所述连通件(19)设置于所述通孔(18)内。
6.如权利要求5所述的半导体模块，其特征在于，所述连通件(19)的材质为铜，所述铜完全填充所述通孔(18)。
7.如权利要求1所述的半导体模块，其特征在于，所述控制芯片(4)通过第二键合引线(13)与所述功率芯片(2)连接。
8.如权利要求7所述的半导体模块，其特征在于，所述第二键合引线(13)包括第一线(14)和第二线(15)，所述第一线(14)用于连接所述控制芯片(4)和所述第二基板(3)，所述第二线(15)用于连接所述功率芯片(2)和所述第二基板(3)。
9.如权利要求1所述的半导体模块，其特征在于，所述第一基板(1)为DBC基板，所述DBC基板相对两侧的铜箔厚度均为0.2mm-0.5mm。
10.一种封装结构，其特征在于，包括塑封层(20)和如权利要求1-9中任一项所述的半导体模块，所述塑封层(20)包裹所述半导体模块，且所述引脚(5)突出所述塑封层(20)。
11.如权利要求10所述的封装结构，其特征在于，所述塑封层(20)的材质为环氧树脂。
CN202121614626.3U 2021-07-15 2021-07-15 一种半导体模块及封装结构 Active CN215815865U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121614626.3U CN215815865U (zh) 2021-07-15 2021-07-15 一种半导体模块及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121614626.3U CN215815865U (zh) 2021-07-15 2021-07-15 一种半导体模块及封装结构

Publications (1)

Publication Number Publication Date
CN215815865U true CN215815865U (zh) 2022-02-11

Family

ID=80182331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121614626.3U Active CN215815865U (zh) 2021-07-15 2021-07-15 一种半导体模块及封装结构

Country Status (1)

Country Link
CN (1) CN215815865U (zh)

Similar Documents

Publication Publication Date Title
US10685895B2 (en) Power module with lead component and manufacturing method thereof
JP5383621B2 (ja) パワー半導体装置
KR960003766B1 (ko) 플래스틱 핀 그리드 어레이 패키지 제조 방법
US11134570B2 (en) Electronic module with a magnetic device
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
CN100527412C (zh) 电子电路模块及其制造方法
US11508646B2 (en) Semiconductor device
JPH0570316B2 (zh)
CN112271165A (zh) 半导体封装结构及其制造方法和半导体器件
CN215815865U (zh) 一种半导体模块及封装结构
CN112490234A (zh) 智能功率模块和智能功率模块的制造方法
JP6945513B2 (ja) 電子制御装置
US20200203259A1 (en) Integrated circuit package
US20240112977A1 (en) Isolated power packaging with flexible connectivity
CN214705927U (zh) 智能功率模块
CN115579346B (zh) 功率模块的连接结构、封装结构以及制作工艺
CN217655869U (zh) 半导体封装组件
CN220400571U (zh) 一种散热型功率模块封装结构
CN217691155U (zh) 针型电气连接的封装结构及电气组件
CN214672582U (zh) 集成igbt模块的新型封装结构
CN111295045B (zh) 电源模块
JPH08107127A (ja) 半導体装置
US20110204386A1 (en) Metal based electronic component package and the method of manufacturing the same
JPH06216492A (ja) 電子装置
JPH03142862A (ja) リードフレーム

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant