CN217655869U - 半导体封装组件 - Google Patents

Abstract

本实用新型公开了一种半导体封装组件，包括：半导体封装结构以及PCB板；PCB板包括放置半导体封装结构的第一区域以及位于第一区域外的第二区域；第一区域内设置有多个焊盘，半导体封装结构的多个引脚与多个焊盘一一对应地电气连接；多个焊盘中与多个引脚中的第一功能引脚对应的第一焊盘上设置有多个第一散热孔。本实用新型能够为芯片提供多个散热路径，从而更快降低芯片节温，有效地提高了封装结构的散热效率和散热性能。

Description

半导体封装组件

技术领域

本实用新型涉及半导体封装技术领域，具体涉及一种半导体封装组件。

背景技术

随着电子产品如手机、笔记本电脑等朝着小型化，便携式，超薄化，多媒体化以及满足大众化所需要的低成本方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA等封装形式相比，近年来快速发展的新型封装技术，例如QFN(Quad Flat Non-lead Package，方形扁平无引脚)封装，由于具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多优点，引发了微电子封装技术领域的一场新的革命。

QFN封装是一种引脚尺寸小、体积小、以塑料作为密封材料的新兴的表面贴装芯片封装技术。QFN封装是表面贴装型封装之一，属于无引脚封装，呈正方形或矩形，其封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周有实现电气连结的导电引脚。在与PCB板进行电气连接时，该引脚会被焊接到PCB板的散热焊盘上，从而使得QFN封装结构具有极佳的电和热性能。

现有的QFN封装与PCB板进行电气连接时散热路径较少，使得其在PCB板上的散热性能变差，限制了QFN封装在大功率领域的使用。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

实用新型内容

为了解决上述技术问题，本实用新型提供了一种半导体封装组件，为芯片提供了多个散热路径，能够更快降低芯片节温，有效地提高了封装结构的散热效率和散热性能。

根据本公开第一方面，提供了一种半导体封装组件，包括：半导体封装结构以及PCB板；

所述PCB板包括放置所述半导体封装结构的第一区域以及位于所述第一区域外的第二区域；

所述第一区域内设置有多个焊盘，所述半导体封装结构的多个引脚与所述多个焊盘一一对应地电气连接；

所述多个焊盘中与所述多个引脚中的第一功能引脚对应的第一焊盘上设置有多个第一散热孔。

可选地，所述半导体封装结构包括半导体芯片；所述多个引脚与所述半导体芯片的焊垫电气连接；

所述半导体芯片具有至少两个同电位的焊垫；

所述半导体芯片的至少两个同电位的焊垫均与所述多个引脚中的第一功能引脚电气连接，所述第一功能引脚包括一个或一个以上的引脚，且所述第一功能引脚中至少有一个引脚的外露部分的面积大于预设阈值。

可选地，所述多个引脚还包括第二功能引脚，以及所述第一功能引脚包括一个引脚，且所述第一功能引脚的外露部分的面积至少大于所述第二功能引脚的外露部分的面积的两倍。

可选地，所述多个引脚还包括第二功能引脚，以及所述第一功能引脚至少包括两个引脚，且所述第一功能引脚中每个引脚的外露部分的面积均至少大于所述第二功能引脚的外露部分的面积的两倍。

可选地，所述多个焊盘在数量、位置及尺寸上与所述多个引脚的外露部分一一对应。

可选地，所述PCB板的第二区域上设置有分别与所述多个焊盘中的至少部分焊盘对应连接的多个覆铜区域；所述多个覆铜区域中的至少部分覆铜区域的面积大于预设阈值。

可选地，所述多个覆铜区域中的至少部分覆铜区域上设置有多个第二散热孔。

可选地，所述PCB板至少包括信号层和负片层，且所述负片层上设置有面积大于预设阈值的第三覆铜区域；所述多个第一散热孔和所述多个第二散热孔中的每个散热孔均连通所述PCB板的所述信号层和负片层的所述第三覆铜区域。

可选地，所述半导体芯片的至少两个同电位的焊垫均为接地焊垫，所述第一功能引脚为接地引脚。

可选地，所述半导体芯片的焊垫与所述半导体封装结构的对应引脚之间通过金属柱或金属打线电气连接。

本实用新型的有益效果至少包括：

本实用新型实施例通过增大半导体封装结构用于散热的引脚的外露引脚面积，以及通过同步合并配套的PCB板上对应第一功能引脚的第一焊盘来增加焊盘面积，并在第一焊盘上配套增加多个第一散热孔，从而增加了半导体封装结构的散热路径，能够更快地降低芯片节温，有效地提高了半导体封装结构的散热效率和散热性能。

应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本实用新型。

附图说明

图1示出一种半导体封装结构的剖面示意图；

图2a-图2c分别示出现有的一种半导体封装结构的框架在不同视角下的结构示意图；

图3示出现有的一种半导体封装组件的结构示意图；

图4a-图4c分别示出根据本实用新型实施例提供的半导体封装结构的框架在不同视角下的结构示意图；

图5示出根据本实用新型实施例提供的半导体封装组件的结构示意图。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是，本实用新型可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。

如图1所示，该半导体封装结构100包括半导体芯片(本文中简称为芯片)11，多个引脚12，连接结构13以及塑封料14。多个引脚12例如可由金属框架通过刻蚀等合适的工艺制作而成。半导体芯片11与多个引脚12通过连接结构13实现电气连接，塑封料14对半导体芯片11、连接结构13和多个引脚12进行包封以达到保护和支撑的作用，且多个引脚12的部分裸露在塑封料12的底面，通过焊料焊接在PCB等电路板上以实现与外界的电气连接。与传统的TSOP和SOIC封装相比，该半导体封装不具有鸥翼状引线，导电路径短，自感系数及阻抗低，从而可提供良好的电性能，可满足高速或者微波的应用。

图2a示出现有的一种半导体封装结构的框架的底面结构示意图，图2b示出现有的一种半导体封装结构的框架的顶面结构示意图，图2c示出现有的一种半导体封装结构的框架的顶面透视图。可以理解的是，如图2a-图2c所示，该半导体封装结构100在成型后，其多个引脚12的顶面部分122会被塑封料包覆，其多个引脚12的外露部分121则外露于塑封料外而作为封装结构100与配套的电路板焊接连接的外露引脚。

如图2a-图2c所示，当某半导体芯片具有多个同电位焊垫(如接地焊垫PGND)并将其作为散热焊垫时，尽管该半导体芯片所对应的封装结构中对应该多个同电位焊垫的多个引脚的顶面部分122彼此一体化合并设置，但该多个引脚12外露于塑封料之外的外露部分121彼此之间还是间隔设置的，因此每个用于散热的引脚外露部分121是比较细小的，影响该半导体芯片的对外散热。同时，如图3所示，当该封装结构100与配套的PCB板焊接连接时，所配套的PCB板的第一区域内对应该多个同电位的引脚的多个焊盘之间也是彼此间隔设置的，因此每个焊盘也是比较细小的，不能配套设计散热孔，导致芯片11产生热量需要从用于散热的引脚导出后还需横向在PCB板的第一区域内的铜层212上传导一段距离后，才能利用PCB板的第二区域内的铜层211上设置的多个散热孔230将热量导入PCB板的负片层(plane层)，以利用PCB板的plane层上的相应的第三覆铜区域进行散热。散热路径少，散热性能差。为便于理解，可假设图3中的引脚3、4、5、8、9、10均为同电位的引脚。

图4a示出根据本实用新型实施例提供的半导体封装结构的框架的底面结构示意图，图4b示出根据本实用新型实施例提供的半导体封装结构的框架的顶面结构示意图，图4c示出根据本实用新型实施例提供的半导体封装结构的框架的顶面透视图，以及图5示出根据本实用新型实施例提供的半导体封装组件的结构示意图。

如图5所示，本实施例中所公开的半导体封装组件包括半导体封装结构300以及与该半导体封装结构300配套的PCB板。可理解的是，本实施例中的半导体封装结构例如可以是采用倒装形式的封装结构，也可以是采用打线形式的封装结构，本实用新型对此不做限定。

参考图1，本实施例中所公开的半导体封装结构(简称为封装结构)300同样包括半导体芯片、多个引脚、塑封料及连接结构。结合图4a-图4c以及图5所示，本实施例中，封装结构300的多个引脚(记为32)例如可由金属框架通过刻蚀等合适的工艺制作而成。半导体芯片的多个焊垫的至少部分和多个引脚32的至少部分通过连接结构电气连接，塑封料则用于对半导体芯片、连接结构和多个引脚32进行包封以达到保护和支撑的作用，多个引脚32的部分裸露在塑封料的底面，通过焊料焊接在PCB板等电路板上以实现与外界的电气连接。

可选地，连接结构包括多个金属柱和多个金属打线中的任一。

在一些示例中，以QFN倒装封装结构(即FCQFN封装结构)为例，封装结构300包括多个引脚32，半导体芯片以倒装的形式通过金属柱或者金属打线设置在多个引脚32对应的金属框架上，芯片的多个焊垫与多个引脚32一一对应的电气连接，或者芯片的多个焊垫中仅部分焊垫与多个引脚32中的部分引脚电气连接，即芯片的多个焊垫中存在不与多个引脚32连接的部分。

本实施例中，该半导体芯片具有至少两个同电位的焊垫，该至少两个同电位的焊垫可作为该半导体芯片在工作中的散热焊垫。示例性地，该半导体芯片的至少两个同电位的焊垫例如均为接地焊垫。当然，在本实用新型的其他实施例中，充当该半导体芯片的散热焊垫的至少两个同电位焊垫也可是该半导体芯片的其他功能焊垫，只要不影响芯片的正常功能的实现即可，本申请对此不做限定。

进一步地，多个引脚32中具有与半导体芯片的该至少两个同电位的焊垫电气连接的第一功能引脚，且该第一功能引脚与每个同电位的焊垫对应连接的部分区域所对应的外露部分被配置为以金属互连的形式一体化设置，也即，当第一功能引脚包括一个或一个以上的引脚时，该第一功能引脚中至少有一个引脚的外露部分的面积大于预设阈值。如此，可以很好的增大封装结构300的散热引脚的面积，同时在进行配套的PCB板制作时，上述第一功能引脚方案也有利于使得相应厂商或部门直接在PCB板上进行相应的大尺寸的焊盘设计，从而为后续在PCB的与该第一功能引脚对应的焊盘上设置散热孔提供了基础和可能。

可以理解，当半导体芯片的至少两个同电位的焊垫均为接地焊垫时，与该至少两个同电位的焊垫电气连接的第一功能引脚即为封装结构300的接地引脚。

具体地，参考图4a-图4c，形成多个引脚32的金属框架具有相对设置的第一表面(例如为顶面)和第二表面(例如为底面)，其第一表面被蚀刻形成多个引脚32的顶面部分322，其第二表面被蚀刻形成多个引脚32的外露部分321。其中，多个引脚32的顶面部分322被塑封料包覆，并通过连接结构与半导体芯片的多个焊垫对应连接；多个引脚32的外露部分321则外露于塑封料外而作为封装结构300与配套的电路板如PCB板焊接连接的连接引脚。同时，多个引脚32中每个引脚的顶面部分322和外露部分321彼此之间也一一对应的一体化连接。

可选地，在本实用新型的一些示例中，若半导体芯片具有同电位的焊垫的数量较少，或者封装结构300的底面尺寸较大，则多个引脚32的第一功能引脚仅包括一个外露的引脚，且该引脚的外露部分可整体的被设置于封装结构300底面的内部区域或任一侧边区域内，并在此区域内以金属互连的形式一体化形成一个具有更大尺寸和面积的可用于散热的第一功能引脚。可以理解，多个引脚32中除具有用于散热的第一功能引脚外，还具有实现其他功能的第二功能引脚(该第二功能引脚仅与半导体芯片的其中一个焊垫对应连接，或者不与半导体芯片的焊垫连接)，在某些实施例中，该第二功能引脚的外露部分的面积例如对应为该封装结构300的标准单位面积。此时，本实施例中所设置的第一功能引脚的外露部分的面积至少大于该第二功能引脚的外露部分的面积的N倍。N为半导体芯片中同时与该第一功能引脚连接的同电位的焊垫的数量，且N为大于等于2的整数。

而在本实用新型的另一些示例中，若半导体芯片具有同电位的焊垫的数量较多，且封装结构300的底面尺寸较小，则多个引脚32的第一功能引脚可以包括两个或两个以上的外露的引脚，且每个引脚的外露部分分别被设置在封装结构300底面的不同侧边区域和/或内部区域，并在相应区域内以金属互连的形式一体化形成具有更大尺寸和面积的可用于散热的第一功能引脚的外露部分。可以理解，多个引脚32中除具有用于散热的第一功能引脚外，还具有实现其他功能的第二功能引脚(该第二功能引脚仅与半导体芯片的其中一个焊垫对应连接，或者不与半导体芯片的焊垫连接)，在某些实施例中，该第二功能引脚的外露部分的面积例如对应为该封装结构300的标准单位面积。此时，本实施例中所设置的第一功能引脚中每个引脚的外露部分的面积均至少大于该第二功能引脚的外露部分的面积的N倍。N为半导体芯片中同时与该第一功能引脚连接的同电位的焊垫的数量，且N为大于等于2的整数。

为方便理解，在本实用新型的一些示例中，如图5所示，封装结构300的引脚3和/或引脚6例如为该封装结构300的第一功能引脚(例如，图5中的引脚3可看做是由图3中的引脚3、4、5经合并后形成，图5中的引脚6可看做是由图3中的引脚8、9、10经合并后形成)。相应的，封装结构300中除引脚3和引脚6之外的其他任一引脚均可被视为第二功能引脚。其中优选地，可将封装结构300中除引脚3和引脚6之外的具有较大尺寸的引脚例如引脚2或引脚7作为第二功能引脚。

可以理解的是，本实施例中的封装结构300可以增大半导体芯片用于散热的引脚的尺寸和面积，有利于提高散热效率和性能。同时，当该封装结构300与配套的PCB板焊接连接时，也为在PCB板上设置额外的散热路径提供了可能。

继续参考图5，本实施例中，与封装结构300配套连接的PCB板包括放置该封装结构300的第一区域以及位于该第一区域外的第二区域。

其中，该PCB板的第一区域内设置有多个焊盘412，且该多个焊盘412在数量、位置及尺寸上与封装结构300的多个引脚32的外露部分321一一对应。当封装结构300与该PCB板焊接连接时，该封装结构300的多个引脚32的外露部分321可通过焊料与该多个焊盘412一一对应的电气连接。同时，在该多个焊盘412中存在与多个引脚32中的第一功能引脚对应的第一焊盘，且基于第一功能引脚的外露部分的大尺寸和大面积，该多个焊盘412中的第一焊盘的尺寸和面积也相应较大，因此，本实施例中在该多个焊盘412中的第一焊盘上设置有多个第一散热孔430。进而，封装结构300中的半导体芯片在工作中产生的热量经其多个引脚32中的第一功能引脚传导至多个焊盘412上后，可基于该多个第一散热孔430进行散热。

进一步地，PCB板的第二区域上设置有分别与多个焊盘412中的至少部分焊盘对应连接的多个覆铜区域411，该多个覆铜区域411中的至少部分覆铜区域的面积大于预设阈值。进而，封装结构300中的半导体芯片在工作中产生的热量经其多个引脚32中的第一功能引脚传导至多个焊盘412上后，还可横向传导至该多个覆铜区域411来进行散热。

进一步地，该多个覆铜区域411中的至少部分覆铜区域上设置有多个第二散热孔440。进而，封装结构300中的半导体芯片在工作中产生的热量经其多个引脚32中的第一功能引脚传导至多个焊盘412上，并横向传导至该多个覆铜区域411上后，还可基于该多个第二散热孔440来进行散热。

在本实用新型的优选实施例中，在PCB板的第二区域上还设置有多个第二焊盘，该多个第二焊盘用于实现与封装结构300电连接的其他元器件与PCB板之间的焊接连接，且改变部分元器件为基于PCB板的第二区域上的覆铜区域411实现与封装结构300的电连接。同时，在与至少部分元器件对应的第二焊盘连接的覆铜区域上均设置有第二散热孔440，以对该多个元器件在工作中产生的热量进行有效散热。

可以理解的是，PCB板一般为叠层结构，且每个叠层之间需要用不同的介质填充。示例性地，PCB板的叠层一般分为信号层(Signal)、地层(GND)和电源层(Power)，而且GND层和Power层还统称为plane层即负片层，其中，PCB板的负片层上设置有面积大于预设阈值的第三覆铜区域。PCB板上设置的多个第一散热孔430和多个第二散热孔440中的每个散热孔均连通PCB板的信号层上的覆铜区域和负片层的第三覆铜区域，以将封装结构及其他外部元器件在工作中产生的热量导入PCB板的负片层，进而利用PCB板整体的plane层的铜进行散热，有利于提高该封装组件的散热效率和散热性能。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型的保护范围之中。

Claims (10)

1.一种半导体封装组件，其特征在于，包括：

半导体封装结构以及PCB板；

所述PCB板包括放置所述半导体封装结构的第一区域以及位于所述第一区域外的第二区域；

所述第一区域内设置有多个焊盘，所述半导体封装结构的多个引脚与所述多个焊盘一一对应地电气连接；

所述多个焊盘中与所述多个引脚中的第一功能引脚对应的第一焊盘上设置有多个第一散热孔。

2.根据权利要求1所述的半导体封装组件，其特征在于，所述半导体封装结构包括半导体芯片；

所述多个引脚与所述半导体芯片的焊垫电气连接；

所述半导体芯片具有至少两个同电位的焊垫；

所述半导体芯片的至少两个同电位的焊垫均与所述多个引脚中的第一功能引脚电气连接，所述第一功能引脚包括一个或一个以上的引脚，且所述第一功能引脚中至少有一个引脚的外露部分的面积大于预设阈值。

3.根据权利要求2所述的半导体封装组件，其特征在于，所述多个引脚还包括第二功能引脚，以及所述第一功能引脚包括一个引脚，且所述第一功能引脚的外露部分的面积至少大于所述第二功能引脚的外露部分的面积的两倍。

4.根据权利要求2所述的半导体封装组件，其特征在于，所述多个引脚还包括第二功能引脚，以及所述第一功能引脚至少包括两个引脚，且所述第一功能引脚中每个引脚的外露部分的面积均至少大于所述第二功能引脚的外露部分的面积的两倍。

5.根据权利要求1所述的半导体封装组件，其特征在于，所述多个焊盘在数量、位置及尺寸上与所述多个引脚的外露部分一一对应。

6.根据权利要求1所述的半导体封装组件，其特征在于，所述PCB板的第二区域上设置有分别与所述多个焊盘中的至少部分焊盘对应连接的多个覆铜区域；所述多个覆铜区域中的至少部分覆铜区域的面积大于预设阈值。

7.根据权利要求6所述的半导体封装组件，其特征在于，所述多个覆铜区域中的至少部分覆铜区域上设置有多个第二散热孔。

8.根据权利要求7所述的半导体封装组件，其特征在于，所述PCB板至少包括信号层和负片层，且所述负片层上设置有面积大于预设阈值的第三覆铜区域；所述多个第一散热孔和所述多个第二散热孔中的每个散热孔均连通所述PCB板的所述信号层和负片层的所述第三覆铜区域。

9.根据权利要求2所述的半导体封装组件，其特征在于，所述半导体芯片的至少两个同电位的焊垫均为接地焊垫，所述第一功能引脚为接地引脚。

10.根据权利要求2所述的半导体封装组件，其特征在于，所述半导体芯片的焊垫与所述半导体封装结构的对应引脚之间通过金属柱或金属打线电气连接。

Images