CN216084870U - 一种半导体封装 - Google Patents

Abstract

本实用新型涉及一种半导体封装。根据本实用新型的一实施例，一种半导体封装包含：衬底，其具有第一表面和第二表面；第一裸片，其设置在所述第一表面上；第一导热层，其设置在所述第一裸片上；以及封装材料，其封装所述第一裸片和所述第一导热层。

Description

一种半导体封装

技术领域

本实用新型大体涉及半导体封装技术，尤其涉及新型多向热传导结构及其形成方法。

背景技术

随着半导体技术的发展，半导体封装的集成度和功率密度不断提高，导致现有封装结构的散热能力面临日趋严峻的挑战。

众所周知，半导体器件只有在额定的工作温度范围内才能实现其有效功能，过高的温度将导致半导体器件的结构和性能发生劣化。然而，在现有封装结构中，半导体器件工作所发出的热量通常是从半导体裸片向上通过封装材料或向下通过衬底进行传导，这种传统的热传导方式速度慢、效率低，因而无法有效防止半导体器件快速升温乃至超过该器件正常工作所限定的最高温度。

以上问题对于高功率半导体器件而言将变得更为严峻。例如，在汽车、图形等高散热应用中，密集安置的高功率半导体器件往往会在更高的温度下运行更长的时间。

有鉴于此，本领域迫切需要提供改进方案以解决上述问题。

实用新型内容

有鉴于此，本实用新型提供了一种半导体封装，该半导体封装提出了新型多向热传导结构及其形成方法。

根据本实用新型的一实施例，一种半导体封装包含：衬底，其具有第一表面和第二表面；第一裸片，其设置在所述第一表面上；第一导热层，其设置在所述第一裸片上；以及封装材料，其封装所述第一裸片和所述第一导热层。

根据本实用新型的另一实施例，半导体封装进一步包含第一键合线，其将所述第一裸片与所述衬底的所述第一表面电连接，其中所述第一导热层与所述第一键合线电隔离。

根据本实用新型的另一实施例，半导体封装进一步包含位于所述第一裸片与所述衬底之间的底部导热层，其中所述底部导热层与所述第一键合线电隔离。

根据本实用新型的另一实施例，半导体封装中的所述第一导热层经图案化以与所述第一裸片的第一部分接触并暴露出所述第一裸片的第二部分。

根据本实用新型的另一实施例，半导体封装中的所述第一导热层暴露在所述封装材料的侧表面处。

根据本实用新型的另一实施例，半导体封装进一步包含堆叠裸片，其位于所述第一导热层上；以及第二导热层，其位于所述堆叠裸片上，其中所述堆叠裸片和所述第二导热层由所述封装材料封装。

根据本实用新型的另一实施例，半导体封装进一步包含第二裸片，其位于所述第一表面上且横向邻接所述第一裸片，其中所述第一导热层在所述第二裸片上方延伸。

根据本实用新型的另一实施例，半导体封装进一步包含第二裸片，其位于所述第一表面上且横向邻接所述第一裸片，其中所述第一导热层不在所述第二裸片上方延伸。

根据本实用新型的另一实施例，半导体封装中的所述第一裸片为控制器裸片，且所述第二裸片为存储器裸片。

根据本实用新型的另一实施例，半导体封装进一步包含外导热层，其覆盖所述封装材料的至少部分外表面并与所述第一导热层热接触。

根据本实用新型的另一实施例，半导体封装中的所述第一导热层的厚度实质上等于所述外导热层的厚度。

根据本实用新型的另一实施例，半导体封装中的所述外导热层覆盖所述衬底的至少部分侧表面。

根据本实用新型的另一实施例，半导体封装中的所述外导热层包含电镀铜，且所述第一导热层包含导热箔。

根据本实用新型的另一实施例，半导体封装进一步包含导电端子，其位于所述衬底的所述第二表面处。

根据本实用新型的另一实施例，半导体封装中的所述第一导热层的厚度介于3μm至5μm之间。

本实用新型实施例的额外层面及优点将部分地在后续说明中描述、显示、或是经由本实用新型实施例的实施而阐释。

附图说明

图1显示现有技术中半导体封装结构的示意图。

图2显示了根据本实用新型一实施例的半导体封装结构示意图。

图3至图7显示了在图2所示实施例基础上演化出的多种半导体封装结构实施例的示意图。

图8A显示了根据本实用新型一实施例的半导体封装结构的俯视图。

图8B显示沿图8A虚线A-A'所示的半导体封装结构的侧视图。

图9A显示了根据本实用新型一实施例的半导体封装结构的另一俯视图。

图9B显示沿图9A虚线B-B'所示的半导体封装结构的侧视图。

图10A显示了根据本实用新型一实施例的半导体封装结构的又一俯视图。

图10B显示沿图10A虚线C-C'所示的半导体封装结构的侧视图。

图11A至11E显示了根据本实用新型一实施例形成如图4A所示的半导体封装结构的方法。

具体实施方式

为更好的理解本实用新型的精神，以下结合本实用新型的部分优选实施例对其作进一步说明。

以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。

在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本实用新型以特定的方向建构或操作。

以下详细地讨论本实用新型的各种实施方式。尽管讨论了具体的实施，但是应当理解，这些实施方式仅用于示出的目的。相关领域中的技术人员将认识到，在不偏离本实用新型的精神和保护范围的情况下，可以使用其他部件和配置。

图1显示现有技术中半导体封装结构的示意图。如图1所示，半导体封装结构(10)包含衬底(100)，半导体裸片(101)经由裸片粘结膜(Die attach film，DAF)(101')耦合至衬底(100)的第一表面(如图1所示的上表面)。此外，半导体裸片(101)可进一步经由键合线(未图示)连接至衬底(100)。封装材料(103)(例如绝缘模塑料)至少包封位于衬底(100)第一表面上方的全部元件。此外，衬底(100)的第二表面(如图1所示的下表面)处可进一步包含一或多个焊球(104)，且半导体封装结构(10)可进一步经由一或多个焊球(104)连接至印刷电路板(Printed Circuit Board，PCB)(105)。

在图1所示的半导体封装结构(10)中，半导体裸片(101)工作时产生的热量只能向上通过封装材料(103)或向下通过衬底(100)进行传导，因而散热的速度慢、效率低，极易导致半导体封装结构(10)在工作时快速升温乃至超过器件正常工作所限定的最高温度。

图2显示了根据本实用新型一实施例的半导体封装结构示意图。如图2所示，半导体封装结构(20)包含衬底(200)，半导体裸片(201)经由裸片粘结膜(201')耦合至衬底(200)的第一表面(如图2所示的上表面)。应可理解，半导体裸片(201)可进一步经由键合线(未图示)连接至衬底(200)。

不仅如此，半导体封装结构(20)还包含设置在半导体裸片(201)上的导热层(202)，该导热层(202)既可直接安置于半导体裸片(201)上表面，也可使用粘合剂、裸片粘结膜或其他粘贴材料固定于半导体裸片(201)的上表面。在一实施例中，导热层(202)可由任何导热材料实施，特别是导热系数大于50-100W/mK的导热材料，例如(但不限于)碳纳米管或导热箔(例如铜箔)。在另一实施例中，导热层(202)的厚度可约为3至5μm。

仍参见图2，封装材料(203)(例如(但不限于)绝缘模塑料)至少包封位于衬底(200)第一表面上方的全部元件，使得导热层(202)包封于封装材料(203)中。在一实施例中，衬底(200)的第二表面(如图2所示的下表面)处可进一步包含一或多个焊球(204)，且半导体封装结构(20)可进一步经由一或多个焊球(204)连接至PCB(205)。在另一实施例中，半导体封装结构(20)可采用球状矩阵排列(Ball Grid Array，BGA)封装，但不限于BGA封装。

如图2所示，在半导体封装结构(20)中，半导体裸片(201)工作时所产生的热量可借助导热层(202)这一横向延伸的散热路径，为封装材料(203)提供快速、高效的多向热传导，以避免半导体封装结构(20)的工作温度超过其额定最高工作温度。值得注意的是，该导热层(202)不仅适用于现有BGA封装，而且适用于任何需要改善散热效能的现有封装类型，从而具有广泛的适用性。并且，可根据实际的封装结构对导热层(202)的位置、形状及尺寸等进行灵活设置。

图3至图7显示了在图2所示实施例基础上演化出的多种半导体封装结构实施例的示意图。

参见图3，类似于图2所示的半导体封装结构，图3中的半导体封装结构(30)包含衬底(300)、半导体裸片(301)及导热层(302)，其中半导体裸片(301)可经由裸片粘结膜(301')耦合至衬底(300)的第一表面(如图3所示的上表面)，且导热层(302)设置在半导体裸片(301)上。区别在于，在图3所示的半导体封装结构(30)中，导热层(302)横向延伸直至暴露在封装材料(303)的侧表面处。这一方面扩展了导热层(302)的横向散热面积，另一方面允许部分热量从暴露在封装材料(303)侧表面处的导热层(302)的边缘部分直接传导至外部环境(即与外部环境形成热接触)，从而进一步提升散热效能。

参见图4A，类似于图3所示的半导体封装结构，图4A中的半导体封装结构(40)包含衬底(400)、半导体裸片(401)、裸片粘结膜(401')、导热层(402)及封装材料(403)，其中导热层(402)横向延伸直至暴露在封装材料(403)的侧表面处，半导体裸片(401)可经由裸片粘结膜(401')耦合至衬底(400)的第一表面(如图4A所示的上表面)，且导热层(402)设置在半导体裸片(401)上。

区别在于，图4A所示的半导体封装结构(40)进一步包含位于半导体裸片(401)与衬底(400)之间横向延伸直至暴露于封装材料(403)侧表面处的底部导热层(406)，以及覆盖封装材料(403)的至少部分外表面并与导热层(402)发生热接触的外导热层(407)。在一实施例中，外导热层(407)可包含电镀铜或者任意导热材料，且外导热层(407)的厚度可实质上等于导热层(402)的厚度。特别地，当外导热层(407)包含电镀铜等易于肉眼识别的材料时，仅从外观即可方便地初步判定某一半导体封装是否使用了本发明所公开的技术方案。在另一实施例中，可通过在制造过程中使用掩蔽技术来避免外导热层(407)与衬底(400)的侧表面处发生接触。应可理解，半导体封装结构(40)也可仅包含底部导热层(406)和外导热层(407)中的一者。

得益于底部导热层(406)和/或外导热层(407)，图4A所示的半导体封装结构(40)显著扩大了散热面积，从而进一步提升了散热效能。并且，外导热层(407)能够为半导体封装结构(40)提供额外的电磁屏蔽。此外，各个导热层的存在还能进一步增强半导体封装结构(40)的整体机械强度。

图4B所示半导体封装结构(40)与图4A所示半导体封装结构(40)类似，区别仅在于，图4B中的外导热层(407)不仅覆盖了封装材料(403)的至少部分外表面，还覆盖了衬底(400)的至少部分外表面，从而在图4A所示半导体封装结构(40)的基础上进一步扩大了散热面积，并提升了散热效能以及机械强度。应可理解，外导热层(407)还可沿衬底(400)的侧表面处进一步向下延伸并覆盖衬底(400)的部分下表面(未图示)，只要确保不与一或多个焊球(404)发生电连接即可。

图5显示了具有垂直裸片堆叠的半导体封装结构。与图4A不同，图5中的半导体封装结构(50)包含由多个半导体裸片(501)构成的垂直裸片堆叠，且每一半导体裸片(501)上方均设置有导热层(502)。图5所示的半导体封装结构(50)还可包含底部导热层(506)和外导热层(507)，其中外导热层(507)覆盖封装材料(503)的至少部分外表面并与导热层(502)和底部导热层(506)发生热接触。以此方式，图5所示半导体封装结构(50)中的每一半导体裸片(501)均可通过位于其上下表面的两个导热层进行散热，再通过外导热层(507)与外部环境热接触，从而显著提升散热效能。

图6显示了具有横向邻接的多个垂直裸片堆叠的半导体封装结构。与图5不同，图6中的半导体封装结构(60)包含由多个半导体裸片(601)构成的多个垂直裸片堆叠，例如图6所示的两组彼此横向邻接的垂直裸片堆叠。每一半导体裸片(601)上方均设置有导热层(602)，且每一导热层(602)均大体横跨两个以上的垂直裸片堆叠。以此方式，不仅确保了每一半导体裸片(601)都可通过其上下表面的两个导热层乃至外导热层(607)进行散热，还促进了相邻裸片堆叠之间的热均衡，从而防止出现显著高于周围温度的局部热点。作为一实施例，图6中的多个半导体裸片(601)可具有相同的芯片类型，例如均为存储器裸片或均为控制器裸片。

图7显示了混合器件封装中的导热层结构。与图6不同，图7中的半导体封装结构(70)包含存储器裸片(701)和控制器裸片(711)，其中存储器裸片(701)例如可为NAND、NOR、DRAM等存储器裸片，而控制器裸片(711)可为管理NAND(manage NAND，mNAND)裸片。由于芯片类型不同，存储器裸片(701)和控制器裸片(711)往往具有不同的尺寸及功率密度，例如存储器裸片(701)通常具有更大的尺寸和更低的功率密度。因此，如图7所示，可仅将导热层(702)设置在容易出现热点的控制器裸片(711)的上表面，从而在确保散热的同时以更灵活也更低成本的方式设置导热层(702)。

图8A显示了根据本实用新型一实施例的半导体封装结构的俯视图。如图8A所示，半导体裸片(801)可经由裸片粘结膜(未示出)耦合至衬底(800)的上表面，导热层(802)安置在半导体裸片(801)上并横向延伸至衬底(800)边缘(该边缘也对应于封装材料(未示出)的封装边界)，从而与外导热层(807)热接触，其中外导热层(807)覆盖封装材料的至少部分外表面且可包含电镀铜或任意导热材料。

从图8A可见，半导体裸片(801)上方边缘处还包含一或多个横向导电端子(808)以供实施键合，例如通过若干键合线(未示出)将一或多个横向导电端子(808)与衬底(800)电连接。为了不影响键合的实施，经图案化的导热层(802)并未覆盖半导体裸片(801)的整个上表面，而是与横向导电端子(808)电隔离。尽管如此，图8A中的导热层(802)仍能有效降低导半导体裸片(801)的工作温度。

图8B显示沿图8A虚线A-A'所示的半导体封装结构的侧视图。如图8B所示，半导体裸片(801)可经由裸片粘结膜(801')耦合至底部导热层(806)的上表面，导热层(802)安置在半导体裸片(801)上从而与外导热层(未示出)热接触。位于半导体裸片(801)上方边缘处的横向导电端子(808)经由键合线(809)与衬底(800)电连接以实施键合。从图8B也可看出，为了不影响键合的实施，经图案化的导热层(802)并未完整覆盖半导体裸片(801)的上表面，而是与横向导电端子(808)电隔离。类似地，为了不影响键合的实施，底部导热层(806)设置有通孔，以使得键合线(809)穿过通孔与衬底(800)键合并与底部导热层(806)电隔离。

图9A显示了根据本实用新型一实施例的半导体封装结构的另一俯视图。图9A中的半导体裸片(901)可经由裸片粘结膜(未示出)耦合至衬底(900)的上表面，导热层(902)安置在半导体裸片(901)上并横向延伸至衬底(900)边缘(该边缘也对应于封装材料(未示出)的封装边界)，从而与外导热层(907)热接触，其中外导热层(907)覆盖封装材料的至少部分外表面且可包含电镀铜或者任意导热材料。半导体裸片(901)上方边缘处包含一或多个纵向导电端子(908)以供实施键合，例如通过若干键合线(未示出)将一或多个纵向导电端子(908)与衬底(900)电连接。为了不影响键合的实施，经图案化的导热层(902)并未覆盖半导体裸片(901)的整个上表面，而是与纵向导电端子(908)电隔离。受纵向导电端子(908)的空间限制，图9A中的导热层(902)比图8A中的导热层(802)具有更大的长宽比。尽管如此，图9A中的导热层(902)仍能有效降低导半导体裸片(901)的工作温度。

图9B显示沿图9A虚线B-B'所示的半导体封装结构的侧视图。如图9B所示，半导体裸片(901)可经由裸片粘结膜(901')耦合至底部导热层(906)的上表面，导热层(902)安置在半导体裸片(901)上从而与外导热层(未示出)热接触。位于半导体裸片(901)上方边缘处的纵向导电端子(908)经由键合线(909)与衬底(900)电连接以实施键合。同样，从图9B也可看出，经图案化的导热层(902)与纵向导电端子(908)电隔离，以免影响键合的实施，且底部导热层(906)设置有通孔以使得键合线(909)穿过通孔与衬底(900)键合并与底部导热层(906)电隔离。

图10A显示了根据本实用新型一实施例的半导体封装结构的又一俯视图。图10A中的半导体裸片(1001)可经由裸片粘结膜(未示出)耦合至衬底(1000)的上表面，横向导热层(1002)安置在半导体裸片(1001)上并横向延伸至衬底(1000)的边缘，半导体裸片(1001)上方边缘处包含一或多个横向导电端子(1008)以供实施键合。区别在于，图10A所示实施例进一步包含交叉导热层(1002')，其可与横向导热层(1002)一体形成，并大体朝向半导体裸片(1001)的四角延伸从而与外导热层(1007)热接触。可以看出，在图10A中，由横向导热层(1002)和交叉导热层(1002')共同构成的导热层并未覆盖半导体裸片(1001)的整个上表面，而是与横向导电端子(1008)电隔离。应可理解，尽管图10A中的横向导热层(1002)比图8A中的导热层(802)具有更大的长宽比，但得益于额外的交叉导热层(1002')，图10A中的导热层仍能有效降低导半导体裸片(1001)的工作温度。

图10B显示沿图10A虚线C-C'所示的半导体封装结构的侧视图。如图10B所示，半导体裸片(1001)可经由裸片粘结膜(1001')耦合至底部导热层(1006)的上表面，导热层(1002)安置在半导体裸片(1001)上从而与外导热层(未示出)热接触。位于半导体裸片(1001)上方边缘处的横向导电端子(1008)经由键合线(1008)与衬底(1000)电连接以实施键合。同样，从图10B也可看出，经图案化的导热层(1002)与横向导电端子(1008)电隔离，以免影响键合的实施，且底部导热层(1006)设置有通孔以使得键合线(1009)穿过通孔与衬底(1000)键合并与底部导热层(1006)电隔离。

从图8A、9A、10A所示的各个实施例可以看出，本实用新型可在确保散热的同时对导热层的位置、形状及尺寸等进行灵活设置。应可理解，本实用新型中导热层的设置不限于图8A、9A、10A所示的实施例。

图11A至11E显示了根据本实用新型一实施例形成如图4A所示的半导体封装结构的方法。

在图11A所示的步骤中，首先将预先制备好的底部导热层(1106)放置在衬底(1100)上。应可理解，在需要实施键合的情况下，可在底部导热层(1106)中预留通孔以供键合线通过该通孔与衬底键合。

接下来，在图11B所示的步骤中，采用例如贴片工艺将半导体裸片(1101)经由裸片粘结膜(1101')耦合至底部导热层(1106)的上表面。

进一步地，在图11C所示的步骤中，将预先制备好的顶部导热层(1102)形成在半导体裸片(1101)上方，再使用封装材料(1103)包封顶部导热层(1102)、半导体裸片(1101)、裸片粘结膜(1101')以及底部导热层(1106)。应可理解，在需要实施键合的情况下，可灵活地设计并制备顶部导热层(1102)，使之具有例如图8A、9A、10A所示的俯视结构，以便与半导体裸片(1101)上的导电端子(未示出)电隔离。

然后，在图11D所示的步骤中，沿图11C所示的虚线执行切割工艺以获得如图11D所示的独立芯片。

最后，在图11E所示的步骤中，对图11D步骤中形成的独立芯片执行例如(但不限于)电镀操作，以在封装材料(1103)外表面形成外部导热层(1107)(例如电镀铜)。以此方式，顶部导热层(1102)和底部导热层(1106)可与外部导热层(1107)热接触。

应可理解，图11A至11E所示的半导体封装方法并不限于形成如图4A所示的半导体封装结构，其也可用于形成如图2、图3及图4B-7所示的半导体封装结构或其他任意所需的半导体封装结构。

本实用新型所提出的半导体封装结构能够更为有效和充分地利用半导体封装内部的闲置区域以及半导体封装外部的裸露表面，从而实现内部热量的有效分配以及内部热量向外部环境的快速传导，以此显著降低器件的温度，并提升半导体封装的整体性能和使用寿命。

此外，本实用新型能够根据芯片的具体封装结构，灵活地将各种导热层整合至现有工艺流程中，而不会带来成本的显著提升。在本实用新型中，导热层的引入提高了半导体封装的整体热膨胀系数(coefficient of thermal expansion，CTE)，因而能够减少芯片翘曲，提高焊点的可靠性，并增强半导体封装的整体机械强度。同时，整体CTE的提高还使得整个封装材料的有效玻璃化转变温度(Glass Transition Temperature,Tg)得以提高，从而能够承受更高的工作温度。

需要说明的是，在本说明书通篇中对“本实用新型一实施例”或类似术语的参考意指连同其它实施例一起描述的特定特征、结构或特性包含于至少一个实施例中且可未必呈现在所有实施例中。因此，短语“本实用新型一实施例”或类似术语在本说明书通篇中的各处的相应出现未必指同一实施例。

此外，可以任何适合方式来组合任何特定实施例的所述特定特征、结构或特性与一或多个其它实施例。

本实用新型的技术内容及技术特点已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰。因此，本实用新型已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。

Claims (15)

1.一种半导体封装，其特征在于，所述半导体封装包含：

衬底，其具有第一表面和第二表面；

第一裸片，其设置在所述第一表面上；

第一导热层，其设置在所述第一裸片上；以及

封装材料，其封装所述第一裸片和所述第一导热层。

2.根据权利要求1所述的半导体封装，其特征在于，进一步包含第一键合线，其将所述第一裸片与所述衬底的所述第一表面电连接，其中所述第一导热层与所述第一键合线电隔离。

3.根据权利要求2所述的半导体封装，其特征在于，进一步包含位于所述第一裸片与所述衬底之间的底部导热层，其中所述底部导热层与所述第一键合线电隔离。

4.根据权利要求2所述的半导体封装，其特征在于，其中所述第一导热层经图案化以与所述第一裸片的第一部分接触并暴露出所述第一裸片的第二部分。

5.根据权利要求1所述的半导体封装，其特征在于，所述第一导热层暴露在所述封装材料的侧表面处。

6.根据权利要求1所述的半导体封装，其特征在于，进一步包含：

堆叠裸片，其位于所述第一导热层上；以及

第二导热层，其位于所述堆叠裸片上，其中所述堆叠裸片和所述第二导热层由所述封装材料封装。

7.根据权利要求1所述的半导体封装，其特征在于，进一步包含：

第二裸片，其位于所述第一表面上且横向邻接所述第一裸片，其中所述第一导热层在所述第二裸片上方延伸。

8.根据权利要求1所述的半导体封装，其特征在于，进一步包含：

第二裸片，其位于所述第一表面上且横向邻接所述第一裸片，其中所述第一导热层不在所述第二裸片上方延伸。

9.根据权利要求8所述的半导体封装，其特征在于，其中所述第一裸片为控制器裸片，且所述第二裸片为存储器裸片。

10.根据权利要求1至9中任一项所述的半导体封装，其特征在于，进一步包含外导热层，其覆盖所述封装材料的至少部分外表面并与所述第一导热层热接触。

11.根据权利要求10的半导体封装，其特征在于，其中所述第一导热层的厚度实质上等于所述外导热层的厚度。

12.根据权利要求10的半导体封装，其特征在于，其中所述外导热层覆盖所述衬底的至少部分侧表面。

13.根据权利要求10的半导体封装，其特征在于，其中所述外导热层包含电镀铜，且所述第一导热层包含导热箔。

14.根据权利要求1至9中任一项所述的半导体封装，其特征在于，进一步包含导电端子，其位于所述衬底的所述第二表面处。

15.权利要求1至9中任一项所述的半导体封装，其特征在于，其中所述第一导热层的厚度介于3μm至5μm之间。

Images