CN217983321U - 一种双面散热的半导体芯片封装结构 - Google Patents
一种双面散热的半导体芯片封装结构 Download PDFInfo
- Publication number
- CN217983321U CN217983321U CN202222089148.XU CN202222089148U CN217983321U CN 217983321 U CN217983321 U CN 217983321U CN 202222089148 U CN202222089148 U CN 202222089148U CN 217983321 U CN217983321 U CN 217983321U
- Authority
- CN
- China
- Prior art keywords
- layer
- heat dissipation
- insulating layer
- metal layer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种双面散热的半导体芯片封装结构,属于测试技术领域,其由下至上依次包括基板、第一金属层、第二金属层、第一绝缘层、第三金属层,第三金属层上设有单颗半导体芯片或分离设有多颗半导体芯片;半导体芯片上由下至上依次包括第四金属层、第二绝缘层和第五金属层;所述第一绝缘层的顶层和/或绝缘层的底层制作有第一散热沟槽,和/或,第二绝缘层的顶层和/或绝缘层的底层制作有第二散热沟槽。通过在半导体芯片表面、底面引入金属层,且绝缘层上制作散热沟道,能够增大金属层与绝缘层之间的接触面积,热量通过沟槽散热通道从绝缘层进行有效散热。
Description
技术领域
本实用新型涉及测试技术领域,尤其涉及一种双面散热的半导体芯片封装结构。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程,是芯片投入实际应用不可缺少的工艺环节。为保证封装后芯片能够稳定、可靠地工作,芯片封装结构的散热设计是当下研究的热点。
如针对IGBT封装,由于IGBT模块中半导体芯片与金属接触面积有限,对于IGBT模块大功率工作时产生的热量如果不能及时有效散出去,将导致热量持续积累,最终将导致器件失效,而一般采用锡作为基板与金属层之间的焊料层容易开裂。当模块内部热量积累时,焊接层加速老化甚至开裂导致电性失效。
实用新型内容
本实用新型的目的在于克服现有半导体封装结构散热效果不理想的问题,提供了一种双面散热的半导体芯片封装结构。
本实用新型的目的是通过以下技术方案来实现的:一种双面散热的半导体芯片封装结构,其由下至上依次包括基板、第一金属层、第二金属层、第一绝缘层、第三金属层,第三金属层上设有单颗半导体芯片或分离设有多颗半导体芯片;半导体芯片上由下至上依次包括第四金属层、第二绝缘层和第五金属层;
所述第一绝缘层的顶层和/或绝缘层的底层制作有第一散热沟槽,和/或,第二绝缘层的顶层和/或绝缘层的底层制作有第二散热沟槽。
在一示例中,当第一绝缘层的顶层、第一绝缘层的底层均制作有第一散热沟槽时,第一绝缘层的顶层的第一散热沟槽A、第一绝缘层的底层的第一散热沟槽B交替分布;当第二绝缘层的顶层、第二绝缘层的底层均制作有第二散热沟槽时,第二绝缘层的顶层的第二散热沟槽A、第二绝缘层的底层的第二散热沟槽B交替分布。
在一示例中,所述第一散热沟槽A、第一散热沟槽B形状、大小均相同;第二散热沟槽A、第二散热沟槽B形状、大小均相同。
在一示例中,所述第一金属层为Au、Ti、Al、Ni、Cu中任意两种或者多种材料形成的合金层;第二金属层为Au、Ti、Al、Ni、Cu中任意两种或者多种材料形成的合金层。
在一示例中,所述第一金属层为Au层,或第一金属层为Au与Ti、Al、Ni、 Cu中任意一种金属材料的合金层;所述第二金属层为Au层,或第二金属层为 Au与Ti、Al、Ni、Cu中任意一种金属材料的合金层,且第一金属层、第二金属层采用Au-Au键合方式进行键合。
在一示例中,第三金属层的材质为Cu、Ti、Al、Ni、Au任意一种;第四金属层的材质为Cu、Ti、Al、Ni、Au任意一种;第五金属层的材质为Cu、Ti、 Al、Ni、Au任意一种。
在一示例中,所述第一绝缘层为AlN、Al2O3中任意一种或其组合;第二绝缘层为AlN、Al2O3中任意一种或其组合。
在一示例中,所述半导体芯片经第一焊料层焊接于第三金属层上。
在一示例中,当第三金属层上分离设有多颗半导体芯片时,多颗半导体芯片通过引线实现互联。
在一示例中,所述第三金属层上分离设有绝缘栅双极型晶体管芯片和续流二极管芯片,绝缘栅双极型晶体管芯片与续流二极管芯片通过引线互联连接;或,第三金属层上分离设有双极型三极管和绝缘栅型场效应管,双极型三极管与绝缘栅型场效应管通过引线互联连接。
需要进一步说明的是,上述结构各示例对应的技术特征可以相互组合或替换构成新的技术方案。
与现有技术相比,本实用新型有益效果是:
1.在一示例中,通过引入两个绝缘层实现电隔离,以此保证芯片的正常工作性能;引入第一金属层、第二金属层实现第一绝缘层与基板键合,键合强度高;第一金属层、第二金属层、第一绝缘层、第三金属层形成了半导体芯片的下导热面,第四金属层、第二绝缘层和第五金属层形成了半导体芯片的上导热面,提高了散热效率;且在绝缘层上制作散热沟道,能够增大金属层与绝缘层之间的接触面积,热量通过沟槽散热通道从绝缘层进行有效散热。
2.在一示例中,通过上下的交替导热沟槽,大大增加了金属层与两个绝缘层的接触面积,在保证绝缘层支撑特性和绝缘特性的同时在两个绝缘层顶部、底部增加散热通道,改善芯片大功率工作中的散热性能的同时能够保证两个绝缘层的支撑性。
3.在一示例中,第一金属层、第二金属层通过Au-Au键合方式,一方面能够保证键合强度,避免封装结构老化或开裂导致失效的问题,保证了封装的可靠性,另一方面能够进一步提升散热效率。
附图说明
下面结合附图对本实用新型的具体实施方式作进一步详细的说明,此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,在这些附图中使用相同的参考标号来表示相同或相似的部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。
图1为本发明一示例中的封装结构示意图;
图2为本发明制备方法一示例中步骤S1得到的封装结构示意图;
图3为本发明制备方法一示例中步骤S2得到的封装结构示意图;
图4为本发明制备方法一示例中步骤S3得到的封装结构示意图;
图5为本发明制备方法一示例中步骤S4得到的封装结构示意图;
图6为本发明制备方法另一示例中步骤S5得到的封装结构示意图;
图7为本发明制备方法另一示例中步骤S6得到的封装结构示意图;
图8为本发明制备方法另一示例中步骤S7得到的封装结构示意图。
图中:1-基板;2-第一金属层;3-第二金属层;4-绝缘层;5-第三金属层; 6-第一半导体芯片;7-第二半导体芯片;8-第一焊料层;9-第二焊料层;10-第四金属层;11-第二绝缘层;12-第五金属层;13-第一散热沟槽;14-第二散热沟槽。
具体实施方式
下面结合附图对本实用新型的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,使用序数词(例如,“第一和第二”、“第一至第四”等)是为了对物体进行区分,并不限于该顺序,而不能理解为指示或暗示相对重要性。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,属于“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
此外,下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例中,一种双面散热的半导体芯片封装结构,如图1所示,其由下至上依次包括基板1、第一金属层2、第二金属层3、第一绝缘层4、第三金属层5,第三金属层5上设有单颗半导体芯片或分离设有多颗半导体芯片;半导体芯片上由下至上依次包括第四金属层10、第二绝缘层11和第五金属层12,第一金属层2、第二金属层3、第一绝缘层4、第三金属层5形成了半导体芯片的下导热面,第四金属层10、第二绝缘层11和第五金属层12形成了半导体芯片的上导热面,以此实现半导体芯片的双面散热,保证了芯片封装结构的良好散热性能。具体地,基板1为Cu基板;第一金属层2、第二金属层3、第三金属层5、第四金属层10、第五金属层12优选导热性能优异的金属材质,且通过第一金属层2、第二金属层3实现绝缘层4与基板1键合,提升了键合强度;第一绝缘层4、第二绝缘层11具有绝缘特性,用于实现实现电隔离,以此保证芯片的正常工作性能。进一步地,第一绝缘层4的顶层和/或绝缘层4的底层制作有第一散热沟槽13,和/或,第二绝缘层11的顶层和/或绝缘层4的底层制作有第二散热沟槽14。优选在第一绝缘层4的顶层制作第一散热沟槽A,并在第一绝缘层4的底层制作第一散热沟槽B;同时在第二绝缘层11的顶层制作第二散热沟槽A,并在第二绝缘层11的底层制作第二散热沟槽B,此时热量通过沟槽散热通道从两个绝缘层4进行有效散热,提高了散热效率。
在一示例中,当第一绝缘层4的顶层、第一绝缘层4的底层均制作有第一散热沟槽13时,第一绝缘层4的顶层的第一散热沟槽A、第一绝缘层4的底层的第一散热沟槽B交替分布,即第一散热沟槽A与第一散热沟槽B均沿着第一绝缘层4的长度方向或者宽度方向进行延伸,第一绝缘层4顶部、底部相同位置处仅存在一个第一散热沟槽13;当第二绝缘层11的顶层、第二绝缘层11的底层均制作有第二散热沟槽14时,第二绝缘层11的顶层的第二散热沟槽A、第二绝缘层11的底层的第二散热沟槽B交替分布,即第二散热沟槽A与第二散热沟槽B均沿着第二绝缘层11的长度方向或者宽度方向进行延伸,第二绝缘层 11顶部、底部相同位置处仅存在一个第二散热沟槽14。通过在绝缘层4上设置上下交替分布的散热沟槽,能够最大化保证两个绝缘层4的支撑特性,同时最大程度增大了第一绝缘层4与第二金属层3、第三金属层5之间的接触面积,第二绝缘层11与第四金属层10、第五金属层12之间的接触面积,以此改善芯片大功率工作中的散热性能的同时能够保证绝缘层4的支撑性。
作为一选项,第一散热沟槽13与第二散热沟槽14能够分别沿着绝缘层4 的长度方向、宽度方向进行延伸,此时第一散热沟槽A、第一散热沟槽B垂直,第二散热沟槽A、第二散热沟槽B垂直。当然,第一散热沟槽13、第二散热沟槽14也可不拘于任何排布方式,直接分别设于对应绝缘层4的顶层、底层即可。
在一示例中,第一散热沟槽A、第一散热沟槽B形状、大小(尺寸)均相同,第二散热沟槽A、第二散热沟槽B形状、大小(尺寸)均相同。具体地,第一散热沟槽13、第二散热沟槽14的深度、宽度在保证绝缘层4支撑性能的前提下,尽可能增大与对应金属层间的接触面积。
在一示例中,第一金属层2为Au、Ti、Al、Ni、Cu中任意两种或者多种材料形成的合金层;第二金属层3为Au、Ti、Al、Ni、Cu中任意两种或者多种材料形成的合金层。本示例中,第一金属层2、第二金属层3实现金属键合,且键合强度大于基板1通过焊料层与绝缘层4的键合强度。
在一示例中,第一金属层2为Au层,或第一金属层2为Au与Ti、Al、Ni、 Cu中任意一种金属材料的合金层;第二金属层3为Au层,或第二金属层3为 Au与Ti、Al、Ni、Cu中任意一种金属材料的合金层,且第一金属层2、第二金属层3采用Au-Au键合方式进行键合。优选地,第一金属层2为Au层,第二金属层3为Ni/Au合金层,且第一金属层2、第二金属层3采用Au-Au键合方式进行键合。
在一示例中,第三金属层5的材质为Cu、Ti、Al、Ni、Au任意一种;第四金属层10的材质为Cu、Ti、Al、Ni、Au任意一种;第五金属层12的材质为 Cu、Ti、Al、Ni、Au任意一种。本示例中第三金属层5、第四金属层10、第五金属层12均为Cu层,在保证散热效率的情况下具有良好经济实用性。
在一示例中,第一绝缘层4为AlN、Al2O3中任意一种或其组合;第二绝缘层11为AlN、Al2O3中任意一种或其组合。本示例中,第一绝缘层4、第二绝缘层11均为AlN层。
作为一选项,可以在第一绝缘层4上开设隔离槽(图中未示出),用于半导体芯片互联过程中走线。
在一示例中,半导体芯片经第一焊料层8焊接于第三金属层5上。更为具体地,半导体芯片经第二焊料层9与第四金属层10连接。其中,焊料层材质为锡铅焊料、银焊料、铜焊料、锡铅合金焊料等中任意一种,本示例优选两个焊料层均为锡层。
在一示例中,当第三金属层5上分离设有多颗半导体芯片时,多颗半导体芯片通过引线实现互联。其中,引线为金丝、铝丝、铜丝等中任意一种。
在一示例中,第三金属层5上分离设有第一半导体芯片6、第二半导体芯片 7。具体地,第三金属层5上分离设有绝缘栅双极型晶体管芯片和续流二极管芯片,绝缘栅双极型晶体管芯片与续流二极管芯片通过引线互联连接。在另一示例中,第三金属层5上分离设有双极型三极管和绝缘栅型场效应管,双极型三极管与绝缘栅型场效应管通过引线互联连接。当然,上述半导体芯片还能够替换为其他芯片,以此得到具有不同功能的芯片封装结构,当然也可仅封装单颗芯片如半导体二极管芯片。
本发明还包括一种半导体芯片封装结构的制备方法,该方法包括以下步骤:
S1:如图2所示,在基板1上沉积第一金属层2;其中,Cu基板厚度3mm~7 mm;第一层金属层采用溅射工艺,金属厚度6μm~300μm。
S2:在第一绝缘层4的顶层和/或绝缘层4的底层制作第一散热沟槽13。其中,第一散热沟槽采用干法刻蚀或湿法腐蚀,刻蚀深度1μm~5μm。具体地,如图3所示,本示例优选在第一绝缘层4的顶层制作第一散热沟槽A,在第一绝缘层4的底层制作第一散热沟槽B,第一散热沟槽A、第一散热沟槽B交替分布。
S3:如图4所示,在第一绝缘层4下表面沉积第二金属层3,并在第一绝缘层4上表面沉积第三金属层5;其中,第二金属层厚度为6μm~10μm,第三金属层厚度为100μm~300μm。
S4:如图5所示,将第一金属层2与第二金属层3进行键合;优选地,通过热压方式实现第一金属层2、第二金属层3的键合。
S5:如图6所示,在第三金属层5上焊接单颗半导体芯片或分离焊接多颗半导体芯片;本示例中在第三金属层5上分离设有绝缘栅双极型晶体管芯片和续流二极管芯片。
S6:在第二绝缘层11的顶层和/或绝缘层4的底层制作第二散热沟槽14。其中,第二散热沟槽14采用干法刻蚀或湿法腐蚀,刻蚀深度1μm~5μm。具体地,如图7所示,本示例优选在第二绝缘层11的顶层制作第二散热沟槽A,在第二绝缘层11的底层制作第二散热沟槽B,第二散热沟槽A、第二散热沟槽B 交替分布。
S7:如图8所示,在第二绝缘层11下表面沉积第四金属层10,并在第二绝缘层11上表面沉积第五金属层12;其中,第四金属层厚度为1μm~10μm,第五金属层厚度为5μm~30μm。
S8:通过第二焊料层9将第四金属层10与半导体芯片进行连接,得到双面散热的IGBT封装结构如图1所示。
当然,作为一选项,上述步骤S2、步骤S6可同步进行,且步骤S3、步骤 S7可同步进行。
在一示例中,当第三金属层5上分离焊接多颗半导体芯片时,在第三金属层5上分离焊接多颗半导体芯片后还包括:
通过引线实现半导体芯片间的互联连接。具体地,本示例通过Cu丝将绝缘栅双极型晶体管芯片和续流二极管芯片进行连接,得到IGBT封装结构。
以上具体实施方式是对本实用新型的详细说明,不能认定本实用新型的具体实施方式只局限于这些说明,对于本实用新型所属技术领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干简单推演和替代,都应当视为属于本实用新型的保护范围。
Claims (9)
1.一种双面散热的半导体芯片封装结构,其特征在于:其由下至上依次包括基板、第一金属层、第二金属层、第一绝缘层、第三金属层,第三金属层上设有单颗半导体芯片或分离设有多颗半导体芯片;半导体芯片上由下至上依次包括第四金属层、第二绝缘层和第五金属层;
所述第一绝缘层的顶层和/或绝缘层的底层制作有第一散热沟槽,和/或,第二绝缘层的顶层和/或绝缘层的底层制作有第二散热沟槽。
2.根据权利要求1所述的一种双面散热的半导体芯片封装结构,其特征在于:当第一绝缘层的顶层、第一绝缘层的底层均制作有第一散热沟槽时,第一绝缘层的顶层的第一散热沟槽A、第一绝缘层的底层的第一散热沟槽B交替分布;
当第二绝缘层的顶层、第二绝缘层的底层均制作有第二散热沟槽时,第二绝缘层的顶层的第二散热沟槽A、第二绝缘层的底层的第二散热沟槽B交替分布。
3.根据权利要求2所述的一种双面散热的半导体芯片封装结构,其特征在于:所述第一散热沟槽A、第一散热沟槽B形状、大小均相同;第二散热沟槽A、第二散热沟槽B形状、大小均相同。
4.根据权利要求1所述的一种双面散热的半导体芯片封装结构,其特征在于:所述第一金属层为Au层,或第一金属层为Au与Ti、Al、Ni、Cu中任意一种金属材料的合金层;所述第二金属层为Au层,或第二金属层为Au与Ti、Al、Ni、Cu中任意一种金属材料的合金层,且第一金属层、第二金属层采用Au-Au键合方式进行键合。
5.根据权利要求1所述的一种双面散热的半导体芯片封装结构,其特征在于:第三金属层的材质为Cu、Ti、Al、Ni、Au任意一种;第四金属层的材质为Cu、Ti、Al、Ni、Au任意一种;第五金属层的材质为Cu、Ti、Al、Ni、Au任意一种。
6.根据权利要求1所述的一种双面散热的半导体芯片封装结构,其特征在于:所述第一绝缘层为AlN、Al2O3中任意一种;第二绝缘层为AlN、Al2O3中任意一种。
7.根据权利要求1所述的一种双面散热的半导体芯片封装结构,其特征在于:所述半导体芯片经第一焊料层焊接于第三金属层上。
8.根据权利要求1所述的一种双面散热的半导体芯片封装结构,其特征在于:当第三金属层上分离设有多颗半导体芯片时,多颗半导体芯片通过引线实现互联。
9.根据权利要求1所述的一种双面散热的半导体芯片封装结构,其特征在于:所述第三金属层上分离设有绝缘栅双极型晶体管芯片和续流二极管芯片,绝缘栅双极型晶体管芯片与续流二极管芯片通过引线互联连接;或,
第三金属层上分离设有双极型三极管和绝缘栅型场效应管,双极型三极管与绝缘栅型场效应管通过引线互联连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222089148.XU CN217983321U (zh) | 2022-08-09 | 2022-08-09 | 一种双面散热的半导体芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222089148.XU CN217983321U (zh) | 2022-08-09 | 2022-08-09 | 一种双面散热的半导体芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217983321U true CN217983321U (zh) | 2022-12-06 |
Family
ID=84258647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222089148.XU Active CN217983321U (zh) | 2022-08-09 | 2022-08-09 | 一种双面散热的半导体芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217983321U (zh) |
-
2022
- 2022-08-09 CN CN202222089148.XU patent/CN217983321U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9035453B2 (en) | Semiconductor device | |
US7948069B2 (en) | Surface mountable hermetically sealed package | |
US7880283B2 (en) | High reliability power module | |
CN112701095B (zh) | 一种功率芯片堆叠封装结构 | |
US7466020B2 (en) | Power module | |
KR101208332B1 (ko) | 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지 | |
EP3157053B1 (en) | Power module | |
US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
US7405467B2 (en) | Power module package structure | |
KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
US20140151856A1 (en) | Chip Module, an Insulation Material and a Method for Fabricating a Chip Module | |
KR102244279B1 (ko) | 반도체 패키지 | |
KR101301387B1 (ko) | 전력 반도체 모듈 | |
CN217983321U (zh) | 一种双面散热的半导体芯片封装结构 | |
JPH0645504A (ja) | 半導体装置 | |
CN115020359A (zh) | 一种半导体芯片封装结构及其制备方法 | |
KR102016019B1 (ko) | 고열전도성 반도체 패키지 | |
US11646249B2 (en) | Dual-side cooling semiconductor packages and related methods | |
KR102264132B1 (ko) | 반도체 패키지 | |
JP4047572B2 (ja) | 電力用半導体装置 | |
CN113257797B (zh) | 一种共阳极二极管器件及其制备方法 | |
CN216084870U (zh) | 一种半导体封装 | |
KR102355687B1 (ko) | 반도체 패키지 및 반도체 패키지 제조방법 | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
CN211238226U (zh) | 功率半导体封装器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |