CN115020359A - 一种半导体芯片封装结构及其制备方法 - Google Patents

一种半导体芯片封装结构及其制备方法 Download PDF

Info

Publication number
CN115020359A
CN115020359A CN202210948756.3A CN202210948756A CN115020359A CN 115020359 A CN115020359 A CN 115020359A CN 202210948756 A CN202210948756 A CN 202210948756A CN 115020359 A CN115020359 A CN 115020359A
Authority
CN
China
Prior art keywords
layer
metal layer
insulating layer
semiconductor chip
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210948756.3A
Other languages
English (en)
Inventor
马磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Fujin Power Semiconductor Technology Development Co ltd
Original Assignee
Chengdu Fujin Power Semiconductor Technology Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Fujin Power Semiconductor Technology Development Co ltd filed Critical Chengdu Fujin Power Semiconductor Technology Development Co ltd
Priority to CN202210948756.3A priority Critical patent/CN115020359A/zh
Publication of CN115020359A publication Critical patent/CN115020359A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体芯片封装结构及其制备方法，属于半导体封装技术领域，其由下至上依次包括基板、第一金属层、第二金属层、绝缘层、第三金属层，第三金属层上设有单颗半导体芯片或分离设有多颗半导体芯片；绝缘层的顶层和/或绝缘层的底层制作有散热沟槽。本发明通过引入绝缘层实现电隔离，以此保证芯片的正常工作性能；引入第一金属层、第二金属层实现绝缘层与基板键合，键合强度高；在绝缘层上制作散热沟道，能够增大金属层与绝缘层之间的接触面积，热量通过散热沟槽从绝缘层进行有效散热，提高了散热效率。

Description

一种半导体芯片封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种半导体芯片封装结构及其制备方法。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。为保证封装后芯片能够稳定、可靠地工作，芯片封装结构的散热设计是当下研究的热点。
如针对IGBT器件封装，由于IGBT 器件中半导体芯片与金属接触面积有限，对于IGBT模块大功率工作时产生的热量如果不能及时有效散出去，将导致热量持续积累，最终将导致器件失效，而一般采用锡作为基板与金属层之间的焊料层容易开裂。当模块内部热量积累时，焊接层加速老化甚至开裂导致电性失效。
发明内容
本发明的目的在于克服现有半导体封装结构散热效果不理想的问题，提供了一种半导体芯片封装结构及其制备方法。
本发明的目的是通过以下技术方案来实现的：一种半导体芯片封装结构，其由下至上依次包括基板、第一金属层、第二金属层、绝缘层、第三金属层，第三金属层上设有单颗半导体芯片或分离设有多颗半导体芯片；所述绝缘层的顶层和/或绝缘层的底层制作有散热沟槽。
在一示例中，当绝缘层的顶层、绝缘层的底层均制作有散热沟槽时，绝缘层的顶层的第一散热沟槽、绝缘层的底层的第二散热沟槽均交替分布。
在一示例中，所述第一散热沟槽、第二散热沟槽形状、大小均相同。
在一示例中，所述第一金属层为Ti、Al、Ni、Cu中任意两种或者多种材料形成的合金层；第二金属层为Ti、Al、Ni、Cu中任意两种或者多种材料形成的合金层。
在一示例中，所述第三金属层的材质为Cu、Ti、Al、Ni、Au任意一种。
在一示例中，所述绝缘层为AlN、Al2O3中任意一种或其组合。
在一示例中，所述绝缘层上开设有隔离槽。
在一示例中，所述第三金属层上分离设有绝缘栅双极型晶体管芯片和续流二极管芯片，绝缘栅双极型晶体管芯片与续流二极管芯片通过引线互联连接；或，
第三金属层上分离设有双极型三极管和绝缘栅型场效应管，双极型三极管与绝缘栅型场效应管通过引线互联连接。
需要进一步说明的是，上述结构各示例对应的技术特征可以相互组合或替换构成新的技术方案。
本发明还包括一种半导体芯片封装结构的制备方法，该方法包括以下步骤：
在基板上沉积第一金属层；
在绝缘层的顶层和/或绝缘层的底层制作散热沟槽；
在绝缘层下表面沉积第二金属层，并在绝缘层上表面沉积第三金属层；
将第一金属层与第二金属层进行键合；
在第三金属层上焊接单颗半导体芯片或分离焊接多颗半导体芯片。
在一示例中，当第三金属层上分离焊接多颗半导体芯片时，在第三金属层上分离焊接多颗半导体芯片后还包括：
通过引线实现多颗半导体芯片间的互联连接。
需要进一步说明的是，上述方法各示例对应的技术特征可以相互组合或替换构成新的技术方案。
与现有技术相比，本发明有益效果是：
1.在一示例中，通过引入绝缘层实现电隔离，以此保证芯片的正常工作性能；引入第一金属层、第二金属层实现绝缘层与基板键合，键合强度高；在绝缘层上制作散热沟道，能够增大金属层与绝缘层之间的接触面积，热量通过散热沟槽从绝缘层进行有效散热，提高了散热效率。
2.在一示例中，通过上下的交替导热沟槽，大大增加了金属层与绝缘层的接触面积，在保证绝缘层支撑特性和绝缘特性的同时在绝缘层顶部、底部增加散热通道，改善芯片大功率工作中的散热性能的同时，能够保证绝缘层的支撑性。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明，此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为本发明一示例中的封装结构示意图；
图2为本发明制备方法一示例中步骤S1得到的封装结构示意图；
图3为本发明制备方法一示例中步骤S2得到的封装结构示意图；
图4为本发明制备方法一示例中步骤S3得到的封装结构示意图；
图5为本发明制备方法一示例中步骤S4得到的封装结构示意图；
图6为本发明制备方法另一示例中步骤S6得到的封装结构示意图。
图中：1-基板；2-第一金属层；3-第二金属层；4-绝缘层；5-第三金属层；6-第一半导体芯片；7-第二半导体芯片；8-焊料层；9-隔离槽、10-第一散热沟槽；11-第二散热沟槽、引线12。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，使用序数词 (例如，“第一和第二”、“第一至第四”等 )是为了对物体进行区分，并不限于该顺序，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例中，如图1所示，一种半导体芯片封装结构，该封装结构由下至上依次包括基板1、第一金属层2、第二金属层3、绝缘层4、第三金属层5，第三金属层5上设有单颗半导体芯片或分离设有多颗半导体芯片。其中，基板1为Cu基板；第一金属层2、第二金属层3、第三金属层5优选导热性能优异的金属材质，且通过第一金属层2、第二金属层3实现绝缘层4与基板1键合，提升了键合强度；绝缘层4具有绝缘特性，用于实现实现电隔离，以此保证芯片的正常工作性能。进一步地，绝缘层4的顶层和/或绝缘层4的底层制作有散热沟槽，优选在绝缘层4的顶层制作第一散热沟槽10，同时在绝缘层4的底层制作第二散热沟槽11，热量通过散热沟槽从绝缘层4进行有效散热，提高了散热效率。
在一示例中，当绝缘层4的顶层、绝缘层4的底层均制作有散热沟槽时，绝缘层4的顶层的第一散热沟槽10、绝缘层4的底层的第二散热沟槽11均交替分布，即第一散热沟槽10与第二散热沟槽11均沿着绝缘层4的长度方向或者宽度方向进行延伸，绝缘层4顶部（顶层）、底部（顶层）相同位置处仅存在一个散热沟槽，能够最大化保证绝缘层4的支撑特性，同时最大程度增大了绝缘层4与第二金属层3、第三金属层5之间的接触面积，以此改善芯片大功率工作中的散热性能的同时，能够保证绝缘层4的支撑性。
作为一选项，第一散热沟槽10与第二散热沟槽11能够分别沿着绝缘层4的长度方向、宽度方向进行延伸，此时第一散热沟槽10、第二散热沟槽11垂直。当然，第一散热沟槽10、第二散热沟槽11也可不拘于任何排布形式，直接分别设于绝缘层4的顶层、底层即可。
在一示例中，第一散热沟槽10、第二散热沟槽11形状、大小（尺寸）均相同。具体地，散热沟槽的深度、宽度在保证绝缘层4支撑性能的前提下，尽可能增大与第二金属层3、第三金属层5之间的接触面积。
在一示例中，第一金属层2为Ti、Al、Ni、Cu中任意两种或者多种材料形成的合金层；第二金属层3为Ti、Al、Ni、Cu中任意两种或者多种材料形成的合金层。本示例中，第一金属层2、第二金属层3进行金属键合，且键合强度大于基板1通过焊料层8与绝缘层4的键合强度。
在一示例中，第一金属层2为Au层，或第一金属层2为Au与Ti、Al、Ni、Cu中任意一种金属材料的合金层；第二金属层3为Au层，或第二金属层3为Au与Ti、Al、Ni、Cu中任意一种金属材料的合金层，且第一金属层2、第二金属层3采用Au-Au键合方式进行键合。优选地，第一金属层2为Ni/Au合金层，第二金属层3为Ti/Au合金层，第一金属层2、第二金属层3采用Au-Au键合方式进行键合。
在一示例中，第三金属层5的材质为Cu、Ti、Al、Ni、Au任意一种。本示例中第三金属层5为Cu层，在保证散热效率的情况下具有良好经济实用性。
在一示例中，绝缘层4为AlN、Al2O3中任意一种或其组合，本示例优选为AlN层。
在一示例中，绝缘层4上开设有隔离槽9，用于半导体芯片互联过程中走线（图中未示出）。
在一示例中，半导体芯片经焊料层8焊接于第三金属层5上。其中，焊料层8材质为锡料、锡铅焊料、银焊料、铜焊料、锡铅合金等中任意一种，本示例优选为锡层。
在一示例中，第三金属层5上分离设有第一半导体芯片6、第二半导体芯片7。具体地，第三金属层5上分离设有绝缘栅双极型晶体管芯片和续流二极管芯片，绝缘栅双极型晶体管芯片与续流二极管芯片通过引线12互联连接。在另一示例中，第三金属层5上分离设有双极型三极管和绝缘栅型场效应管，双极型三极管与绝缘栅型场效应管通过引线12互联连接。其中，引线12为金丝、铝丝、铜丝等中任意一种。当然，上述半导体芯片还能够替换为其他芯片，以此得到具有不同功能的芯片封装结构，当然也可仅封装单颗芯片如半导体二极管芯片。
在一示例中，为实现更好的效果，在半导体芯片上表面键合具备散热沟槽的第二绝缘层，此时半导体芯片封装结构由下至上依次包括基板、第一金属层、第二金属层、第一绝缘层（上述绝缘层）、第三金属层，第三金属层上设有单颗半导体芯片或分离设有多颗半导体芯片；半导体芯片上由下至上依次包括第四金属层、第二绝缘层和第五金属层；第一绝缘层的顶层和/或绝缘层的底层制作有散热沟槽，和/或，第二绝缘层的顶层和/或绝缘层的底层制作有散热沟槽。
本发明还包括一种半导体芯片封装结构的制备方法，该方法包括以下步骤：
S1：如图2所示，在基板1上沉积第一金属层2；其中，Cu基板厚度3mm~7 mm；第一层金属层采用溅射工艺，金属厚度6μm~300μm。
S2：在绝缘层4的顶层和/或绝缘层4的底层制作散热沟槽。其中，散热沟槽采用干法刻蚀或湿法腐蚀，刻蚀深度1μm~5μm。具体地，如图3所示，本示例优选在绝缘层4的顶层制作第一散热沟槽10，在绝缘层4的底层制作第二散热沟槽11，第一散热沟槽10、第二散热沟槽11交替分布。
S3：在绝缘层4下表面沉积第二金属层3，并在绝缘层4上表面沉积第三金属层5；其中，第二金属层厚度为6μm~10μm，第三金属层厚度为100μm~300μm。进一步地，如图4所示，沉积第三金属后，在第三金属层5上采用干法刻蚀开设隔离槽9。
S4：如图5所示，将第一金属层2与第二金属层3进行键合；优选地，通过热压方式实现第一金属层2、第二金属层3的键合。
S5：在第三金属层5上焊接单颗半导体芯片或分离焊接多颗半导体芯片。具体地，本示例中在第三金属层5上分离设有绝缘栅双极型晶体管芯片和续流二极管芯片，进而得到如图1所示封装结构。
在一示例中，当第三金属层5上分离焊接多颗半导体芯片时，在第三金属层5上分离焊接多颗半导体芯片后还包括：
S6：通过引线12实现半导体芯片间的互联连接。具体地，如图6所示，本示例通过Cu丝将绝缘栅双极型晶体管芯片和续流二极管芯片进行连接，得到IGBT封装结构。
以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。

Claims (10)

1.一种半导体芯片封装结构，其特征在于：其由下至上依次包括基板、第一金属层、第二金属层、绝缘层、第三金属层，第三金属层上设有单颗半导体芯片或分离设有多颗半导体芯片；
所述绝缘层的顶层和/或绝缘层的底层制作有散热沟槽。
2.根据权利要求1所述一种半导体芯片封装结构，其特征在于：当绝缘层的顶层、绝缘层的底层均制作有散热沟槽时，绝缘层的顶层的第一散热沟槽、绝缘层的底层的第二散热沟槽均交替分布。
3.根据权利要求2所述一种半导体芯片封装结构，其特征在于：所述第一散热沟槽、第二散热沟槽形状、大小均相同。
4.根据权利要求1所述一种半导体芯片封装结构，其特征在于：所述第一金属层为Ti、Al、Ni、Cu中任意两种或者多种材料形成的合金层；第二金属层为Ti、Al、Ni、Cu中任意两种或者多种材料形成的合金层。
5.根据权利要求1所述一种半导体芯片封装结构，其特征在于：所述第三金属层的材质为Cu、Ti、Al、Ni、Au任意一种。
6.根据权利要求1所述一种半导体芯片封装结构，其特征在于：所述绝缘层为AlN、Al2O3中任意一种或其组合。
7.根据权利要求1所述一种半导体芯片封装结构，其特征在于：所述绝缘层上开设有隔离槽。
8.根据权利要求1所述一种半导体芯片封装结构，其特征在于：所述第三金属层上分离设有绝缘栅双极型晶体管芯片和续流二极管芯片，绝缘栅双极型晶体管芯片与续流二极管芯片通过引线互联连接；或，
第三金属层上分离设有双极型三极管和绝缘栅型场效应管，双极型三极管与绝缘栅型场效应管通过引线互联连接。
9.一种半导体芯片封装结构的制备方法，其特征在于：其包括以下步骤：
在基板上沉积第一金属层；
在绝缘层的顶层和/或绝缘层的底层制作散热沟槽；
在绝缘层下表面沉积第二金属层，并在绝缘层上表面沉积第三金属层；
将第一金属层与第二金属层进行键合；
在第三金属层上焊接单颗半导体芯片或分离焊接多颗半导体芯片。
10.根据权利要求9所述一种半导体芯片封装结构的制备方法，其特征在于：当第三金属层上分离焊接多颗半导体芯片时，在第三金属层上分离焊接多颗半导体芯片后还包括：
通过引线实现多颗半导体芯片间的互联连接。
CN202210948756.3A 2022-08-09 2022-08-09 一种半导体芯片封装结构及其制备方法 Pending CN115020359A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210948756.3A CN115020359A (zh) 2022-08-09 2022-08-09 一种半导体芯片封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210948756.3A CN115020359A (zh) 2022-08-09 2022-08-09 一种半导体芯片封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN115020359A true CN115020359A (zh) 2022-09-06

Family

ID=83066265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210948756.3A Pending CN115020359A (zh) 2022-08-09 2022-08-09 一种半导体芯片封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN115020359A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62189790A (ja) * 1986-02-15 1987-08-19 松下電工株式会社 セラミック配線回路板の製造方法
JPH01249680A (ja) * 1988-03-30 1989-10-04 Tokin Corp セラミック基板表面に金属層を形成する方法
EP2477217A1 (en) * 2009-09-09 2012-07-18 Mitsubishi Materials Corporation Method for producing substrate for power module with heat sink, substrate for power module with heat sink, and power module
CN102664177A (zh) * 2012-05-16 2012-09-12 中国科学院电工研究所 一种双面冷却的功率半导体模块
CN203013789U (zh) * 2012-06-07 2013-06-19 聚鼎科技股份有限公司 半导体芯片散热基板及半导体芯片封装结构
JP2016152385A (ja) * 2015-02-19 2016-08-22 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
EP3139407A1 (en) * 2015-09-02 2017-03-08 STMicroelectronics S.r.l. Electronic power module with enhanced thermal dissipation and manufacturing method thereof
CN208028049U (zh) * 2018-03-14 2018-10-30 苏州汇川联合动力系统有限公司 功率半导体分立器件散热结构及电气装置
CN111584444A (zh) * 2020-05-12 2020-08-25 京东方科技集团股份有限公司 显示模组、显示装置
US20210280493A1 (en) * 2018-11-23 2021-09-09 Bitmain Technologies Inc. Chip heat dissipation structure, chip structure, circuit board and supercomputing device
CN215345209U (zh) * 2021-05-25 2021-12-28 南昌光谷光电工业研究院有限公司 一种高导热率的陶瓷基板
CN114695129A (zh) * 2022-02-17 2022-07-01 中国电子科技集团公司第十三研究所 表面凹槽金属化热沉结构陶瓷管壳的制备方法及陶瓷管壳

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62189790A (ja) * 1986-02-15 1987-08-19 松下電工株式会社 セラミック配線回路板の製造方法
JPH01249680A (ja) * 1988-03-30 1989-10-04 Tokin Corp セラミック基板表面に金属層を形成する方法
EP2477217A1 (en) * 2009-09-09 2012-07-18 Mitsubishi Materials Corporation Method for producing substrate for power module with heat sink, substrate for power module with heat sink, and power module
CN102664177A (zh) * 2012-05-16 2012-09-12 中国科学院电工研究所 一种双面冷却的功率半导体模块
CN203013789U (zh) * 2012-06-07 2013-06-19 聚鼎科技股份有限公司 半导体芯片散热基板及半导体芯片封装结构
JP2016152385A (ja) * 2015-02-19 2016-08-22 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
EP3139407A1 (en) * 2015-09-02 2017-03-08 STMicroelectronics S.r.l. Electronic power module with enhanced thermal dissipation and manufacturing method thereof
CN208028049U (zh) * 2018-03-14 2018-10-30 苏州汇川联合动力系统有限公司 功率半导体分立器件散热结构及电气装置
US20210280493A1 (en) * 2018-11-23 2021-09-09 Bitmain Technologies Inc. Chip heat dissipation structure, chip structure, circuit board and supercomputing device
CN111584444A (zh) * 2020-05-12 2020-08-25 京东方科技集团股份有限公司 显示模组、显示装置
CN215345209U (zh) * 2021-05-25 2021-12-28 南昌光谷光电工业研究院有限公司 一种高导热率的陶瓷基板
CN114695129A (zh) * 2022-02-17 2022-07-01 中国电子科技集团公司第十三研究所 表面凹槽金属化热沉结构陶瓷管壳的制备方法及陶瓷管壳

Similar Documents

Publication Publication Date Title
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US9035453B2 (en) Semiconductor device
US7443014B2 (en) Electronic module and method of assembling the same
US7948069B2 (en) Surface mountable hermetically sealed package
US7880283B2 (en) High reliability power module
CN112701095B (zh) 一种功率芯片堆叠封装结构
US20160240471A1 (en) EMBEDDED PACKAGING FOR DEVICES AND SYSTEMS COMPRISING LATERAL GaN POWER TRANSISTORS
EP3157053B1 (en) Power module
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US11037856B2 (en) Semiconductor chip package comprising a leadframe connected to a substrate and a semiconductor chip, and a method for fabricating the same
US20220122906A1 (en) Stacked transistor chip package with source coupling
JP5098630B2 (ja) 半導体装置及びその製造方法
US20230238307A1 (en) Dual-side cooling semiconductor packages and related methods
KR101301387B1 (ko) 전력 반도체 모듈
CN217983321U (zh) 一种双面散热的半导体芯片封装结构
CN115020359A (zh) 一种半导体芯片封装结构及其制备方法
JP2014175511A (ja) 半導体装置及び半導体装置の製造方法
CN114203659A (zh) 多层互连带
JP4047572B2 (ja) 電力用半導体装置
KR20190085587A (ko) 고열전도성 반도체 패키지
KR102264132B1 (ko) 반도체 패키지
CN113257797B (zh) 一种共阳极二极管器件及其制备方法
KR102355687B1 (ko) 반도체 패키지 및 반도체 패키지 제조방법
CN216120276U (zh) 双面散热功率mosfet半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220906