JP4047572B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP4047572B2
JP4047572B2 JP2001334533A JP2001334533A JP4047572B2 JP 4047572 B2 JP4047572 B2 JP 4047572B2 JP 2001334533 A JP2001334533 A JP 2001334533A JP 2001334533 A JP2001334533 A JP 2001334533A JP 4047572 B2 JP4047572 B2 JP 4047572B2
Authority
JP
Japan
Prior art keywords
electrode
power semiconductor
bump
semiconductor device
electrode plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001334533A
Other languages
English (en)
Other versions
JP2003142651A (ja
Inventor
徳久 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001334533A priority Critical patent/JP4047572B2/ja
Publication of JP2003142651A publication Critical patent/JP2003142651A/ja
Application granted granted Critical
Publication of JP4047572B2 publication Critical patent/JP4047572B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、ＩＧＢＴ素子などの電力用半導体素子を備える電力用半導体装置に関する。
【０００２】
【従来の技術】
従来からＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）素子やダイオード素子などの電力用半導体素子が知られている。これらの電力用半導体素子は、同一の電力用半導体装置内で、耐圧や電流容量に応じて複数配置され、並列接続されている。具体的には、例えば電力用半導体素子としてＩＧＢＴ素子を使用した場合、各ＩＧＢＴ素子のエミッタ電極及びゲート電極には必要な電流容量分の複数本のアルミワイヤが超音波で接合されており、当該アルミワイヤによって各ＩＧＢＴ素子は並列接続されている。
【０００３】
【発明が解決しようとする課題】
上述のようにアルミワイヤによって並列接続されている電力用半導体素子を備える電力用半導体装置では、アルミワイヤ及び電力用半導体素子において、大電流化するにつれて通電時と非通電時との温度差が大きくなる。そして、通電と非通電とが繰り返されると、アルミワイヤと電力用半導体素子の電極との接合面に繰り返し熱応力が発生し、特に非通電時に当該接合面にクラックが生じて、アルミワイヤと電力用半導体素子の電極との接合が外れるといった問題があった。
【０００４】
また、電力用半導体装置の各電力用半導体素子を並列接続する際、上述のように各電力用半導体素子の電極の表面にワイヤボンディングを施すが、上述の問題を回避するために、アルミワイヤと電力用半導体素子の電極との接合面積及び接合強度を増加させるために、ワイヤボンディング条件を上げて、具体的には、例えばアルミワイヤを電力用半導体素子に接合する際に加える機械的圧力を大きくして、通常ボンディングを行うため、当該機械的圧力によって、電力用半導体素子の電気的特性が劣化してしまうことがあった。
【０００５】
そこで、本発明は上述のような問題を解決するためになされたものであり、ワイヤボンディングの際の機械的圧力に対する耐圧性能を向上する電力用半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明のうち請求項１に記載の電力用半導体装置は、主面上に第１電極を有する電力用半導体素子と、前記第１電極上に形成されたバンプと、前記バンプに接合された電極板と、前記バンプとは反対側の前記電極板の表面に接合され、前記電極板と所定箇所とを接続しているボンディングワイヤとを備え、前記電極板の前記表面における前記ボディングワイヤの接合箇所は、前記第１電極の直上に位置するものである。
【０００７】
また、この発明のうち請求項２に記載の電力用半導体装置は、請求項１に記載の電力用半導体装置であって、前記第１電極上には、少なくとも３個以上の前記バンプが形成されており、前記電極板の前記表面における前記ボンディングワイヤの接合箇所は、３個の前記バンプを結んで形成される三角形の領域上に位置するものである。
【０００８】
また、この発明のうち請求項３に記載の電力用半導体装置は、請求項１及び請求項２のいずれか一つに記載の電力用半導体装置であって、前記電力用半導体素子は前記主面上に第２電極を更に有し、前記第２電極上に形成された第２のバンプと、前記第２のバンプに接合された第２電極板とを更に備え、前記第１，２電極は互いに相手を取り囲まない形状であるものである。
【０００９】
【発明の実施の形態】
図１は本発明の実施の形態に係る電力用半導体装置の構造を模式的に示す断面図であって、図２は図１に示す電力用半導体装置が備える電力用半導体素子１と電極板２との構造を主に示す斜視図である。なお、図２では、説明の便宜上、電力用半導体素子１と電極板２とは引き離して示しているが、図１に示すように実際には電力用半導体素子１と電極板２とはバンプ６で接合されている。
【００１０】
図１，２に示すように、本実施の形態に係る電力用半導体装置は、例えばＩＧＢＴ素子であって、ゲート電極１０、ゲート配線１００及びエミッタ電極１１を主面上に有する電力用半導体素子１（以後、「ＩＧＢＴ素子１」と呼ぶ。）と、複数のバンプ６ａ，６ｂと、電極板２ａ，２ｂと、ＩＧＢＴ素子１間を接続するボンディングワイヤ３と、リードフレーム４ａ，４ｂと、放熱ブロック５と、樹脂パッケージ７とを備えている。なお、電極板２ａ，２ｂをまとめて「電極板２」、バンプ６ａ，６ｂをまとめて「バンプ６」と呼ぶ場合がある。
【００１１】
放熱ブロック５上には複数のＩＧＢＴ素子１が搭載されている。ＩＧＢＴ素子１は、ゲート電極１０及びエミッタ電極１１が形成されている主面とは反対側の主面にコレクタ電極（図示せず）を有し、例えば当該コレクタ電極と放熱ブロック５とが接合されている。そして、各ＩＧＢＴ素子１のゲート電極１０からはゲート配線１００が伸びており、当該ゲート配線１００によって、エミッタ電極１１はエミッタ電極１１ａ〜１１ｄに分割されている。なお、エミッタ電極１１はエミッタ電極１１ａ〜１１ｄに完全に分割されているわけではなく、各エミッタ電極１１ａ〜１１ｄの端部で互いに接続されている。また、エミッタ電極１１とゲート電極とは互いに相手を取り囲まないように形成されている。
【００１２】
エミッタ電極１１上には、例えば直径１５０μｍの半田バンプであるバンプ６ａが５００μｍピッチで縦横均一に並んで形成されている。また、ゲート電極１０上には、例えば直径１５０μｍの半田バンプであるバンプ６ｂが５００μｍピッチで縦横均一に並んでいる。つまり、バンプ６ａとバンプ６ｂとは同一仕様で形成されている。そして、例えば銅板である電極板２ａがバンプ６ａに接合されており、エミッタ電極１１と電極板２ａとはバンプ６ａによって電気的に接続されている。また、例えば銅板である電極板２ｂがバンプ６ｂに接合されており、ゲート電極１０と電極板２ｂとはバンプ６ｂによって電気的に接続されている。
【００１３】
そして、各ＩＧＢＴ素子１において、バンプ６ａとは反対側の電極板２ａの表面には、必要な電流容量分の複数本のボンディングワイヤ３が接合されており、各電極板２ａはボンディングワイヤ３によって互いに接続されている。つまり、ボンディングワイヤ３は電極板２ａを介してＩＧＢＴ素子１のエミッタ電極１１に接続されており、結果的に各ＩＧＢＴ素子１のエミッタ電極１１はボンディングワイヤ３によって互いに接続されている。また、各ＩＧＢＴ素子１において、バンプ６ｂとは反対側の電極板２ｂの表面にも、必要な電流容量分の複数本のボンディングワイヤ３が接合されており、各電極板２ｂはボンディングワイヤ３によって互いに接続されている。つまり、ボンディングワイヤ３は電極板２ｂを介してＩＧＢＴ素子１のゲート電極１０に接続されており、各ＩＧＢＴ素子１のゲート電極１０はボンディングワイヤ３によって互いに接続されている。このようにして、各ＩＧＢＴ素子１は並列接続されている。また、リードフレーム４ａ，４ｂにもボンディングワイヤ３が接合されており、リードフレーム４ａと電極板２ａ、リードフレーム４ｂと電極板２ｂとはボンディングワイヤ３によって接続されている。なお、ボンディングワイヤ３は例えばアルミワイヤである。
【００１４】
そして、ＩＧＢＴ素子１とは反対側の放熱ブロック５の表面が露出するように、ＩＧＢＴ素子１、電極板２、ボンディングワイヤ３及びリードフレーム４ａ，４ｂの一部を覆って、樹脂パッケージ７が形成されている。なお、放熱ブロック５は、ＩＧＢＴ素子１で発生した熱を外部に放出させる役目を荷っている。
【００１５】
次に、バンプ６の形成方法の一例について説明する。図３〜７は本実施の形態におけるバンプ６の形成工程を示す断面図であって、シリコン基板２０と、シリコン基板２０上に形成された絶縁膜２１と、絶縁膜２１上に形成されたアルミ電極２２とを有するＩＧＢＴ素子１に、バンプ６を形成する工程を示している。なお、図３〜７に示すアルミ電極２２は、上述のエミッタ電極１１あるいはゲート電極１０を示している。
【００１６】
まず、図３に示すように、ＩＧＢＴ素子１のアルミ電極２２上にガラスコート２３を形成し、ガラスコート２３の所定部分を開口し、アルミ電極２２の一部を露出させる。次に、図４に示すように、ガラスコート２３及び露出しているアルミ電極２２上に、銅から成る金属層２４と、クロムから成る金属層２５とをこの順で積層する。そして、図５に示すように、金属層２４，２５をスパッタし、所定パターンを有するフォトレジスト２６をガラスコート２３上に形成して、金属層２５上に銅からなるメッキ膜２７を形成する。次に、図６に示すように、フォトレジスト２６を除去して、図７に示すように、ディッピング法により、メッキ膜２７上に共晶はんだ層２７を形成し、ＩＧＢＴ素子１のアルミ電極２２上にバンプ６が完成する。そして、このように形成されたバンプ６に電極板２が接合される。
【００１７】
上述のような構造を備える本実施の形態に係る電力用半導体装置によれば、電極板２を介して、ＩＧＢＴ素子１のゲート電極１０あるいはエミッタ電極１１にボンディングワイヤ３が接続されているため、ボンディングワイヤ３をＩＧＢＴ素子１の当該電極に直接接合している場合よりも、ボンディングワイヤ３を接合する際に、ＩＧＢＴ素子１に加わる機械的圧力が低減される。そのため、ワイヤボンディングの際の機械的圧力に対する耐圧性能が向上し、ＩＧＢＴ素子１の浅い接合や絶縁膜２１の段差構造の当該機械的圧力による損傷を緩和することができる。その結果、ＩＧＢＴ素子１の電気的特性の劣化を緩和することができる。
【００１８】
また、ワイヤボンディングの際の機械的圧力に対する耐圧性能が向上するため、ボンディングワイヤ３とＩＧＢＴ素子１の各電極との接合面積及び接合強度を増加させることができる。
【００１９】
また、エミッタ電極１１とゲート電極１０とは互いに相手を取り囲まない形状であるため、例えばエミッタ電極１１がゲート電極１０を取り囲んでいる場合よりも、本実施の形態に係る電力用半導体装置の製造工程を簡素化できる。具体的には、仮に、エミッタ電極１１がゲート電極１０を取り囲んでいる場合、ゲート電極１０とエミッタ電極１１との導通を回避するためには、ゲート電極１０上のバンプ６ｂの高さを、エミッタ電極１１上のバンプ６ａよりも高くするか、あるいは電極板２ｂの形状を工夫する必要がある。バンプ６ｂの高さをバンプ６ａよりも高くする場合、つまり、バンプ６ａとバンプ６ｂとの仕様を異ならせる場合、バンプ６ａとバンプ６ｂとを同時に形成することが困難となり、バンプ６の形成工程が複雑化する。また、ゲート電極１０とエミッタ電極１１との導通の回避を電極板２ｂの形状で対応する場合、電極板２ｂの形状が複雑になり、電極板２ｂの製造工程が複雑化する。つまり、エミッタ電極１１がゲート電極１０を取り囲むことによって、電力用半導体装置の製造工程が複雑化する。
【００２０】
本実施の形態では、上述のように、エミッタ電極１１とゲート電極１０とは互いに相手を取り囲まない形状であるため、ゲート電極１０とエミッタ電極１１との導通を回避するために、バンプ６ｂの高さをバンプ６ａよりも高くする必要は無く、バンプ６ａ，６ｂとを同一仕様とすることができ、電極板２ｂの形状も単純な形状とすることができる。そのため、エミッタ電極１１がゲート電極１０を取り囲んでいる場合と比べて、電力用半導体装置の製造工程を簡素化できる。
【００２１】
また、本実施の形態に係る電力用半導体装置では、電極板２の表面におけるボンディングワイヤ３の接合箇所は、３個のバンプ６を結んで形成される三角形の領域上に位置することが望ましい。図８は電極板２の表面におけるボンディングワイヤ３の接合箇所を示す平面図であって、具体的には、電極板２ａの一部を、ボンディングワイヤ３が接続されている面から見たときの平面図である。なお、エミッタ電極１１とバンプ６ａとを破線で示しており、図中の×印で示される接合箇所３０は、ボンディングワイヤ３と電極板２ａとの接合箇所を示している。また、バンプ６ａのうち、図中に示す領域６０を形成する３個のバンプを、「バンプ６ａａ〜６ａｃ」と呼ぶ。
【００２２】
図８に示すように、例えば、バンプ６ａａ〜６ａｃを結んで形成される三角形の領域６０上に接合箇所３０が位置している場合、ワイヤボンディングの際に加わる機械的圧力は、３個のバンプ６ａａ〜６ａｃにほぼ均等に加わる。一方、接合箇所３０が領域６０の外に位置している場合、ワイヤボンディングの際に加わる機械的圧力は、２個のバンプ６ａａ，６ａｂに集中し、バンプ６ａｃには当該機械的圧力があまり加わらない。つまり、領域６０上に、電極板２の表面におけるボンディングワイヤ３の接合箇所が位置している方が、当該領域６０の外の領域上で、電極板２の表面におけるボンディングワイヤ３の接合箇所が位置している場合よりも、ボンディングワイヤ３を接合する際に生じる機械的圧力は、各バンプ６ａａ〜６ａｃに均等に加わる。そのため、当該機械的圧力が集中することによるＩＧＢＴ素子１の損傷を緩和することができる。
【００２３】
また、本実施の形態に係る電力用半導体素子はＩＧＢＴ素子１であったが、本発明は電力用半導体素子としてダイオード素子を使用する場合であっても適用できる。図９は、電力用半導体素子としてダイオード素子を使用した場合の本実施の形態に係る電力用半導体装置の一部の構造を示す斜視図であって、上述の図２に対応している。また、図２と同様に、説明の便宜上、電力用半導体素子１３と電極板２００とは引き離して示しているが、実際には電力用半導体素子１３と電極板２００とはバンプ６００で接合されている。
【００２４】
図９に示すように、ダイオード素子である電力用半導体素子１３（以後、「ダイオード素子１３」と呼ぶ）は、その主面上にアノード電極１２が形成されており、アノード電極１２と反対側の主面上にはカソード電極（図示せず）が形成されている。また、ダイオード素子１３には、耐圧強化のためのガードリング層１４がアノード電極１２の周辺に二重に形成されている。そして、ダイオード素子１３のアノード電極１２上には、例えば直径１５０μｍの半田バンプであるバンプ６００が５００μｍピッチで縦横均一に並んで形成されており、例えば銅板である電極板２００が当該バンプ６００に接合されている。
【００２５】
そして、上述の図１に示す電力用半導体装置と同様に、複数のダイオード素子１３が放熱ブロック５上に搭載されている場合、具体的には、例えばダイオード素子１３のカソード電極と放熱ブロック５とが接合されている場合、各ダイオード素子１３において、バンプ６００とは反対側の電極板２００の表面にはボンディングワイヤ３が接合されており、各電極板２００はボンディングワイヤ３によって互いに接続されている。つまり、ボンディングワイヤ３は電極板２００を介してダイオード素子１３のアノード電極１２に接続されており、結果的に各ダイオード素子１３のアノード電極１２はボンディングワイヤ３によって互いに接続されている。また、電極板２００に接合されたボンディングワイヤ３は、図１に示す電力用半導体装置と同様に、リードフレーム４ａ，４ｂに接続される場合もある。
【００２６】
上述のように、本実施の形態に係る電力用半導体装置が備える電力用半導体素子がダイオード素子１３であっても、電極板２００を介して、ダイオード素子１３のアノード電極１２にボンディングワイヤ３が接続されているため、ボンディングワイヤ３をダイオード素子１３のアノード電極１２に直接接合している場合よりも、ボンディングワイヤ３を接合する際に、ダイオード素子１３に加わる機械的圧力が低減される。そのため、ワイヤボンディングの際の機械的圧力に対する耐圧性能が向上し、ダイオード素子１３の当該機械的圧力による損傷を緩和することができる。その結果、ダイオード素子１３の電気的特性の劣化を緩和することができる。
【００２７】
また、本実施の形態ではバンプ６，６００として半田バンプを使用したが、金（Ａｕ）バンプを使用しても良い。このとき、電極板２，２００のバンプ６，６００との接合面を例えば半田メッキすることによって、本実施の形態と同様に、バンプ６，６００と電極板２，２００とを半田接合することができる。
【００２８】
【発明の効果】
この発明のうち請求項１に係る電力用半導体装置によれば、電極板を介して、電力用半導体素子の第１電極にボンディングワイヤが接続されているため、ボンディングワイヤを電力用半導体素子の第１電極に直接接合している場合よりも、ボンディングワイヤを接合する際に、電力用半導体素子に加わる機械的圧力が低減される。そのため、当該機械的圧力による電力用半導体素子の損傷を緩和することができる。
【００２９】
また、この発明のうち請求項２に係る電力用半導体装置によれば、電極板の表面におけるボンディングワイヤの接合箇所は、３個のバンプを結んで形成される三角形の領域上に位置するため、当該三角形の領域の外の領域上に、電極板の表面におけるボンディングワイヤの接合箇所が位置している場合よりも、ボンディングワイヤを接合する際に生じる機械的圧力は、各バンプに均等に加わる。そのため、当該機械的圧力の集中による電力用半導体素子の損傷を緩和することができる。
【００３０】
また、この発明のうち請求項３に係る電力用半導体装置によれば、第１，２電極は互いに相手を取り囲まない形状であるため、第１のバンプと第２のバンプとを同一仕様で形成することができる。具体的には、例えば、第１電極がＩＧＢＴ素子のエミッタ電極であり、第２電極がＩＧＢＴ素子のゲート電極であって、第１電極が第２電極を取り囲んでいる場合、第１，２電極間の導通を回避するためには、例えば第２のバンプを第１のバンプよりも高く形成する必要がある。本発明では、第１，２電極は互いに相手を取り囲まない形状であるため、第１，２電極間の導通を回避するために、第１のバンプを第２のバンプよりも高く形成する必要は無く、第１，２のバンプを同一仕様で形成することできる。そのため、第１電極が第２電極を取り囲んでいる場合と比べて、本発明に係る電力用半導体装置の製造工程を簡素化できる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る電力用半導体装置の構造を示す断面図である。
【図２】 本発明の実施の形態に係る電力用半導体装置の構造を示す斜視図である。
【図３】 本発明の実施の形態に係る電力用半導体装置の製造工程を示す断面図である。
【図４】 本発明の実施の形態に係る電力用半導体装置の製造工程を示す断面図である。
【図５】 本発明の実施の形態に係る電力用半導体装置の製造工程を示す断面図である。
【図６】 本発明の実施の形態に係る電力用半導体装置の製造工程を示す断面図である。
【図７】 本発明の実施の形態に係る電力用半導体装置の製造工程を示す断面図である。
【図８】 本発明の実施の形態に係る電力用半導体装置の構造を示す平面図である。
【図９】 本発明の実施の形態に係る電力用半導体装置の構造を示す斜視図である。
【符号の説明】
１，１３ 電力用半導体素子、２，２００ 電極板、３ ボンディングワイヤ、６，６００ バンプ、１０ ゲート電極、１１ エミッタ電極、１２ アノード電極。

Claims (3)

  1. 主面上に第１電極を有する電力用半導体素子と、
    前記第１電極上に形成されたバンプと、
    前記バンプに接合された電極板と、
    前記バンプとは反対側の前記電極板の表面に接合され、前記電極板と所定箇所とを接続しているボンディングワイヤと
    を備え、
    前記電極板の前記表面における前記ボディングワイヤの接合箇所は、前記第１電極の直上に位置する、電力用半導体装置。
  2. 前記第１電極上には、少なくとも３個以上の前記バンプが形成されており、
    前記電極板の前記表面における前記ボンディングワイヤの接合箇所は、３個の前記バンプを結んで形成される三角形の領域上に位置する、請求項１記載の電力用半導体装置。
  3. 前記電力用半導体素子は前記主面上に第２電極を更に有し、
    前記第２電極上に形成された第２のバンプと、
    前記第２のバンプに接合された第２電極板と
    を更に備え、
    前記第１，２電極は互いに相手を取り囲まない形状である、請求項１及び請求項２のいずれか一つに記載の電力用半導体装置。
JP2001334533A 2001-10-31 2001-10-31 電力用半導体装置 Expired - Fee Related JP4047572B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001334533A JP4047572B2 (ja) 2001-10-31 2001-10-31 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001334533A JP4047572B2 (ja) 2001-10-31 2001-10-31 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2003142651A JP2003142651A (ja) 2003-05-16
JP4047572B2 true JP4047572B2 (ja) 2008-02-13

Family

ID=19149646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001334533A Expired - Fee Related JP4047572B2 (ja) 2001-10-31 2001-10-31 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP4047572B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165214B2 (ja) * 2006-06-26 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2008258499A (ja) * 2007-04-06 2008-10-23 Sanyo Electric Co Ltd 電極構造及び半導体装置
JP6244272B2 (ja) * 2014-06-30 2017-12-06 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
JP2003142651A (ja) 2003-05-16

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
JP5384913B2 (ja) 半導体装置およびその製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JPH06302653A (ja) 半導体装置
JP6816776B2 (ja) 半導体装置
WO2016067414A1 (ja) 半導体装置及びその製造方法
JP2006210519A (ja) 半導体装置およびその製造方法
US9859195B1 (en) Semiconductor device
KR102199360B1 (ko) 반도체 패키지
JP3601529B2 (ja) 半導体装置
JP2021007182A (ja) 半導体装置及びその製造方法
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
JP4409064B2 (ja) パワー素子を含む半導体装置
JP4047572B2 (ja) 電力用半導体装置
JP2005051084A (ja) 半導体チップおよびこれを用いた半導体装置
JP5494559B2 (ja) 半導体装置およびその製造方法
JP5800716B2 (ja) 電力用半導体装置
JP5418654B2 (ja) 半導体装置
JP2001332664A (ja) 半導体装置およびその製造方法
EP2840607A1 (en) Semiconductor module
JP2009224529A (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
WO2021240944A1 (ja) 半導体装置
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees