JP4409064B2 - パワー素子を含む半導体装置 - Google Patents

パワー素子を含む半導体装置 Download PDF

Info

Publication number
JP4409064B2
JP4409064B2 JP2000214275A JP2000214275A JP4409064B2 JP 4409064 B2 JP4409064 B2 JP 4409064B2 JP 2000214275 A JP2000214275 A JP 2000214275A JP 2000214275 A JP2000214275 A JP 2000214275A JP 4409064 B2 JP4409064 B2 JP 4409064B2
Authority
JP
Japan
Prior art keywords
semiconductor device
power element
metal frame
power
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000214275A
Other languages
English (en)
Other versions
JP2002033445A (ja
Inventor
純司 藤野
建一 林
光平 村上
良裕 加柴
英信 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000214275A priority Critical patent/JP4409064B2/ja
Publication of JP2002033445A publication Critical patent/JP2002033445A/ja
Application granted granted Critical
Publication of JP4409064B2 publication Critical patent/JP4409064B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、絶縁体基材上に複数のパワー素子及び金属フレームを配して形成される半導体装置に関するものである。
【０００２】
【従来の技術】
図５は従来のパワーモジュールの模式図であり、図中の１はパワー素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）、２はパワー素子であるダイオード、３はＣｕフレーム、４はセラミック板、５はＡｌワイヤボンドである。通常は、このようなモジュールを１つの構成単位（サブモジュール）として、複数のサブモジュール、例えば４〜８個のサブモジュールを同一の基体上の所定の位置に配し、更にこれらのサブモジュールの組合せを含む基体をゲル封止することによって、絶縁性を有する半導体装置を形成していた。
【０００３】
図６は、特開平０７−２５０４８５号公報に開示されている従来の半導体装置を示す模式図である。この半導体装置では、Ｃｕフレーム３上に複数個のパワー素子、例えばトランジスタ１及びダイオード２をダイボンドし、これら複数個のパワー素子１及び２を相互に又はＣｕフレーム３に対してワイヤボンドすることによって配線が形成され、全体をトランスファモールド方法により樹脂封止することによって半導体装置のパッケージが構成されていた。
【０００４】
【発明が解決しようとする課題】
従来のパワーモジュールでは、複数のサブモジュールを組み合わせてなる半導体装置全体を一括してゲル封止することによってはじめて絶縁性が確保されるため、サブモジュールである個々のパワーモジュールについて単体で試験を行うことは困難であった。そのため、ゲル封止した後に不良が発生し、又は不良であることが見出された場合は、半導体装置全体を廃棄する必要があった。従って、従来のパワーモジュールでは歩留が低く、コストが上昇するという問題点があった。
【０００５】
また、特開平０７−２５０４８５号公報に開示されている発明のように、モジュール全体をトランスファモールドすると、モジュール単体での試験は可能となる。しかしながら、高電流・高電圧の回路を形成するためには、パワー素子どうしの間及びパワー素子と金属フレームとの間の接続に複数のワイヤボンディングを行う必要があり、形成すべきワイヤボンディングの数は、多い場合には４０〜５０本にも及ぶことがあった。従って、半導体装置１個あたりの生産に要する時間が長くなるという問題があった。
【０００６】
この発明は、上記のような問題点を解決するためになされたものであり、生産性の高いパワー素子を含む半導体装置を得ることを目的とするものである。
【０００７】
【課題を解決するための手段】
上記の課題を解決するためになされたこの発明の第１の態様に係る半導体装置は、メインフレーム上に２又はそれ以上のパワー素子を配して形成される半導体装置であって、金属フレームを介して少なくともパワー素子の活性面どうしが接続され、該金属フレームは、貫通孔又はスリットを有し、その貫通孔又はスリットの部分には前記パワー素子の活性面と前記金属フレームとを接続する導電性樹脂又ははんだが存在することを特徴とする。
かかる構成の半導体装置によれば、パワー素子どうしの間及びパワー素子と金属フレームとの間を接続するために数十本にも及ぶワイヤボンディングを行う必要がなくなり、ワイヤボンディングを行う場合に比べて、半導体装置１個あたりの生産に要する時間を短縮することができる。
また、この発明の第１の態様に係る半導体装置によれば、金属フレームの貫通孔の部分又はスリットの溝の部分に導電性樹脂を十分に回り込ませることによって、金属フレームとパワー素子との間における接着性をより向上させることができる。
【０００８】
本明細書において、接続用フレームは、半導体装置内に所定のパターンにて配置されている各パワー素子における活性面を相互に接続すると共に、これらの活性面を半導体装置の外部へ接続するための所定の電極に接続することができる幾何学的形状を有する金属薄板であって、１又は少数のフレームで全てのパワー素子の活性面を相互に接続することができるという機能を有する。
尚、接続用金属フレーム６の材料としては、銅に限定されず、例えば、４２アロイ、ニッケル、ステンレス（ＳＵＳ）等、導電性の材料としてこの技術分野において知られている種々の材料を用いることができる。
【０００９】
この発明の第２の態様に係る半導体装置は、メインフレーム上に２又はそれ以上のパワー素子を配して形成される半導体装置であって、各パワー素子の活性面が同電位の金属フレームを用いて接続され、該金属フレームは、貫通孔又はスリットを有し、その貫通孔又はスリットの部分にはパワー素子の活性面と前記金属フレームとを接続する導電性樹脂又ははんだが存在することを特徴とする。かかる構成の半導体装置によれば、従来であれば複数のワイヤボンディングを行うことに要していた多数の工程数を大幅に削減することができる。
また、この発明の第２の態様に係る半導体装置によれば、金属フレームの貫通孔の部分又はスリットの溝の部分に導電性樹脂を十分に回り込ませることによって、金属フレームとパワー素子との間における接着性をより向上させることができる。
【００１０】
この発明の第３の態様に係る半導体装置は、その金属フレームが、パワー素子の活性面と概略同等の幅を有することを特徴とする。尚、本明細書において、金属フレーム及びパワー素子について幅と称する場合には、例えば図１の平面図については、紙面の縦方向についての寸法を意味している。即ち、半導体装置のゲート電極が半導体装置から側方に突出する場合に、その突出している側を手前側に置いて半導体装置を観察し、その場合の左右方向についての寸法を意味する。かかる構成の半導体装置によれば、金属フレームの幅とパワー素子の活性面の幅とを実質的に等しくすることにより、金属フレームとパワー素子との間の良好な接触を確保し、パワー素子の活性面をより有効に利用することができる。
【００１１】
この発明の第４の態様に係る半導体装置は、そのパワー素子の活性面と金属フレームとの接続に導電性樹脂を用いることを特徴とする。
かかる構成の半導体装置によれば、金属フレーム又はパワー素子の表面がはんだ付に適さない場合であっても、相互に接続することができるものとなった。
【００１３】
この発明の第５の態様に係る半導体装置は、トランスファモールド法を用いて樹脂により封止されていることを特徴とする。
かかる構成の半導体装置によれば、サブモジュールとして単体での機能試験を行うことが可能となった。
【００１４】
この発明の第６の態様に係る半導体装置は、トランスファモールド法を用いて樹脂により封止されている半導体装置であって、絶縁体基材の底面側表面が露出している底面を有することを特徴とする。
かかる構成の半導体装置によれば、この半導体装置の下側に放熱フィンを設置する場合に、半導体装置の絶縁性を必ずしも考慮に入れなくともよいことになった。
【００１５】
この発明の第７の態様に係る半導体装置は、少なくとも１つのパワー素子の上面側を被覆する樹脂において、少なくとも一部に凹部が形成されていることを特徴とする。
かかる構成の半導体装置は、その一部に物理的強度の低い部位が凹部として選択的に設けられることになる。従って、例えば異常通電時における爆発箇所をその凹部に限定することが可能となる。
【００１６】
この発明の第８の態様に係る半導体装置は、基材平面に対して垂直な高さ方向について、２又はそれ以上のパワー素子の少なくとも一部が互いに上下方向に重なるような位置関係に配されていることを特徴とする。
かかる構成の半導体装置によれば、２又はそれ以上のパワー素子を基材の平面方向に配するのではなく、高さ方向に配するので、使用するパワー素子等の要素の数に応じた平面的大きさを有する半導体装置に比べて、より小さな平面的寸法を有する半導体装置を形成することができる。
【００１７】
この発明の第９の態様に係る半導体装置は、半導体装置から突出する電極を有しており、その電極の少なくとも一部が絶縁物によって被覆されていることを特徴とする。
かかる構成の半導体装置によれば、この半導体装置の下側に放熱フィンを設ける場合に、半導体装置から突出する電極の少なくとも一部が絶縁物によって被覆されていることによって、そのような電極と放熱フィン等との間の縁面絶縁距離を十分に確保することが可能となった。
【００１８】
尚、本発明の半導体装置は、従来の技術に関連して述べたような一般的なパワーモジュール用のサブモジュールとして使用することができる他、ＣＰＵ、ＭＰＵモジュールなどの用途の半導体装置として用いることもできる。
【００１９】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。
【００２０】
実施の形態１
図１はこの発明の実施の形態１に係るパワー素子を含む半導体装置の平面図を摸式的に示しており、図２はそのII−II線についての縦断面図である。
【００２１】
図１及び２において、１はパワー素子であるＩＧＢＴ、２はパワー素子であるダイオード、３はメインフレームである銅製フレーム、４は絶縁体基材、５はＡｌワイヤボンド、６は接続用フレーム、７は封止用樹脂である。
【００２２】
絶縁体基材４としてセラミック板を用いており、その上面側に、メインフレーム３としての銅製フレーム（以下、Ｃｕフレームとも称する）が配されており、更にメインフレーム３の上面側にパワー素子１及び２がそれぞれ所定の位置に配されている。
【００２３】
パワー素子１であるＩＧＢＴは、１５ｍｍ×１５ｍｍ×０.４ｍｍの寸法を有しており、６００Ｖ、３００Ａ仕様であって、活性面はアルミニウム製エミッタ電極であり、裏面は金めっき製コレクタ電極である。また表面にはゲート、センス、温度センサ（Ａ、Ｋ）の４つの独立した電極を有している。
【００２４】
パワー素子２であるダイオードは１７ｍｍ×８ｍｍ×０.２５ｍｍの寸法を有しており、活性面はアルミニウム製であって、裏面には金めっきが施されている。
パワー素子１及び２の上面側には、接合材料としての導電性樹脂を介して、金属製の接続用フレーム６が配されている。この接続用フレーム６には、幅１３mmの銅製フレームを使用した。
【００２５】
従って、パワー素子１及び２のそれぞれの活性面は、同電位の接続用フレーム６によって相互に接続されている。このように複数のパワー素子の活性面どうしを同電位の金属フレームを用いて接続することによって、従来は多数のワイヤボンディングに要していた多数の工程数を、数工程へと大幅に削減することができるようになった。
【００２６】
この態様では、導電性樹脂としてＡｇペースト（Ｄｉｍａｔ社製、ＤＭ−４１３１ＨＴ）を用いた。即ち、セラミック板４とフレーム３との間、及びフレーム３とパワー素子１及び２との間を導電性樹脂を用いて接続した。
【００２７】
このＡｇペーストは、Ａｇ（７７〜８３％）及びエポキシ樹脂（残部）という組成を有している。本発明において用いることができる導電性樹脂としては、上記の例に限らず、導電性及び接着性という特性を有するのであれば、この技術分野において当業者に知られている種々の導電性樹脂を用いることもできる。そのような導電性樹脂としては、例えば、Ｃｕペースト、Ｎｉペースト等がある。
【００２８】
また、パワー素子表面の回路がはんだ付に適した材料であれば、導電性樹脂に代えて、はんだを用いることもできる。
【００２９】
尚、パワー素子のゲートや温度センサ等の接続には、これらの部分は活性面とは同電位ではないことから、Ａｌワイヤボンド５を用いた。しかしながら、ＩＧＢＴのゲートや温度センサとそれぞれ対応する電極との間の接続についても、個々に接続用フレームを用いて接続することができる。
【００３０】
また、図１に示すように、接続用フレーム６の右側端部にはそれぞれ幅２mmのスリット１１が所定の間隔をおいて２箇所に形成されており、従って接続用フレーム６の右側端部は３本に枝分かれした形態となっている。スリット１１は、パワー素子１と接続用フレーム６とを導電性樹脂によって接続する際に、このスリットの部分に導電性樹脂を存在させるという機能を有する。従って、スリット１１の部分に導電性樹脂が存在することによって、パワー素子１と接続用フレーム６とを接続する場合に、両者の間での接着面として利用できる部分の面積を増大させ、従ってパワー素子１と接続用フレーム６との間の接着強度を向上させることができる。
【００３１】
尤も、接着面積を増大させるためには必ずしも接続用フレーム６にスリットを設ける必要はなく、接続用フレーム６を厚み方向に貫通する孔の形態であってもよい。そのような貫通孔は、その部分に導電性樹脂を存在させることによって接着強度を向上させるという、スリット１１と同様の効果を奏することができる。
【００３２】
以上のようにして組み立てた半導体装置のベース部分を、所定の金型に入れ、トランスファーモールディング法を適用してエポキシ樹脂によって封止した。
トランスファーモールディング法は半導体装置の封止技術において既に知られている方法であり、封止に用いることができる樹脂の種類も、通常のトランスファーモールディング法に使用できることが知られている樹脂の中から種々のものを用いることができる。
【００３３】
この態様においては、エポキシ樹脂（長瀬チバ社製、商品名ＸＮＲ５００２）を用いた。その結果、半導体装置の底面側で絶縁体基材４の底面側表面を露出させていることを除いて、図２において符号７で示すように、半導体装置のほぼ全体を樹脂によって封止した。このように封止することによって、半導体装置の外部から、半導体装置内部のパワー素子１及び２、並びにメインフレーム３へ気体及び液体が侵入することを防止すると共に、装置の内部を絶縁することができる。
【００３４】
また、この実施の形態では、絶縁体基材４としてセラミック板を用いたが、セラミック板の代わりに、アルマイト処理によって絶縁されたアルミニウム板を用いることもできる。
【００３５】
この他に、特に図示しないが、絶縁体基材４の寸法よりもメインフレーム３の平面的寸法を大きく設定し、平面図で観察した場合に、絶縁体基材４よりも外側の領域に存在するメインフレーム３に貫通孔を設けることによって、その貫通孔の部分に封止用樹脂を入り込ませることによって、更に密封性の高い封止が可能となる。
【００３６】
実施の形態２
図３はこの発明の実施の形態２に係るパワー素子を含む半導体装置の平面図を摸式的に示しており、図４はそのＩＶ−ＩＶ線についての縦断面図である。
【００３７】
図３及び４において、図１及び図２と同一の符号を付したものは、同一またはこれに相当する部材であり、８は第２の接続用フレームである。
【００３８】
この実施の形態では、図４に示すように、メインフレーム３の上面側にパワー素子１（ＩＧＢＴ）をその活性面を上向きにして配しており、パワー素子１の活性面に第１の接続用フレーム６を接続し、更に第１の接続用フレーム６の上方にはもう１つのパワー素子２（ダイオード）をその活性面を下向きにして、その活性面が第１の接続用フレーム６に接触するように配している。パワー素子２の上方には第２の接続用フレーム８を配し、パワー素子２の裏面側に第２の接続用フレーム８を接触させている。第２の接続用フレーム８は、図３において左側上部のリード部においてメインフレーム３に接触することによって、メインフレーム３と同電位となっている。
【００３９】
この実施の形態においても、実施の形態１の場合と同様に、各パワー素子１・２と各フレーム３・６・８との間には接合材料として導電性樹脂を用いており、更に、最終的にトランスファーモールディング法を適用して、半導体装置の全体をエポキシ樹脂によって封止した。
【００４０】
かかる構成によれば、複数のパワー素子をメインフレーム３及び絶縁体基材４に対して高さ方向に積層することによって、使用するパワー素子の数に対する半導体装置としての平面的寸法を相対的に小さくすることができる。
【００４１】
図３において、メインフレーム３の左側部分において、半導体装置の外側輪郭を形成している封止用樹脂７から左側方向へ突出している電極１０は、絶縁性塗料を塗布することによって絶縁性が付与されている。従って、この実施の形態２に係る半導体装置の下側に放熱フィンを設置する場合に、この電極１０のフィンとの間の縁面絶縁距離を十分に確保することができる。
【００４２】
【発明の効果】
本発明に係る半導体装置によれば、メインフレーム上に２又はそれ以上のパワー素子を配して形成される半導体装置について、金属の接続用フレームを介して少なくともパワー素子の活性面どうしを接続するという構成を採用したことによって、パワー素子どうしの間及びパワー素子と金属フレームとの間を接続するために数十本にも及ぶワイヤボンディングを行う必要がなくなり、ワイヤボンディングを行う場合に比べて、半導体装置１個あたりの生産に要する時間を短縮することができるという効果が得られる。
【００４３】
本発明に係る半導体装置によれば、メインフレーム上に２又はそれ以上のパワー素子を配して形成される半導体装置について、各パワー素子の活性面が同電位の金属フレームを用いて接続されるという構成を採用したことによって、従来であれば複数のワイヤボンディングを行うことに要していた多数の工程数を大幅に削減することができるという効果が得られる。
【００４４】
本発明に係る半導体装置によれば、その金属フレームがパワー素子の活性面と概略同等の幅を有するという構成を採用したことによって、金属フレームの幅とパワー素子の活性面の幅とを実質的に等しくすることにより、金属フレームとパワー素子との間の良好な接触を確保し、パワー素子の活性面をより有効に利用することができるという効果が得られる。
【００４５】
本発明に係る半導体装置によれば、パワー素子の活性面と金属フレームとの接続に導電性樹脂を用いるという構成を採用したことによって、金属フレーム又はパワー素子の表面がはんだ付に適さない場合であっても、相互に接続することができるという効果が得られる。
【００４６】
本発明に係る半導体装置によれば、金属フレームが貫通孔又はスリットを有するという構成を採用したことによって、金属フレームの貫通孔の部分又はスリットの溝の部分に導電性樹脂を十分に回り込ませることによって、金属フレームとパワー素子との間における接着性をより向上させることができるという効果が得られる。
【００４７】
本発明に係る半導体装置によれば、トランスファモールド法を用いて樹脂により封止されているという構成を採用したことによって、サブモジュールとして単体での機能試験を行うことが可能となるという効果が得られる。
【００４８】
本発明に係る半導体装置によれば、トランスファモールド法を用いて樹脂により封止されている半導体装置が、絶縁体基材の底面側表面が露出している底面を有するという構成を採用したことによって、この半導体装置の下側に放熱フィンを設置する場合に、半導体装置の絶縁性を必ずしも考慮に入れなくともよいという効果が得られる。
【００４９】
本発明に係る半導体装置によれば、少なくとも１つのパワー素子の上面側を被覆する樹脂において、少なくとも一部に凹部が形成されているという構成を採用したことによって、その一部に物理的強度の低い部位を凹部として選択的に設けることができ、例えば異常通電時における爆発箇所をその凹部に限定することが可能となるという効果が得られる。
【００５０】
本発明に係る半導体装置は、基材平面に対して垂直な高さ方向について、２又はそれ以上のパワー素子の少なくとも一部が互いに上下方向に重なるような位置関係に配されているという構成を採用したことによって、２又はそれ以上のパワー素子を基材の平面方向に配するのではなく、高さ方向に配するので、使用するパワー素子等の要素の数に応じた平面的大きさを有する半導体装置に比べて、より小さな平面的寸法を有する半導体装置を形成することができるという効果が得られる。
【００５１】
本発明に係る半導体装置は、半導体装置から突出する電極を有しており、その電極の少なくとも一部が絶縁物によって被覆されているという構成を採用したことによって、この半導体装置の下側に放熱フィンを設ける場合に、半導体装置から突出する電極の少なくとも一部が絶縁被覆されているため、そのような電極と放熱フィン等との間の縁面絶縁距離を十分に確保することができるという効果が得られる。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置の摸式的な平面図である。
【図２】 図１のII−II線についての摸式的な縦断面図である。
【図３】 実施の形態２に係る半導体装置の摸式的な平面図である。
【図４】 図３のIV−IV線についての摸式的な縦断面図である。
【図５】 従来技術におけるパワーモジュールを摸式的に示す縦断面図である。
【図６】 従来技術における半導体装置を摸式的に示す縦断面図である。
【符号の説明】
１、２…パワー素子、 ３…メインフレーム、 ４…絶縁体基材、
５…ワイヤボンド、 ６…第１の接続用フレーム、 ７…封止用樹脂、
８…第２の接続用フレーム、 １０…電極、 １１…スリット。

Claims (9)

  1. メインフレーム上に２又はそれ以上のパワー素子を配して形成される半導体装置であって、金属フレームを介して少なくともパワー素子の活性面どうしが接続され、該金属フレームは、貫通孔又はスリットを有し、その貫通孔又はスリットの部分には前記パワー素子の活性面と前記金属フレームとを接続する導電性樹脂又ははんだが存在することを特徴とする半導体装置。
  2. メインフレーム上に２又はそれ以上のパワー素子を配して形成される半導体装置であって、各パワー素子の活性面が同電位の金属フレームを用いて接続され、該金属フレームは、貫通孔又はスリットを有し、その貫通孔又はスリットの部分にはパワー素子の活性面と前記金属フレームとを接続する導電性樹脂又ははんだが存在することを特徴とする半導体装置。
  3. 前記金属フレームは、パワー素子の活性面と概略同等の幅を有することを特徴とする請求項１又は２記載の半導体装置。
  4. パワー素子の活性面と金属フレームとの接続に導電性樹脂を用いることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
  5. トランスファモールド法を用いて樹脂により封止されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
  6. 請求項５記載の半導体装置であって、前記半導体装置の底面において絶縁体基材の底面側の表面が露出していることを特徴とする半導体装置。
  7. 少なくとも１つのパワー素子の上面側を被覆する樹脂において、その少なくとも一部に凹部が形成されていることを特徴とする請求項５又は６記載の半導体装置。
  8. 基材平面に対して垂直な高さ方向について、２又はそれ以上のパワー素子の少なくとも一部が互いに上下方向に重なるような位置関係に配されていることを特徴とする請求項１〜７のいずれかに記載の半導体装置。
  9. 突出する電極を有しており、その電極の少なくとも一部が絶縁物によって被覆されていることを特徴とする請求項１〜８のいずれかに記載の半導体装置。
JP2000214275A 2000-07-14 2000-07-14 パワー素子を含む半導体装置 Expired - Lifetime JP4409064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000214275A JP4409064B2 (ja) 2000-07-14 2000-07-14 パワー素子を含む半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000214275A JP4409064B2 (ja) 2000-07-14 2000-07-14 パワー素子を含む半導体装置

Publications (2)

Publication Number Publication Date
JP2002033445A JP2002033445A (ja) 2002-01-31
JP4409064B2 true JP4409064B2 (ja) 2010-02-03

Family

ID=18709882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000214275A Expired - Lifetime JP4409064B2 (ja) 2000-07-14 2000-07-14 パワー素子を含む半導体装置

Country Status (1)

Country Link
JP (1) JP4409064B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413060C (zh) * 2003-09-04 2008-08-20 松下电器产业株式会社 半导体装置
JP2005203548A (ja) 2004-01-15 2005-07-28 Honda Motor Co Ltd 半導体装置のモジュール構造
JP5232367B2 (ja) * 2006-07-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
JP4695041B2 (ja) * 2006-08-09 2011-06-08 本田技研工業株式会社 半導体装置
JP5793295B2 (ja) * 2010-12-16 2015-10-14 新電元工業株式会社 半導体装置
JP5895933B2 (ja) * 2011-05-16 2016-03-30 トヨタ自動車株式会社 パワーモジュール
JP6130238B2 (ja) * 2013-06-14 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP6351731B2 (ja) * 2014-08-25 2018-07-04 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP6647187B2 (ja) * 2016-11-14 2020-02-14 三菱電機株式会社 パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
JP2002033445A (ja) 2002-01-31

Similar Documents

Publication Publication Date Title
US7884455B2 (en) Semiconductor device
US7800208B2 (en) Device with a plurality of semiconductor chips
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US6249041B1 (en) IC chip package with directly connected leads
US6734551B2 (en) Semiconductor device
US9966344B2 (en) Semiconductor device with separated main terminals
US9196577B2 (en) Semiconductor packaging arrangement
KR101454321B1 (ko) 절연 금속 기판을 구비하는 반도체 패키지 및 그 제조방법
US11201121B2 (en) Semiconductor device
JPH10313082A (ja) 半導体装置とその製造方法
JPS61241959A (ja) 半導体モジユ−ル
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JPH09260550A (ja) 半導体装置
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
JP3801989B2 (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージ
JP4409064B2 (ja) パワー素子を含む半導体装置
US11211373B1 (en) Double-sided chip stack assembly
JP2017092056A (ja) 電力半導体装置
WO2013150890A1 (ja) 半導体デバイス
KR20160085672A (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP7472806B2 (ja) 半導体装置、パワーモジュール及び半導体装置の製造方法
WO2020241239A1 (ja) 半導体装置
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
KR20190085587A (ko) 고열전도성 반도체 패키지
JP4047572B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4409064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term