JP2013143519A - 接続子および樹脂封止型半導体装置 - Google Patents

接続子および樹脂封止型半導体装置 Download PDF

Info

Publication number
JP2013143519A
JP2013143519A JP2012003843A JP2012003843A JP2013143519A JP 2013143519 A JP2013143519 A JP 2013143519A JP 2012003843 A JP2012003843 A JP 2012003843A JP 2012003843 A JP2012003843 A JP 2012003843A JP 2013143519 A JP2013143519 A JP 2013143519A
Authority
JP
Japan
Prior art keywords
connector
chip
lead
semiconductor element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012003843A
Other languages
English (en)
Inventor
Atsushi Maruyama
篤 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012003843A priority Critical patent/JP2013143519A/ja
Priority to US13/706,699 priority patent/US9252086B2/en
Publication of JP2013143519A publication Critical patent/JP2013143519A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40257—Connecting the strap to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/41105—Connecting at different heights
    • H01L2224/41109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/02—Other than completely through work thickness
    • Y10T83/0207—Other than completely through work thickness or through work presented

Abstract

【課題】狭い電極面積に対応した接続面形状が確実に形成できる接続子を提供する。
【解決手段】リードフレームのチップマウント部１２には半導体素子１１が搭載されている。半導体素子１１の一方のチップ電極と外部導出端子を構成するリード１２ａ，１２ｃの間は、接続子１３によって電気的に接続されている。この接続子１３は、半導体素子１１の一方のチップ電極との接合面をリード１２ａ，１２ｃ側の接合面と繋いでいる板状の連結部に、ハーフ抜き加工によって板厚のほぼ１／２の厚さで段差１３ａが形成されている。接続子１４は、半導体素子１１の他方のチップ電極とリード１２ｂの基端部となるチップマウント部の間を接続しており、ここにもハーフ抜き加工によって板厚のほぼ１／２の厚さで３段の段差１４ａ〜１４ｃが形成されている。
【選択図】図１

Description

本発明は、半導体素子のチップ電極とその外部導出端子を構成するリードとの間を電気的に接続する接続子および当該接続子を用いた樹脂封止型半導体装置に関し、とくにチップ電極の面積が著しく狭い場合であっても有効な接続子および樹脂封止型半導体装置に関する。
大電力用に供する樹脂封止型半導体装置、例えばダイオード等では、アノード電位とカソード電位とが同一面上に印加される半導体素子のチップ電極を外部導出電極に接続するに際して、多数のアルミワイヤをボンディングして内部配線としている。
図４は、樹脂封止により完成した樹脂封止型半導体装置を示す斜視図である。
半導体装置１は、ディスクリート半導体素子をＴＯ−３Ｐのパッケージ外形でモールド封止して構成されるものであって、封止樹脂２によって内部配線や半導体チップが保護されている。樹脂封止に先立って、半導体チップがチップマウント部（ダイパッド）に接合され、チップ電極、例えばアノード電極、カソード電極には、それぞれ外部導出端子３，３…のインナーリード部と電気的に接続するためのワイヤボンディングが実施される。
この種の半導体装置１で大電流定格を実現するためには、リードフレーム上にマウントされた半導体チップに多数本のアルミワイヤをそれぞれのチップ電極について順次にボンディングする必要があった。しかし、ワイヤボンディングによる内部配線方法は、チップ表面の電極とパッケージのリードとの間でアルミワイヤのボンディング工程が繰り返されることになり、処理時間を要する。そのため、半導体装置の生産増加に伴ってアルミワイヤを配線するためのボンディング装置を多く必要とする等、設備当たりの生産量が非効率なものとなっていた。
特許文献１には、ダイオードの各リード足が共通の端子板に接合されている端子板回路の発明が記載されている。この発明の端子板回路は、一方のリード足の接合部分に欠陥が生じた場合であっても、性能を低下せずにその機能を安全に確保することができるというものである。
別の特許文献２には、半導体素子と、半導体素子が実装されるアイランドと、半導体素子とリード等とを接続する金属接続板等と、これらを一体的に封止する封止樹脂とを主要に有する半導体装置の発明が記載されている。この発明では、金属接続板をリードおよび半導体素子に半田等の固着材によって固着させる際に、部分的に厚み方向に突出させた突起部をリードと接触させて、金属接続板が所定の位置に配置された状態で固定することができる。
これらの発明では、いずれも端子板、あるいは金属接続板を用いて配線するワイヤレスボンディング方法が採用されている。すなわち、多数のワイヤ配線を行わないで、半導体装置の生産効率を向上させようとしたものである。
また別の特許文献３は、チップ端子（電極）とリードフレームのインナーリードとの間をそれぞれ１本のワイヤで接続する半導体装置の発明であって、パッドをリード面から下げたリードフレームについての記載がある。この発明では、サポートバーがハーフ抜き加工により多段に構成されていて、半導体チップが固着搭載されるパッド面がインナーリードより下げられている。これにより、チップ端子とインナーリードとの間をワイヤで接続するボンディング作業が容易になり、しかもボンディングワイヤーの短縮、樹脂封止厚の薄手化が図られる。
特開２００９−４４１０７号公報 特開２００９−２６７０５４号公報 特開平０７−３００５０号公報
ところで、複数本のワイヤ配線に代えて、単一の接続子を用いて配線しようとする場合には、半導体チップ上の電極面積が著しく狭いために、接続子のチップ電極との接合面をできるだけ電極面積に近づけなければならない。また、半導体装置の大電流定格を達成するためには、接続子の断面積をできるだけ大きくして、その電流抵抗値を小さくする必要があった。
しかし、電流抵抗値が小さくなるように板厚の大きな金属板を用いて接続子を形成する際、金属板に曲げ加工を施すと、その金属板における曲面形状（Ｒ形状）が不安定なものになる。また、接続子にはその板厚に応じた大きさで曲面（曲げＲ）が形成されるために、チップ電極の大きさやリードとの距離に適合した接合面形状を金属板に構成することも困難であった。そのため、このような接続子によって接続しようとすれば、半導体素子のチップ電極接触子との間、あるいはリード（インナーリード部）と接続子との間の接合が不十分となって、チップ電極と外部導出端子３，３…との電気的接続が不十分になるなど、樹脂封止型の半導体装置の良品率や信頼性が低下するという問題があった。
本発明はこのような点に鑑みてなされたものであり、狭い電極面積に対応した接続面形状が確実に形成できる接続子を提供することを目的とする。
また、本発明の別の目的は、大電流処理が可能であって、かつ低コストの樹脂封止型半導体装置を提供することである。
本発明では、上記問題を解決するために、半導体素子のチップ電極とその外部導出端子を構成するリードとの間を電気的に接続する接続子において、前記チップ電極との接合面を有する第１の接続部と、前記リードの基端部との接合面を有する第２の接続部と、前記第１の接続部の接合面に対して前記チップ電極から離間する方向にハーフ抜き加工による段差が形成され、前記第１、第２の接続部の間を繋ぐ板状の連結部と、を備えたことを特徴とする接続子が提供される。
また、本発明では、半導体素子と、前記半導体素子を搭載するチップマウント部および複数の外部導出端子を有するリードフレームと、前記半導体素子の主面側に配置されたチップ電極と前記外部導出端子を構成するリード基端部との間を電気的に接続する前述の接続子と、を備え、前記チップマウント部と前記半導体素子及び前記接続子を一体に樹脂封止したことを特徴とする樹脂封止型半導体装置が提供される。
本発明によれば、半導体チップから外部導出電極へ接続するに際し、ハーフ抜き段差加工を行った接続子を適用することにより、半導体チップの電極面積に対応した接続部位を精度よく形成できる。また、接続子の接続部位の形成精度を高めることにより半導体チップとリードフレームとの接続が良好な樹脂封止型半導体装置が実現できる。
本発明の実施の形態に係る樹脂封止型の半導体装置の主要部を示しており、（Ａ）はその平面図、（Ｂ）は断面図である。 図１の半導体装置に用いられる２つの接続子を拡大したものであって、（Ａ）はその平面図、（Ｂ）は断面図である。 図１の半導体装置の製造に用いられるリードフレームであって、（Ａ）はその平面図、（Ｂ）は側面図である。 樹脂封止により完成した樹脂封止型半導体装置を示す斜視図である。
以下、図面を参照してこの発明の実施の形態について説明する。図１は、本発明の実施の形態に係る樹脂封止型の半導体装置の主要部を示しており、（Ａ）はその平面図、（Ｂ）は断面図である。
半導体素子１１は、後述するリードフレームのチップマウント部１２に搭載され、ディスクリート半導体装置を構成している。リードフレームには外部導出端子を構成する３本のリード（インナーリード部）１２ａ〜１２ｃを備えている。そのうちのリード１２ａ，１２ｃは、チップマウント部１２とは物理的に分離した外部導出端子として配置され、これらのリード１２ａ，１２ｃに挟まれたリード１２ｂは、チップマウント部１２を基端部とする外部導出端子として一体構成されている。この例では、半導体素子１１として、ダイオードを用いて説明している。半導体素子１１のチップマウント部１２に接合する面とは反対側の主面に電極（アノード電極、カソード電極）が形成されている。
接続子１３は、はんだなどの接合材料によってリード１２ａ，１２ｃと半導体素子１１の一方のチップ電極（カソード電極）の間を電気的に接続するものであって、図１（Ａ）に示すようにおおよそＴ字状の平面形状をなしている。この形状は、半導体素子１１の一方のチップ電極をリード１２ａ，１２ｃに接続するためのものであり、リード１２ａ，１２ｃのどちらか一方にのみ接続する場合は、所望の形状を選定すればよい。
この接続子１３の断面形状では、図１（Ｂ）に示すように、半導体素子１１のカソード電極との接合面に対して、カソード電極から離間する方向に、ハーフ抜き加工による段差１３ａが形成されている。
もう一つの接続子１４は、半導体素子１１の他方のチップ電極（アノード電極）とリード１２ｂの間を電気的に接続するものであって、図１（Ａ）に示すように平面矩形の形状をなしている。この接続子１４の断面形状では、同図（Ｂ）に示すように、半導体素子１１のカソード電極との接合面に対してアノード電極から離間する方向に１段の段差１４ａが、またチップマウント部１２との接合面側で同じく２段の段差１４ｂ，１４ｃが、いずれもハーフ抜き加工によって形成されている。
さらにリードフレームのチップマウント部１２には、放熱体に固定するための固定用ねじ孔１２ｄが形成されている。なお、図１（Ａ）に樹脂封止される領域１５を一点鎖線によって示している。また、同図（Ｂ）のハッチングにより、ねじ孔部１６を除いて封止樹脂１７が注入される金型領域を示している。
内部配線材料として上述した接続子１３，１４を用いることで、多数のアルミワイヤによる内部配線方法に比較して、ワイヤボンディング工程を行わないで済むことから、樹脂封止型の半導体装置の生産効率を高めることができる。なお、ここで、リードフレーム、はんだ接合材料、樹脂封止材料には、いずれもディスクリート半導体装置で通常適用されるものと共通するものが使用できる。
つぎに、２つの接続子１３，１４の形状等について、さらに説明する。
図２は、図１の半導体装置に用いられる２つの接続子を拡大したものであって、（Ａ）はその平面図、（Ｂ）は断面図である。
接続子１３は、そのＴ字の縦棒部分に相当する板状の連結部が、半導体素子１１に形成された一方のチップ電極（カソード電極１１ａ）のＹ軸方向の長さに近似する一様な幅に構成されている。また、Ｔ字の縦棒部分の下端部には、板厚のほぼ１／２の厚さでハーフ抜きされた段差１３ａによって、カソード電極１１ａのＸ軸方向の長さよりやや狭い幅でカソード電極１１ａとの接続面が形成されている。また、接続子１３のＴ字アーム部分１３１，１３２には、それぞれ先端部分に図１に示したリードフレームのリード１２ａ，１２ｃとの接合面が形成されている。
もう一つの接続子１４は矩形の平面形状をなし、ハーフ抜き加工によってそれぞれ板厚のほぼ１／２の厚さで３段の段差１４ａ〜１４ｃが形成されている。このうちの第１の段差１４ａによって、半導体素子１１の他方のチップ電極（アノード電極１１ｂ）との接続面が形成され、第２、第３の段差１４ｂ，１４ｃによって、リード１２ｂの基端部となるチップマウント部１２との接続面が形成されている。すなわち、接続子１４を構成する金属板の板厚を０．８ｍｍとすれば、その１／２程度の厚さ（０．４ｍｍ）で２段の段差１４ｂ，１４ｃを構成することにより、０．８ｍｍの段差が形成される。
ここで、半導体素子１１上の各チップ電極１１ａ，１１ｂは、Ｘ軸方向が０．７ｍｍ、Ｙ軸方向が４．１ｍｍである。そのため、接続子１３，１４では、このように狭いチップ電極１１ａ，１１ｂとの接合面を、ハーフ抜き加工による段差１３ａや段差１４ａ〜１４ｃを構成することによって形成している。
何れの接続子１３，１４においても、それぞれの接続面を半導体素子１１のチップ電極１１ａ，１１ｂの面積に適合した大きさに形成すればよい。したがって、接続子１３，１４のその他の部分の形状は、上記の例に限るものではない。
また、大電流定格を有する半導体素子１１であっても、チップ電極１１ａ，１１ｂに適合した大きさで接続子１３，１４にそれぞれの接合面を確実に形成することができる。
なお、接続子１３，１４に形成される板厚方向のハーフ抜き加工は、半導体素子１１上の各チップ電極１１ａ，１１ｂの面積が狭い場合だけでなく、接続子１３，１４の電気的抵抗を減らすうえでも、金属板の板厚の二分の一以下に形成することが好ましい。また、これらの段差１３ａ，１４ａ〜１４ｃについても、チップ電極１１ａ，１１ｂとリード１２ａ，１２ｂ、チップマウント部１２との高さのずれに応じて、所定の数に形成すればよい。
このような板厚方向に段差を形成するハーフ抜きは、ダイスとパンチによるプレス加工として実施でき、板厚方向に板厚の半分程度まで、ほぼ直角に抜くことができる。このとき、上下方向から形成される段差は、残りの板厚分を切断せずに接続しているため、半導体チップ上の著しく狭い電極面積に対応した接続部位の形成が可能になる。したがって、ハーフ抜き加工に必要な板厚のものを使用することで、ハーフ抜き部位を除くほとんどの部位の断面積を大きくすることができ、大電流に対応した接続子として機能するものとなる。
図３は、図１の半導体装置の製造に用いられるリードフレームであって、（Ａ）はその平面図、（Ｂ）は側面図である。
リードフレーム２０は、一枚の金属板のプレス加工によって、多数のユニットＵ１，Ｕ２…を並べたものとして打ち抜き形成され、それぞれのユニットＵ１，Ｕ２…ではチップマウント部１２と各リード１２ａ〜１２ｃが一体のものとして構成されている。また、各ユニットＵ１，Ｕ２…の接続部分には、半導体チップのマウント位置を決める位置合わせ孔２１が形成されている。各リード１２ａ，１２ｃは、チップマウント部１２に繋がるリード１２ｂと、各ユニットＵ１，Ｕ２…を貫通するダムバー２２によって接続されている。
樹脂封止型半導体装置の組立工程では、それぞれのユニットＵ１，Ｕ２…に半導体チップをマウントした後、上述した接続子１３によってリード１２ａ，１２ｃの基端部１２１，１２２とチップ固着領域１２３に固着された半導体チップのチップ電極（カソード電極）が、また接続子１４によってチップマウント部１２と他方のチップ電極（アノード電極）が、それぞれ電気的に接続される。最後に、各ユニットＵ１，Ｕ２…毎にチップマウント部１２と半導体チップ及び接続子を一体に樹脂封止し、ダムバー２２及びサイドレール２３を切断して、個片素子に分割される。
ここでは、カソード電極が両側の２本のリード１２ａ，１２ｃに接続されているが、これに限らない。例えば、アノード電極、カソード電極をそれぞれ１本ずつリード１２ａ，１２ｂに接続し、残りの１本のリード１２ｃを切断するようにしてもよい。また、半導体チップのチップ電極位置によっては、接続子１３，１４の形状を変更して、外側の１本と残りの２本に接続することもできる。
また、リードフレーム２０に実装される半導体素子は、上述した２つの電極を有するダイオード以外であってもよく、例えばＭＯＳＦＥＴ（ＩＧＢＴ）などのディスクリート半導体装置を実装するものにも適用できる。さらに、本発明は横型の半導体素子について説明したが、半導体チップの裏面に電極を有する縦型のデバイスにも適用可能である。
１１ 半導体素子
１１ａ カソード電極
１１ｂ アノード電極
１２ チップマウント部
１２ａ〜１２ｃ リード（インナーリード部）
１２ｄ 固定用ねじ孔
１３，１４ 接続子
１３ａ，１４ａ〜１４ｃ 段差
１５ 樹脂封止される領域
１６ ねじ孔部
１７ 封止樹脂
２０ リードフレーム
２１ 位置合わせ孔
２２ ダムバー
２３ サイドレール
１２１，１２２ リード１２ａ，１２ｃの基端部
１２３ チップ固着領域

Claims (5)

  1. 半導体素子のチップ電極とその外部導出端子を構成するリードとの間を電気的に接続する接続子において、
    前記チップ電極との接合面を有する第１の接続部と、
    前記リードの基端部との接合面を有する第２の接続部と、
    前記第１の接続部の接合面に対して前記チップ電極から離間する方向にハーフ抜き加工による段差が形成され、前記第１、第２の接続部の間を繋ぐ板状の連結部と、
    を備えたことを特徴とする接続子。
  2. 前記連結部には、ハーフ抜き加工による複数の段差が形成されていることを特徴とする請求項１記載の接続子。
  3. 前記連結部には、前記第２の接続部の接合面に対して前記リードの基端部から離間する方向にハーフ抜き加工された段差が形成されていることを特徴とする請求項１記載の接続子。
  4. 前記ハーフ抜き加工された段差は、前記連結部の板厚の二分の一以下に形成されていることを特徴とする請求項１記載の接続子。
  5. 半導体素子と、
    前記半導体素子を搭載するチップマウント部および複数の外部導出端子を有するリードフレームと、
    前記半導体素子の主面側に配置されたチップ電極と前記外部導出端子を構成するリード基端部との間を電気的に接続する前記請求項１乃至４のいずれかに記載の接続子と、
    を備え、前記チップマウント部と前記半導体素子及び前記接続子を一体に樹脂封止したことを特徴とする樹脂封止型半導体装置。
JP2012003843A 2012-01-12 2012-01-12 接続子および樹脂封止型半導体装置 Pending JP2013143519A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012003843A JP2013143519A (ja) 2012-01-12 2012-01-12 接続子および樹脂封止型半導体装置
US13/706,699 US9252086B2 (en) 2012-01-12 2012-12-06 Connector and resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012003843A JP2013143519A (ja) 2012-01-12 2012-01-12 接続子および樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JP2013143519A true JP2013143519A (ja) 2013-07-22

Family

ID=48779413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012003843A Pending JP2013143519A (ja) 2012-01-12 2012-01-12 接続子および樹脂封止型半導体装置

Country Status (2)

Country Link
US (1) US9252086B2 (ja)
JP (1) JP2013143519A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109258517A (zh) * 2018-11-23 2019-01-25 新泰市天信农牧发展有限公司 一种肉鸭养殖饮水系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211144B2 (en) 2015-07-29 2019-02-19 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having a plurality of top surface connection terminals
US11145575B2 (en) * 2018-11-07 2021-10-12 UTAC Headquarters Pte. Ltd. Conductive bonding layer with spacers between a package substrate and chip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730050A (ja) * 1993-07-13 1995-01-31 Mitsui High Tec Inc リ−ドフレ−ム
JP2000036558A (ja) * 1998-07-17 2000-02-02 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2002009217A (ja) * 2000-06-23 2002-01-11 Fuji Electric Co Ltd 樹脂封止型半導体装置
US20110227205A1 (en) * 2010-03-18 2011-09-22 Jun Lu Multi-layer lead frame package and method of fabrication

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023700A1 (en) * 1997-11-05 1999-05-14 Martin Robert A Chip housing, methods of making same and methods for mounting chips therein
JP4102012B2 (ja) * 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
US7771208B2 (en) * 2004-12-16 2010-08-10 International Business Machines Corporation Metalized elastomeric electrical contacts
JP4842118B2 (ja) * 2006-01-24 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4167715B1 (ja) 2007-08-13 2008-10-22 オーナンバ株式会社 ツインチップ搭載型ダイオード
JP2009081342A (ja) * 2007-09-27 2009-04-16 Sharp Corp 多層プリント配線板とその製造方法
JP2009259981A (ja) 2008-04-15 2009-11-05 Toshiba Corp 半導体装置およびその製造方法
JP2009267054A (ja) 2008-04-24 2009-11-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US8354740B2 (en) * 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
JP2010171271A (ja) * 2009-01-23 2010-08-05 Renesas Technology Corp 半導体装置およびその製造方法
JP2010283053A (ja) * 2009-06-03 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法
WO2012157583A1 (ja) * 2011-05-13 2012-11-22 富士電機株式会社 半導体装置とその製造方法
US8847370B2 (en) * 2011-10-10 2014-09-30 Texas Instruments Incorporated Exposed die package that helps protect the exposed die from damage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730050A (ja) * 1993-07-13 1995-01-31 Mitsui High Tec Inc リ−ドフレ−ム
JP2000036558A (ja) * 1998-07-17 2000-02-02 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2002009217A (ja) * 2000-06-23 2002-01-11 Fuji Electric Co Ltd 樹脂封止型半導体装置
US20110227205A1 (en) * 2010-03-18 2011-09-22 Jun Lu Multi-layer lead frame package and method of fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109258517A (zh) * 2018-11-23 2019-01-25 新泰市天信农牧发展有限公司 一种肉鸭养殖饮水系统

Also Published As

Publication number Publication date
US20130181334A1 (en) 2013-07-18
US9252086B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
JP5339800B2 (ja) 半導体装置の製造方法
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
US8389336B2 (en) Semiconductor device package and method of assembly thereof
KR20110094126A (ko) 클립 배선을 가지는 반도체 다이 패키지
US10074598B2 (en) Semiconductor device and manufacturing method thereof
CN108155168B (zh) 电子器件
JP4530863B2 (ja) 樹脂封止型半導体装置
JP2012074543A (ja) 半導体装置
JP6539727B2 (ja) 分配機能タイバーを有するギャングクリップ
US20080185696A1 (en) Semiconductor die package including leadframe with die attach pad with folded edge
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
JP2010251374A (ja) 半導体装置およびその製造方法
JP6010942B2 (ja) 半導体装置およびその製造方法
JP5904041B2 (ja) 半導体装置
JP4409064B2 (ja) パワー素子を含む半導体装置
JP2016184757A (ja) 半導体装置
CN102456655A (zh) 半导体模块
CN110892526B (zh) 半导体装置的制造方法
JP5564369B2 (ja) リードフレーム、半導体装置及びその製造方法
JP5341389B2 (ja) 樹脂封止型半導体装置の製造方法
JP2010147162A (ja) 半導体装置
CN117352477A (zh) 导线架及其半导体元件的封装方法与结构
JP2013102233A (ja) 半導体装置
JP2012099773A (ja) 半導体モジュールの製造方法、及び半導体モジュール
JP2009231607A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160301