JP4102012B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP4102012B2
JP4102012B2 JP2000287385A JP2000287385A JP4102012B2 JP 4102012 B2 JP4102012 B2 JP 4102012B2 JP 2000287385 A JP2000287385 A JP 2000287385A JP 2000287385 A JP2000287385 A JP 2000287385A JP 4102012 B2 JP4102012 B2 JP 4102012B2
Authority
JP
Japan
Prior art keywords
lead frame
electrode
lead
internal
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000287385A
Other languages
English (en)
Other versions
JP2002100716A (ja
Inventor
正太郎 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000287385A priority Critical patent/JP4102012B2/ja
Priority to US09/891,316 priority patent/US6919644B2/en
Priority to TW090117123A priority patent/TW558816B/zh
Priority to KR10-2001-0049306A priority patent/KR100483142B1/ko
Priority to CNB011329971A priority patent/CN1157774C/zh
Publication of JP2002100716A publication Critical patent/JP2002100716A/ja
Priority to US11/030,981 priority patent/US20050121799A1/en
Application granted granted Critical
Publication of JP4102012B2 publication Critical patent/JP4102012B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、多ピンを有する半導体装置の製造方法と、それにより得られた半導体装置に関する。
【０００２】
【従来の技術】
近年携帯型電子機器の普及に伴い、半導体パッケージの小型薄型化、軽量化、高性能化が特に要求されてきている。従来、半導体チップの上部電極は、ワイヤボンディングで外部リードに接続されていた。また、ダイオード等の２端子製品では、半田付けで内部リードを介して外部リードに接続されていた。
【０００３】
また、パワーＭＯＳＦＥＴ等の３端子製品では、比較的大電流を取り扱うので半田付けリードが好ましいが、チップ上面に設けられたゲート電極がソース電極に比べて非常に小さいため、内部リードを半田付けしようとしても位置精度が出せない。このため、ゲート電極は単線のボンディングワイヤ、ソース電極は電流容量を確保するため複数のボンディングワイヤを用いて接続していた。
【０００４】
ゲート電極は細線の接続が可能なワイヤボンディングで、ソース電極は放熱とオン抵抗に有利な内部リードの半田付けでと、それぞれ異なる接続を行う方法もあるが、ゲート電極はワイヤボンディング用の電極（例えばＡｌ）、ソース電極は半田付け用の電極（例えばＶＮｉＡｕ）と、電極の表面処理を変える必要があり、製造設備コストと製造コストの増大を招いていた。
【０００５】
また、パワーＭＯＳＦＥＴは２個直列に接続されて使用される場合が多いが、従来はこの直列接続をプリント基板の配線で行っていた。この方法では、配線による寄生インダクタンスと配線抵抗が生じ、性能の低下を招いていた。
【０００６】
【発明が解決しようとする課題】
本発明は上記の事情を考慮して為されたもので、半導体装置の内部配線において、作業性に優れ、信頼性の高い外部リードへの接続方法を提供するものである。また、上記の製造方法で得られる半導体装置、および２個の半導体チップを上記の接続方法を応用した半導体パッケージ内で直列接続できる構成を提供する。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置の製造方法は、主電極とこの主電極より面積が小さい副電極を上面に有する半導体チップを、接続材を介して外部リードフレームのダイパッドに搭載する工程と、前記半導体チップの主電極及び副電極と前記外部リードフレームの互いに隣接して前記主電極及び副電極に対応する外部リードの接続用パッドとの間をそれぞれ接続する内部リードが、タイバーにより接続された内部リードフレームを、所定の位置に接続材を介して搭載する工程と、前記接続材を加熱して、前記半導体チップと前記ダイパッドとの間、前記内部リードと前記半導体チップの電極及び前記外部リードの接続パッドとの間を同時に導電的に固着する工程と、前記タイバーをカットして、前記内部リードフレームを各内部リードに分離する工程とを有し、前記タイバー部分が、前記半導体チップの前記主電極及び副電極と接続する部分及び前記外部リードの接続パッドと接続する部分より高くなるように、前記内部リードフレームを搭載することを特徴とする。
【０００８】
また、本発明の半導体装置は、リードフレームのダイパッド上に搭載され、主電極とこの主電極より面積が小さい副電極を有する半導体チップと、前記半導体チップの主電極及び副電極と前記リードフレームの対応する外部リードの接続パッドとの間に接続され、それぞれの内部リードの間にカットされたタイバーを有する内部リードフレームとを具備し、前記内部リードフレームは、タイバー部分が、前記半導体チップの前記主電極及び副電極と接続する部分及び前記外部リードの接続用パッドと接続する部分より高く形成されていることを特徴とする。
【０００９】
上記の半導体装置は、下記のように構成されることが望ましい。
（１）タイバーは、内部リードフレームの他の部分の厚さよりも薄いこと。
【００１０】
（２）タイバーは、外部リードフレームの隣接する外部リードの中央付近に設けられていること。
【００１１】
また、本発明の半導体装置は、リードフレームのダイパッド上に搭載され、主電極とこの主電極より面積が小さい副電極を有する半導体チップと、前記半導体チップの主電極及び副電極と前記リードフレームの対応する外部リードの接続パッドとの間に接続され、それぞれの内部リードの間にカットされたタイバーを有する内部リードフレームとを具備し、前記外部リードの接続用パッドが互いに隣接しており、前記内部リードフレームは、タイバー部分が、前記半導体チップの前記主電極及び副電極と接続する部分及び前記外部リードの接続用パッドと接続する部分より高く形成されていることを特徴とする。
【００１２】
また、本発明の半導体装置は、リードフレームのダイパッド上に搭載され、主電極とこの主電極より面積が小さい副電極を有する半導体チップと、前記半導体チップの主電極及び副電極と前記リードフレームの対応する外部リードの接続パッドとの間に接続され、それぞれの内部リードの間にカットされたタイバーを有する内部リードフレームとを具備し、前記ダイパッドは、前記タイバーに隣接する部分に、このタイバーから距離を設けるように後退した切り欠き部分を有することを特徴とする。
【００１３】
また、本発明の半導体装置は、外部リードフレームの隣接する第１及び第２のダイパッド上に搭載され、それぞれが主電極とこの主電極より面積が小さい副電極を有する第１及び第２の半導体チップと、前記第１及び第２の半導体チップのそれぞれの主電極及び副電極と前記外部リードフレームの対応する外部リードとの間に接続された内部リードを有し、それぞれの内部リードの間にカットされたタイバーを有する内部リードフレームと、前記第１及び第２のダイパッドの対向する辺において、前記第１のダイパッドに垂直に形成された突起リード部と、前記第２のダイパッドに搭載された第２の半導体チップの主電極に接続される内部リードと一体に形成され、前記突起リード部と嵌合する切り欠き部を有し、前記突起リード部と導電的に連結された連結リード部とを具備することを特徴とする。
【００１４】
上記の半導体装置は、下記のように構成されることが望ましい。
（１）突起リード部の上端に、上端面から後退して連結リード部を支える平坦部分を有すること。
【００１５】
（２）第１及び第２の半導体装置はＭＯＳＦＥＴのチップであり、第１の半導体装置は、ＭＯＳＦＥＴに並列に接続されたショットキーダイオードを内蔵するチップであること。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の製造方法を説明するための図で、図１（ａ）はリードフレーム上に半導体チップがマウントされ、半導体チップの上面電極とリードフレームの外部リードが内部リードにより接続された状態を示す平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。
【００１８】
図１において、１はリードフレームにおけるダイパッド、３はリードフレームの外部リード、５は外部リード３と一体に形成された内部リード接続用パッド、７はリードフレームのタイバーであり、よく知られた樹脂封止用リードフレームを構成している。後述の内部リードフレームと区別するために、以後外部リードフレームと称することにする。
【００１９】
外部リードフレームのダイパッド１には、半導体チップ９が接続材２１ａを介してマウントされている。接続材２１ａとしては半田あるいは導電性接着剤が使用される。半導体チップ９は、例えばＭＯＳＦＥＴであり、チップ上面に電極面積の大きいソース電極（主電極）１１、電極面積の小さいゲート電極（副電極）１３を有し、チップ下面のドレイン電極は前述のようにダイパッド９に接続材を介して接続されている。
【００２０】
第１の実施形態の特徴は、ソース電極１１とゲート電極１３の外部リードフレームへの取り出しリード（内部リード）が、板状金属からなる内部リードフレームで接続されていることである。内部リードフレームはソース電極リード１５とゲート電極リード１７とから構成されており、さらに両者を結ぶタイバー１９を有している。タイバー１９は内部リードフレームの取り付け後、カッターなどで切り離される。この切り離しが容易なように、タイバーは隣接する外部リードの間のほぼ中央に位置するように設けられている。
【００２１】
また、内部リードフレームは、例えば銅または銅合金の板からプレス加工等により形成され、図１（ａ）に示すように、チップ上面と外部リード上面のレベルに合わせて折り曲げ加工されている。この時タイバー１９を含む部分は、チップ上面より高くなるようにフォーミングされており、これによりタイバーのカットを容易にしている。
【００２２】
内部リードフレームは、図２に示すように複数の内部リードのセット（ソース電極リード１５とゲート電極リード１７のセット）がフレーム２３により連結された形態で供給され、チップと外部リードフレームに接続される直前に、吊りピン２５のリード側の根元で切り離されるようになっている。個々の内部リードフレーム（内部リードセット）は、チップの上面電極（ソース電極１１およびゲート電極１３）に接続されるチップパッド部１５ａ，１７ａと外部リードに接続されるリードパッド部１５ｂ、１７ｂを有する。チップパッド部１５ａ、１７ａ、リードパッド部１５ｂ、１７ｂは、それぞれ接続材２１ｂ、２１ｃによりチップ電極１１，１３と外部リード接続パッド５に接続される。接続材２１ｂ、２１ｃは半田または導電性接着剤が使用され、ダイマウントに使用される接続材２１ａと同じ材料とすることが好ましいが、要求に応じて異なるものを使用してもよい。
【００２３】
次に、図１のリード付け構成の製造工程を説明する。先ず、リードフレームのダイパッド１および内部リードが接続される外部リードの接続パッド５に、例えばクリーム状の半田（半田ペースト）をディスペンサーにより適量供給する。ディスペンサ方式の代わりに印刷法を用いてもよい。
【００２４】
次に、半導体チップ９をリードフレームのダイパッド１１上に、ダイマウンター等を使用してマウントする。その後、チップのソース電極１１、ゲート電極１３の上に半田ペーストをディスペンサ等を使用して適量供給する。ダイマウントに使用される半田ペーストとリード付けに使用される半田ペーストは同じものを使用することができる。
【００２５】
次に、内部リードフレームをフレームに連結された状態からソース電極リード１５とゲート電極リード１７の１セット分を切り離して、半導体チップおよび外部リードフレーム上に位置合わせしてマウントする。
【００２６】
内部リード用の半田ペーストの供給は、上記の方法の他に、内部リードフレームのチップパッド部１５ａ、１７ａとリードパッド部１５ｂ、１７ｂに半田ペーストを予め印刷しておいて（図２の点線部）、半導体チップおよび外部リードフレーム上の所定の位置に合わせしてマウントするようにしてもよい。
【００２７】
次に、マウント済みのリードフレームを半田リフロー炉を通して、半田のリフローを実施する。リフロー炉はベルトコンベヤー式の連続炉でもよいし、静止型のリフロー炉でもよい。これにより、ダイマウント用の半田２１ａ、内部リード用のの半田２１ｂ、２１ｃが同時にリフローされる。
【００２８】
上記は半田リフローの場合であるが、導電性接着剤を使用した場合でも、ディスペンサや印刷法による供給が可能であり、リフローと同様の加熱工程（熱処理）により、固着させることができる。
【００２９】
次に、内部リードフレームのタイバー１９をカッターでカットして、ソース電極リード１５とゲート電極リード１７を分離する。内部リードフレームのタイバー１９は半導体チップ１９の上面より高くなっているので、チップに接触しないようにカッターをタイバー１９に当てるのは容易である。
【００３０】
その後は、よく知られた樹脂モールド工程にリードフレームを供し、モールド後外部リード３のタイバー７をカットすることにより、封止済みの半導体装置が完成する。
【００３１】
本発明の内部リードフレームは、支持点が４点あるため、マウント時に安定し、かつ位置精度を向上させることができる。従来方法では、チップのダイマウント後、ワイヤボンディングが必要であったが、本発明ではチップのダイマウント後、内部リードフレームのマウントを行い、チップおよび内部リードフレームの半田リフローを同時に行えばよいので、工程を短縮することができる。また、高価な金線を使用しないのでコストダウンが可能である。
【００３２】
（第２の実施形態）
第２の実施形態は、基本的には第１の実施形態と同じであるが、ダイパッドの形状が第１の実施形態と異なる。
【００３３】
図３は、本発明の第２の実施形態に係る半導体装置の内部接続状態を示す平面図である。第１の実施形態と同一部分には同一番号を付して重複する説明を省略する。以後の実施形態においても同様とする。
【００３４】
第２の実施形態の特徴は、図３に示すように、ダイパッド１ａのタイバー１９に近い部分が切り込み２６により後退しており、タイバーカットが容易なようにされていることである。
【００３５】
（第３の実施形態）
図４は、本発明の第２の実施形態に係る内部リードの平面図およびタイバー１９ａの部分（Ｂ部）のＢ−Ｂ線に沿った拡大断面図である。第２の実施形態では、図４（ｂ）に示すように、タイバー１９ａのカット部２７の厚さを内部リードの厚さ（例えば０．３ｍｍ）よりも薄くし（例えば０．１５ｍｍ）、カットが容易なようにしている。
【００３６】
（第４の実施形態）
第４の実施形態は、内部リードフレームをさらに変形した例である。図５は、本発明の第４の実施形態に係る内部リードの平面図であり、タイバー部分は２本のタイバー１９ｂ、１９ｂ′で構成されている。これにより、タイバー部分の剛性を高めており、ソース電極リード１５とゲート電極リード１７の捻れ等の相対的な変形を防止できる。
【００３７】
なお、タイバー１９ｂ、１９ｂ′に対し、図４（ｂ）のように部分的に薄い場所を設けて、カットが容易なようにしてもよい。
【００３８】
（第５の実施形態）
第５の実施形態は、内部リードフレームをさらに変形した例である。図６は、本発明の第５の実施形態に係る内部リードの平面図であり、タイバー部分が２本のタイバー１９ｃ、１９ｃ′で構成されている。第４の実施例と異なる点は、１本のタイバー１９ｃは外部リードフレームの内部リード接続用パッド５付近に設けられていることである。第４の実施形態同様に内部リードフレームの剛性を高めることができる。また、タイバー１９ｃ、１９ｃ′に対し、図４（ｂ）のように部分的に薄い場所を設けて、カットが容易なようにしてもよい。
【００３９】
（第６の実施形態）
図７（ａ）は本発明の第６の実施形態に係る半導体装置のリード接続方法を示す平面図で、そのＣ−Ｃ線に沿った断面図を図７（ｂ）に示す。本実施形態では２個の半導体チップが隣接してリードフレームにマウントされ、内部リード接続が行われた後、１パッケージとしてモールドされる。なお、Ａ−Ａ線に沿った断面図は、図１（ｂ）と同様になる。また、図１（ｂ）のＤ―Ｄ線に沿った断面図を図８に示す。
【００４０】
図７に示された２つの半導体チップ１１1 、１１2 はダイマウントされた後、第１〜第５の実施形態で説明した内部リードフレームを用いる接続方法で、夫々外部リードフレームに接続されるが、図の右側に示す第１の内部リードフレームの形状と、図の左側に示す第２の内部リードフレームの形状が異なる。第１の内部リードフレームは第１の実施形態の内部リードフレームが例示されているが、第３若しくは第４の実施形態の内部リードフレームを用いてもよい。
【００４１】
また、図の左側に示す第２のダイパッド１2 と、図の右側に示す第１のダイパッド１1 の形状が異なる。第２のダイパッド１2 は第１の実施形態のダイパッドが例示されているが、第２の実施形態のダイパッドを用いてもよい。
【００４２】
第１のダイパッド１1 は、第２のダイパッド１2 に隣接する部分の１部がダイパッドのほぼ辺の中央まで切り込まれ、直立するように加工されている。この直立部分が突起リード部３３となる。
【００４３】
一方左側の第２の内部リードフレームのソース電極（主電極）リードの一部は第１のチップ方向に延在する連結リード部２９を有し、その先端に設けられた切り込み部３１に、第１のチップが搭載されるダイパッドの突起リード部３３が嵌合している。このとき、突起リード部３３の上端面より後退した位置に、第２のチップの内部リードの連結リード部２９を支える段差（平坦部）３５を設けておく。このようにすることにより、第２の内部リードフレームを安定に保持することが可能になる。第２の内部リードフレームの連結リード部２９と第１のダイパッドの突起リード部３３との嵌合部は、半田２１ｄにより接合される。
【００４４】
次に、第６の実施形態のの半導体装置の製造工程を説明する。先ず、リードフレームのダイパッド１1 および１2 、内部リードが接続される外部リードのパッド５に、例えば半田ペーストをディスペンサーにより適量供給する。ディスペンサ方式の代わりに印刷法を用いてもよい。
【００４５】
次に、半導体チップ９1 、９2をリードフレームのダイパッド１1 、１2上に、ダイマウンター等を使用してそれぞれマウントする。その後、チップのソース電極１１1 、１１2 ゲート電極１３1 、１３2 の上に半田ペーストをディスペンサ等を使用して適量供給する。ダイマウントに使用される半田ペーストとリード付けに使用される半田ペーストは同じものを使用することができる。
【００４６】
次に、内部リードフレームをフレームに連結された状態から、第１のチップ用のソース電極リード１５1 とゲート電極リード１７1 の１セット分を切り離して、半導体チップの電極および外部リードフレームの接続パッド上に位置合わせしてマウントする。続いて、第２のチップ用のソース電極リード１５2 とゲート電極リード１７2 の１セット分を切り離して、半導体チップおよび外部リードフレーム上に位置合わせしてマウントする。このとき、第２の内部リードフレームの連結リード部３７の切り欠き部３１は、第１の内部リードフレームの突起リード部３３と嵌合し、突起リード部３３に設けられた段差３５に載置されるようにする。さらに、連結リード部２９と突起リード部３３の嵌合部に半田ペースト２１ｄをディスペンサにより供給する。
【００４７】
次に、チップおよび内部リードフレームをマウント済みの外部リードフレームを半田リフロー炉に通して、半田のリフローを実施する。リフロー炉はベルトコンベヤー式の連続炉でもよいし、静止型のリフロー炉でもよい。これにより、ダイマウント用の半田２１ａ、内部リード用の半田２１ｂ、２１ｃ、連結部用の半田２１ｄが同時にリフローされる。
【００４８】
その後は、第１の実施例と同様な工程を経ることにより、封止済みの半導体装置が完成する。上記の実施形態では接続材に半田ペーストを使用したが、導電性接着剤を使用できることは言うまでもない。
【００４９】
連結リード部２９の第１のダイパッド１1 への接続方法として、連結リード部２９の先端を下方にフォーミングして、第１のダイパッド１1 へ直接半田付けすることも考えられるが、この接続のための半田がチップのマウント用の半田と融合し、マウント半田の厚み、チップの平行度に悪影響を及ぼすおそれがある。これに対し、本発明では突起リード部３３を用いて半田付け部をチップより遠ざけているので、上記のような悪影響の心配がない。
【００５０】
第６の実施形態のパッケージは、図９に示すような同期整流回路の１部に適用すると効果的である。図９において、Ｑ１はパワーＭＯＳＦＥＴでトランジスタ記号に並列に書かれたダイオードは寄生ダイオードである。Ｑ１に直列に接続されたＱ２は、同一チップ内に寄生ダイオード以外にショットキーバリアダイオードＳＢＤが並列接続されたパワーＭＯＳＦＥＴである。Ｑ１のソースＳ１とＱ２のドレインＤ２の接続ノードにはインダクターＬとキャパシタＣの直列回路が負荷として接続されている。ショットキバリアダイオードＳＢＤは、Ｑ１のトランジスタがオフ時の電流路用に設けられている。
【００５１】
上記の回路のＱ２を第１の半導体チップ、Ｑ１を第２の半導体チップとして、第６の実施形態のパッケージに適用すれば、同期整流回路の１部を１パッケージ化した半導体装置を実現できる。このように半導体装置回路を１パッケージ化すれば、配線基板で配線した場合に比べて、寄生インダクタンスと配線抵抗を減らすことができ、素子性能と実装効率を向上させることができる。
【００５２】
以上、本発明を実施形態に基づき説明したが、本発明は上記実施形態に限られるものではなく、種々の変形が可能である。例えば、第６の実施形態では２チップの場合を説明したが、３チップ以上のマルチチップに適用することができる。
【００５３】
【発明の効果】
以上述べたように、本発明によれば、内部リードフレームを用いることにより、ダイマウントの半田付け工程と同時に、ゲート電極のような小電極にも内部リードの半田付けを行うことが可能になり、工程が簡略化される。高価な金線を使用するワイヤボンディング工程が不用になり、設備も簡略化される。
【００５４】
また、本発明を２チップ以上をモールドするマルチチップパッケージに応用すれば、プリント配線基板による寄生インダクタンスと配線抵抗が減少し、素子性能を向上させることができ、プリント基板の実装面積を減少させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の内部接続方法を説明するための平面図およびＡ−Ａ線に沿った断面図。
【図２】本発明の内部リードフレームの平面図。
【図３】本発明の第２の実施形態に係る半導体装置の平面図。
【図４】本発明の第３の実施形態に係る半導体装置の内部リードフレームの平面図およびＢ−Ｂ線に沿った断面図。
【図５】本発明の第４の実施形態に係る半導体装置の内部リードフレームの平面図。
【図６】本発明の第５の実施形態に係る半導体装置の内部リードフレームの平面図。
【図７】本発明の第６の実施形態に係る半導体装置の内部接続方法を説明するための平面図およびＣ−Ｃ線に沿った断面図。
【図８】図７のＤ−Ｄ線に沿った断面図。
【図９】第６の実施形態の応用に適した同期整流回路の回路図。
【符号の説明】
１，１ａ … ダイパッド
３ … 外部リード
５ … 内部リード接続用パッド
７ … （外部リードフレーム用）タイバー
９ … 半導体チップ
１１ … ソース電極（主電極）
１３ … ゲート電極（副電極）
１５ … ソース電極リード
１５ａ、１５ｂ … ソース電極リード接続部
１７ … ゲート電極リード
１７ａ、１７ｂ … ゲート電極リード接続部
１９，１９ａ、１９ｂ、１９ｂ′、１９ｃ、１９ｃ′ … （内部リードフレーム用）タイバー
２１ａ、２１ｂ、２１ｃ、２１ｄ … 半田（接続材）
２３ … 内部リードフレーム用フレーム
２５ … 吊りピン
２６ … ダイパッド切り込み（後退部）
２７ … タイバー薄肉箇所
２９ … 連結リード部
３１ … 切り欠き部
３３ … 突起リード部
３５ … 段差
Ｑ１，Ｑ２ … パワーＭＯＳＦＥＴ
ＳＢＤ … ショットキーバリアダイオード
Ｌ … インダクター
Ｃ … キャパシタ

Claims (8)

  1. 主電極とこの主電極より面積が小さい副電極を上面に有する半導体チップを、接続材を介して外部リードフレームのダイパッドに搭載する工程と、
    前記半導体チップの主電極及び副電極と前記外部リードフレームの互いに隣接して前記主電極及び副電極に対応する外部リードの接続用パッドとの間をそれぞれ接続する内部リードが、タイバーにより接続された内部リードフレームを、所定の位置に接続材を介して搭載する工程と、
    前記接続材を加熱して、前記半導体チップと前記ダイパッドとの間、前記内部リードと前記半導体チップの電極及び前記外部リードの接続パッドとの間を同時に導電的に固着する工程と、
    前記タイバーをカットして、前記内部リードフレームを各内部リードに分離する工程と、
    を有し、
    前記タイバー部分が、前記半導体チップの前記主電極及び副電極と接続する部分及び前記外部リードの接続パッドと接続する部分より高くなるように、前記内部リードフレームを搭載することを特徴とする半導体装置の製造方法。
  2. リードフレームのダイパッド上に搭載され、主電極とこの主電極より面積が小さい副電極を有する半導体チップと、
    前記半導体チップの主電極及び副電極と前記リードフレームの対応する外部リードの接続パッドとの間に接続され、それぞれの内部リードの間にカットされたタイバーを有する内部リードフレームと、
    を具備し、前記内部リードフレームは、タイバー部分が前記半導体チップの前記主電極及び副電極と接続する部分及び前記外部リードの接続用パッドと接続する部分より高く形成されていることを特徴とする半導体装置。
  3. リードフレームのダイパッド上に搭載され、主電極とこの主電極より面積が小さい副電極を有する半導体チップと、
    前記半導体チップの主電極及び副電極と前記リードフレームの対応する外部リードの接続パッドとの間に接続され、それぞれの内部リードの間にカットされたタイバーを有する内部リードフレームと、
    を具備し、前記外部リードの接続用パッドが互いに隣接しており、前記内部リードフレームは、タイバー部分が、前記半導体チップの前記主電極及び副電極と接続する部分及び前記外部リードの接続用パッドと接続する部分より高く形成されていることを特徴とする半導体装置。
  4. リードフレームのダイパッド上に搭載され、主電極とこの主電極より面積が小さい副電極を有する半導体チップと、
    前記半導体チップの主電極及び副電極と前記リードフレームの対応する外部リードの接続パッドとの間に接続され、それぞれの内部リードの間にカットされたタイバーを有する内部リードフレームと、
    を具備し、前記ダイパッドは、前記タイバーに隣接する部分に、このタイバーから距離を設けるように後退した切り欠き部分を有することを特徴とする半導体装置。
  5. 前記内部リードフレームは、タイバー部分が、前記半導体チップの前記主電極及び副電極と接続する部分及び前記外部リードの接続用パッドと接続する部分より高く形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 外部リードフレームの隣接する第１及び第２のダイパッド上に搭載され、それぞれが主電極とこの主電極より面積が小さい副電極を有する第１及び第２の半導体チップと、
    前記第１及び第２の半導体チップのそれぞれの主電極及び副電極と前記外部リードフレームの対応する外部リードとの間に接続された内部リードを有し、それぞれの内部リードの間にカットされたタイバーを有する内部リードフレームと、
    前記第１及び第２のダイパッドの対向する辺において、前記第１のダイパッドに垂直に形成された突起リード部と、
    前記第２のダイパッドに搭載された第２の半導体チップの主電極に接続される内部リードと一体に形成され、前記突起リード部と嵌合する切り欠き部を有し、前記突起リード部と導電的に連結された連結リード部と、
    を具備することを特徴とする半導体装置。
  7. 前記突起リード部の上端に、上端面から後退して前記連結リード部を支える平坦部分を有することを特徴とする請求項６に記載の半導体装置。
  8. 前記第１及び第２の半導体装置はＭＯＳＦＥＴのチップであり、前記第１の半導体装置は、ＭＯＳＦＥＴに並列に接続されたショットキーダイオードを内蔵するチップであることを特徴とした請求項６に記載の半導体装置。
JP2000287385A 2000-09-21 2000-09-21 半導体装置の製造方法および半導体装置 Expired - Fee Related JP4102012B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000287385A JP4102012B2 (ja) 2000-09-21 2000-09-21 半導体装置の製造方法および半導体装置
US09/891,316 US6919644B2 (en) 2000-09-21 2001-06-27 Semiconductor device manufacturing method and semiconductor device manufactured thereby
TW090117123A TW558816B (en) 2000-09-21 2001-07-12 Manufacturing method of semiconductor device and semiconductor device
KR10-2001-0049306A KR100483142B1 (ko) 2000-09-21 2001-08-16 반도체장치의 제조방법 및 반도체장치
CNB011329971A CN1157774C (zh) 2000-09-21 2001-09-13 半导体器件的制造方法和半导体器件
US11/030,981 US20050121799A1 (en) 2000-09-21 2005-01-10 Semiconductor device manufacturing method and semiconductor device manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000287385A JP4102012B2 (ja) 2000-09-21 2000-09-21 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2002100716A JP2002100716A (ja) 2002-04-05
JP4102012B2 true JP4102012B2 (ja) 2008-06-18

Family

ID=18771137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000287385A Expired - Fee Related JP4102012B2 (ja) 2000-09-21 2000-09-21 半導体装置の製造方法および半導体装置

Country Status (5)

Country Link
US (2) US6919644B2 (ja)
JP (1) JP4102012B2 (ja)
KR (1) KR100483142B1 (ja)
CN (1) CN1157774C (ja)
TW (1) TW558816B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117688B2 (en) 2011-04-18 2015-08-25 Mitsubishi Electric Corporation Semiconductor device, inverter device provided with semiconductor device, and in-vehicle rotating electrical machine provided with semiconductor device and inverter device

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169062B2 (en) * 2002-07-02 2012-05-01 Alpha And Omega Semiconductor Incorporated Integrated circuit package for semiconductior devices with improved electric resistance and inductance
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
CN2617039Y (zh) * 2003-02-21 2004-05-19 游尚桦 粘着型led引线架
JP4822660B2 (ja) * 2003-07-03 2011-11-24 新電元工業株式会社 半導体接続用マイクロジョイント端子
US7501702B2 (en) * 2004-06-24 2009-03-10 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
US7135761B2 (en) * 2004-09-16 2006-11-14 Semiconductor Components Industries, L.Lc Robust power semiconductor package
US20060145319A1 (en) * 2004-12-31 2006-07-06 Ming Sun Flip chip contact (FCC) power package
WO2006058030A2 (en) * 2004-11-23 2006-06-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US20060108635A1 (en) * 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
JP2006179704A (ja) * 2004-12-22 2006-07-06 Sumitomo Electric Ind Ltd 半導体装置
US9337132B2 (en) * 2004-12-31 2016-05-10 Alpha And Omega Semiconductor Incorporated Methods and configuration for manufacturing flip chip contact (FCC) power package
EP1884335A4 (en) * 2005-05-24 2010-01-13 Murata Manufacturing Co METHOD AND DEVICE FOR PRODUCING INSERTED PART
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
WO2007010315A2 (en) 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
DE102005049687B4 (de) * 2005-10-14 2008-09-25 Infineon Technologies Ag Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
JP4842118B2 (ja) * 2006-01-24 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20070244828A1 (en) * 2006-04-12 2007-10-18 Mahmoud Shahbodaghi Aggregate licensing
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
CN101488494B (zh) * 2008-01-18 2011-01-19 矽品精密工业股份有限公司 导线架式半导体装置及其导线架
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
JP4694594B2 (ja) * 2008-06-06 2011-06-08 三洋電機株式会社 半導体装置
JP4666185B2 (ja) * 2008-06-26 2011-04-06 三菱電機株式会社 半導体装置
US7776658B2 (en) * 2008-08-07 2010-08-17 Alpha And Omega Semiconductor, Inc. Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
KR101066944B1 (ko) * 2008-10-09 2011-09-23 삼성전기주식회사 전자소자 패키지
US8062932B2 (en) * 2008-12-01 2011-11-22 Alpha & Omega Semiconductor, Inc. Compact semiconductor package with integrated bypass capacitor and method
CN101752358B (zh) * 2008-12-08 2012-07-04 万国半导体有限公司 带有整合旁路电容器的紧密半导体封装及其方法
CN103646942B (zh) * 2010-02-25 2016-01-13 万国半导体有限公司 一种应用于功率切换器电路的半导体封装结构
TWI514548B (zh) * 2010-03-01 2015-12-21 Alpha & Omega Semiconductor 一種應用於功率切換器電路的半導體封裝結構
US8154108B2 (en) * 2010-03-29 2012-04-10 Alpha And Omega Semiconductor Incorporated Dual-leadframe multi-chip package and method of manufacture
CN102222660B (zh) * 2010-04-16 2014-07-02 万国半导体有限公司 双引线框架多芯片共同封装体及其制造方法
JP5152263B2 (ja) * 2010-07-08 2013-02-27 株式会社デンソー 半導体モジュール
JP5615757B2 (ja) * 2011-04-06 2014-10-29 新電元工業株式会社 半導体装置、接続子、および、半導体装置の製造方法
CN103021991A (zh) * 2011-09-27 2013-04-03 意法半导体制造(深圳)有限公司 引线框架和封装方法
JP2013143519A (ja) * 2012-01-12 2013-07-22 Fuji Electric Co Ltd 接続子および樹脂封止型半導体装置
US8883567B2 (en) * 2012-03-27 2014-11-11 Texas Instruments Incorporated Process of making a stacked semiconductor package having a clip
JP6363825B2 (ja) * 2013-07-29 2018-07-25 新電元工業株式会社 半導体装置及びリードフレーム
JP2015144188A (ja) * 2014-01-31 2015-08-06 株式会社東芝 半導体装置及びその製造方法
JP6770452B2 (ja) * 2017-01-27 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置
US10290567B2 (en) 2017-09-01 2019-05-14 Infineon Technologies Ag Transistor package with three-terminal clip
JP6517439B1 (ja) 2017-09-05 2019-05-22 新電元工業株式会社 半導体装置
EP3474322B1 (en) * 2017-10-23 2022-04-20 Nexperia B.V. Semiconductor device and method of manufacture
US11145576B2 (en) 2017-11-10 2021-10-12 Shindengen Electric Manufacturing Co., Ltd. Electronic module
DE102019206811A1 (de) * 2019-05-10 2020-11-12 Robert Bosch Gmbh Leistungshalbleiterbauelement mit darin angeordneten Leistungstransistoren
JP7278986B2 (ja) * 2020-03-18 2023-05-22 株式会社東芝 半導体装置
CN112992818B (zh) * 2021-04-26 2022-03-18 佛山市国星光电股份有限公司 一种功率器件及其制作方法
JP2024037592A (ja) * 2022-09-07 2024-03-19 株式会社デンソー 半導体パッケージ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8103063A (nl) * 1981-06-25 1983-01-17 Philips Nv Voedingssysteem.
JPS5927559A (ja) 1982-08-07 1984-02-14 Mitsubishi Electric Corp 半導体装置パツケ−ジ
JP2509422B2 (ja) 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JPH05226564A (ja) 1992-02-14 1993-09-03 Rohm Co Ltd 半導体装置
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
US5322207A (en) * 1993-05-03 1994-06-21 Micron Semiconductor Inc. Method and apparatus for wire bonding semiconductor dice to a leadframe
KR970002140B1 (ko) 1993-12-27 1997-02-24 엘지반도체 주식회사 반도체 소자, 패키지 방법, 및 리드테이프
JPH08116013A (ja) * 1994-10-18 1996-05-07 Dainippon Printing Co Ltd リードフレームとこれを用いて組み立てられた半導体装置
US5925926A (en) * 1997-03-19 1999-07-20 Nec Corporation Semiconductor device including an inner lead reinforcing pattern
JP2891233B2 (ja) * 1997-04-11 1999-05-17 日本電気株式会社 半導体装置
KR100235308B1 (ko) * 1997-06-30 1999-12-15 윤종용 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
JPH11121676A (ja) * 1997-10-21 1999-04-30 Hitachi Cable Ltd リードフレーム
JPH11297916A (ja) 1998-04-07 1999-10-29 Matsushita Electron Corp 半導体装置
US6144093A (en) * 1998-04-27 2000-11-07 International Rectifier Corp. Commonly housed diverse semiconductor die with reduced inductance
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
JP3741550B2 (ja) 1998-10-09 2006-02-01 シャープ株式会社 半導体装置およびその製造方法
KR100359361B1 (ko) * 1998-12-17 2002-10-31 닛뽕덴끼 가부시끼가이샤 리드 프레임 및 이를 포함한 반도체 장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117688B2 (en) 2011-04-18 2015-08-25 Mitsubishi Electric Corporation Semiconductor device, inverter device provided with semiconductor device, and in-vehicle rotating electrical machine provided with semiconductor device and inverter device

Also Published As

Publication number Publication date
KR100483142B1 (ko) 2005-04-14
TW558816B (en) 2003-10-21
US6919644B2 (en) 2005-07-19
US20020033541A1 (en) 2002-03-21
KR20020023108A (ko) 2002-03-28
CN1345083A (zh) 2002-04-17
US20050121799A1 (en) 2005-06-09
JP2002100716A (ja) 2002-04-05
CN1157774C (zh) 2004-07-14

Similar Documents

Publication Publication Date Title
JP4102012B2 (ja) 半導体装置の製造方法および半導体装置
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US8183662B2 (en) Compact semiconductor package with integrated bypass capacitor
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7906375B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US7291869B2 (en) Electronic module with stacked semiconductors
US7443014B2 (en) Electronic module and method of assembling the same
US9218987B2 (en) Method for top-side cooled semiconductor package with stacked interconnection plates
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US7029947B2 (en) Flip chip in leaded molded package with two dies
US9425132B2 (en) Stacked synchronous buck converter having chip embedded in outside recess of leadframe
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US7208818B2 (en) Power semiconductor package
US6249041B1 (en) IC chip package with directly connected leads
US20070132073A1 (en) Device and method for assembling a top and bottom exposed packaged semiconductor
US7955954B2 (en) Method of making semiconductor devices employing first and second carriers
JP2009537990A (ja) 折曲ヒートシンクを有するフリップチップｍｌｐ
US20110210708A1 (en) High Frequency Power Supply Module Having High Efficiency and High Current
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
US20020047198A1 (en) Semiconductor device package and lead frame with die overhanging lead frame pad
JPH09129798A (ja) 電子部品およびその製法
JP2000277563A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees