CN103646942B - 一种应用于功率切换器电路的半导体封装结构 - Google Patents

一种应用于功率切换器电路的半导体封装结构 Download PDF

Info

Publication number
CN103646942B
CN103646942B CN201310540264.1A CN201310540264A CN103646942B CN 103646942 B CN103646942 B CN 103646942B CN 201310540264 A CN201310540264 A CN 201310540264A CN 103646942 B CN103646942 B CN 103646942B
Authority
CN
China
Prior art keywords
low side
chip
mosfet chip
semiconductor package
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310540264.1A
Other languages
English (en)
Other versions
CN103646942A (zh
Inventor
薛彦迅
安荷·叭剌
鲁军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Ltd filed Critical Alpha and Omega Semiconductor Ltd
Priority to CN201310540264.1A priority Critical patent/CN103646942B/zh
Publication of CN103646942A publication Critical patent/CN103646942A/zh
Application granted granted Critical
Publication of CN103646942B publication Critical patent/CN103646942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

一种应用于功率切换器电路的半导体封装结构，将两个MOSFET芯片堆叠连接形成功率切换器，并水平或垂直的在同一封装中封装一旁路电容；更可在该同一封装中还设置一PIC芯片以形成DC-DC转换器。本发明所提供的半导体封装结构，使得该旁路电容的设置最靠近MOSFET芯片，产生的寄生电感最小，从而在有效提高功率切换器或DC-DC转换器性能的同时，也有效减少了整个半导体封装结构的尺寸。

Description

一种应用于功率切换器电路的半导体封装结构
本案是分案申请
原案发明名称：一种应用于功率切换器电路的半导体封装结构
原案申请号：201010127101.7
原案申请日：2010年2月25日。
技术领域
本发明涉及一种半导体封装，尤其是指一种将多个芯片以及电容等电路元件均封装在同一半导体封装内的应用于功率切换器电路的半导体封装结构。
背景技术
如图1所示，为由2个N型MOSFET连接形成的功率切换器的电路图，其中高端MOSFET（HS）的漏极D1连接Vin端，其源极S1连接低端MOSFET（LS）的漏极D2，而低端MOSFET的源极S2则连接Gnd端。通常，在该功率切换器的Vin-Gnd两端之间还并联设置有一个旁路电路C，该电容的设置是为了压制功率切换器启动时电压的冲激，以增进该功率切换器的性能。更进一步，如图2所示，在高端MOSFET的栅极G1和低端MOSFET的栅极G2的两端并联连接一功率控制器（PIC），则形成一直流-直流（DC-DC）转换器。
理想的情况是，该旁路电容C的设置位置距离所述的2个N型MOSFET越近越好，因为当该旁路电容C越靠近MOSFET，那么所产生的寄生电感就越小，且该电容C对压制功率切换器的启动电压的效果则越明显，如果该电容C所处的位置距离MOSFET较远的话，该电容对功率切换器的影响将越不明显。
但是，在目前的半导体封装技术中，都是将2个MOSFET封装在同一半导体封装内形成功率切换器，再在该封装外部并联连接旁路电路C以及PIC芯片，由此，导致旁路电容C的设置位置距离MOSFET相对较远，无法更好的发挥其作用。
综上所述，非常有必要提出一种新的半导体封装结构，可以同时将2个MOSFET封装在同一个半导体封装中，以减低功率切换器组装时元件的数量，并节省封装空间；更理想的情况是可以同时将2个MOSFET以及旁路电容，甚至是PIC等多个电路元件混合封装在同一个半导体封装中，形成独立的功率切换器或者是独立的DC-DC转换器，有效减小各个电路元件之间的设置距离，从而在提高功率切换器或者是DC-DC转换器的性能的同时，也有效减少了整个半导体组件封装结构的尺寸。
发明内容
本发明的目的是提供一种应用于功率切换器电路的具有多芯片的半导体封装结构，其可将多个半导体芯片封装在同一个半导体封装中以减少功率切换器组装时元件的数量，并节省封装空间；本发明更进一步的目的是提供一种具有多芯片及电容的混合半导体封装结构，其可将多个半导体芯片以及一旁路电容同时封装在同一个半导体封装中，形成独立的半导体器件，并有效提高其性能，同时也减小半导体封装的尺寸。
为了达到上述目的，本发明的技术方案是提供一种应用于功率切换器电路的具有多芯片的半导体封装结构，该半导体封装结构包含：
引线框架，其具有一载片台和若干引脚；该所述的引脚包含低端栅极引脚、低端源极引脚、高端栅极引脚和高端漏极引脚；
高端MOSFET芯片和低端MOSFET芯片，分别具有底部漏极区域、顶部栅极区域和顶部源极区域；其中：
所述的低端MOSFET芯片的底部漏极粘接贴附在载片台上，形成电性连接；该低端MOSFET芯片的顶部栅极区域通过金属连接体连接键合至低端栅极引脚，形成电性连接；该低端MOSFET芯片的顶部源极区域通过金属连接体连接键合至低端源极引脚，形成电性连接；
所述的高端MOSFET芯片堆叠在低端MOSFET芯片的顶部源极区域上，该高端MOSFET芯片的底部漏极与该低端MOSFET芯片的顶部源极之间相互绝缘，无电性连接；该高端MOSFET芯片的底部漏极通过金属连接体键合至高端漏极引脚，形成电性连接；该高端MOSFET芯片的顶部栅极区域通过金属连接体连接键合至高端栅极引脚，形成电性连接；该高端MOSFET芯片的顶部源极区域通过金属连接体连接键合至载片台，使得该高端MOSFET芯片的顶部源极与低端MOSFET芯片的底部漏极形成电性连接，从而形成可广泛应用于功率切换器的多芯片的半导体封装。
所述的低端栅极引脚、低端源极引脚、高端栅极引脚和高端漏极引脚均与载片台分隔，无电性连接。
该半导体封装结构可进一步成为包含电容的混合封装结构。在本发明的一个较佳实施例中，所述的半导体封装结构还包含一设置在高端MOSFET芯片和低端MOSFET芯片之间的垂直电容，该垂直电容的电极分别设置在其上下两面。该垂直电容的底部电极粘接贴附在低端MOSFET芯片的顶部源极区域上，以形成电性连接；该垂直电容的顶部电极粘接贴附至高端MOSFET芯片的底部漏极区域上，以形成电性连接。在该实施例中，所述的低端MOSFET芯片和垂直电容可集成以形成一芯片级。具体为：所述的低端MOSFET芯片的顶部源极区域上设置一介质层，使低端MOSFET芯片的顶部源极和MOSFET芯片的底部漏极相互绝缘，并形成一集成垂直电容。
在本发明的另一个较佳实施例中，所述的半导体封装结构还包含一设置在高端MOSFET芯片和低端MOSFET芯片之间的第一金属层，其与低端MOSFET芯片的顶部源极绝缘，与高端MOSFET芯片的底部漏极形成电性连接。所述的第一金属层的面积小于低端MOSFET芯片的顶部源极区域，且大于高端MOSFET芯片的底部漏极区域。所述的键合连接高端MOSFET芯片的底部漏极与高端漏极引脚的金属连接体的一端粘接贴附在高端漏极引脚上，另一端粘接贴附在该第一金属层上。
在该实施例中，所述的半导体封装结构还可进一步包含一水平电容，该水平电容的一端电极粘接贴附在第一金属层上，与高端MOSFET芯片的漏极形成电性连接；该水平电容的另一端电极粘接贴附在低端MOSFET芯片的未被第一金属层覆盖的顶部源极区域上，与低端MOSFET芯片的顶部源极形成电性连接。
在该实施例中，所述的半导体封装结构还包含一第二金属层，其设置在低端MOSFET芯片的未被第一金属层覆盖的顶部源极区域上，与该低端MOSFET芯片的顶部源极形成电性连接，且该第二金属层与第一金属层分隔设置，无电性接触。此时，所述的键合连接低端MOSFET芯片的顶部源极与低端源极引脚的金属连接体的一端粘接贴附在低端源极引脚上，另一端粘接贴附在该第二金属层上。所述的水平电容的一端电极粘接贴附在第一金属层上，另一端电极粘接贴附在该第二金属层上。
在本发明的一个较佳实施例中，所述的半导体封装结构还可包含一连接低端MOSFET芯片的栅极和高端MOSFET芯片的栅极的PIC芯片，形成DC-DC转换器。在该实施例中，所述的引线框架还可包含一PIC载片台以及若干PIC引脚；所述的PIC芯片粘接贴附在该PIC载片台上，其通过金属连接体将该PIC芯片分别键合连接至若干PIC引脚上，以及低端MOSFET芯片的栅极区域和高端MOSFET芯片的栅极区域；或者该PIC芯片也可以通过金属连接体分别键合连接至若干PIC引脚，以及低端栅极引脚和高端栅极引脚。
在本发明的一个较佳实施例中，所述的金属连接体为金属连接引线。在本发明的另一个较佳实施例中，所述的金属连接体为金属连接板或金属连接带。
本发明还提供另一种应用于功率切换器电路的具有多芯片的半导体封装结构，该半导体封装结构包含：
引线框架，其具有一载片台和一第一引脚；该所述的第一引脚包含一向载片台方向延伸的第一下降台阶；
类型相同的高端MOSFET芯片和低端MOSFET芯片，分别具有底部漏极区域、顶部栅极区域和顶部源极区域；其中：
所述的高端MOSFET芯片的底部漏极粘接贴附在所述的第一下降台阶上，形成电性连接；该高端MOSFET芯片的顶部栅极区域通过金属连接体连接键合至高端栅极引脚，形成电性连接；
所述的低端MOSFET芯片的底部漏极区域的第一部分粘接贴附至载片台1上，形成电性连接；该低端MOSFET芯片的底部漏极区域的第二部分延伸到载片台1的外部、且堆叠在高端MOSFET芯片的顶部源极区域上方，使得低端MOSFET芯片的漏极与高端MOSFET芯片的源极形成电性连接；该低端MOSFET芯片的顶部栅极区域通过金属连接体连接键合至低端栅极引脚，形成电性连接；该低端MOSFET芯片的顶部源极区域通过金属连接体连接键合至低端源极引脚，形成电性连接；从而形成广泛应用于功率切换器的多半导体芯片封装。
所述的低端栅极引脚、低端源极引脚、高端栅极引脚和高端漏极引脚均与载片台分隔，无电性连接。
所述的第一下降台阶的上表面与所述载片台的上表面之间的深度约为高端MOSFET的芯片厚度。
所述引线框架还包含一第二引脚,所述的低端MOSFET芯片的顶部源极区域通过金属连接体连接键合至第二引脚，形成电性连接；该第二引脚还包含一第二下降台阶。
该半导体封装结构可进一步成为包含电容的混合封装结构。在本发明的一个较佳实施例中，所述的半导体封装结构还包含一水平电容，该水平电容的一端电极粘接贴附在第二下降台阶上，以与低端MOSFET芯片源极形成电性连接；该水平电容的另一端电极粘接贴附在高端漏极引脚上，以与高端MOSFET芯片的漏极形成电性连接。所述的第二下降台阶的上表面与载片台的上表面之间的深度为水平电容的厚度减去低端MOSFET芯片的厚度。
在本发明的另一个较佳实施例中，所述的半导体封装结构还可包含一垂直电容，该垂直电容的底部电极粘接贴附在低端MOSFET芯片的顶部源极区域上，以形成电性连接；该垂直电容的顶部电极通过金属连接体键合连接至高端漏极引脚，以与高端MOSFET芯片的漏极形成电性连接。在该实施例中，所述的垂直电容是一个分离电容；该垂直电容也可以与低端MOSFET芯片集成以形成一芯片级，即形成一集成垂直电容。
所述的低端MOSFET的顶部源极进一步作为所述集成垂直电容的一个电极。该低端MOSFET进一步包含顶部源极上的一层电介质层，以及位于该电介质层上的一金属层。
在本发明的一个较佳实施例中，所述的半导体封装结构还包含一并联连接在低端MOSFET芯片的栅极和高端MOSFET芯片的栅极之间的PIC芯片，形成DC-DC转换器。在该实施例中，所述的引线框架还包含一PIC载片台以及若干PIC引脚；所述的PIC芯片粘接贴附在该PIC载片台上，其通过金属连接体将该PIC芯片分别键合连接至若干PIC引脚上，以及低端MOSFET芯片的栅极区域和高端MOSFET芯片的栅极区域；或者该PIC芯片也可以通过金属连接体分别键合连接至若干PIC引脚，以及低端栅极引脚和高端栅极引脚。
在本发明的一个较佳实施例中，所述的金属连接体为金属连接引线。在本发明的另一个较佳实施例中，所述的金属连接体为金属连接板或金属连接带。
本发明提供的具有多芯片及电容的混合半导体封装结构，具有以下有益技术效果和优点：
1、可以同时将2个MOSFET芯片封装在同一个半导体封装中以减少功率切换器组装时电路元件的数量，并节省封装空间。
2、进一步可以同时将2个MOSFET芯片以及旁路电容混合封装在同一个半导体封装中，使得功率切换器应用中该旁路电容的设置最靠近MOSFET芯片，产生的寄生电感最小，从而在有效提高功率切换器性能的同时，也有效减少了整个半导体封装结构的尺寸。
3、更进一步，可以同时将2个MOSFET芯片，旁路电容，以及PIC芯片混合封装在同一个半导体封装中，形成独立的DC-DC转换器，使得旁路电容的设置最靠近MOSFET芯片，产生的寄生电感最小，从而在有效提高DC-DC转换器性能的同时，也有效减少了整个半导体封装结构的尺寸。
附图说明
图1为本发明中的功率切换器的电路图；
图2为本发明中的DC-DC转换器的电路图；
图3A为本发明中功率切换器的一种实施例的封装结构俯视图；图3B为沿着图3A中的A-A方向的封装结构剖面图；图3C为沿着图3A中的B-B方向的封装结构剖面图；
图4A为本发明中功率切换器的另一种实施例的封装结构俯视图；图4B为沿着图4A中的A-A方向的封装结构剖面图；图4C为沿着图4A中的B-B方向的封装结构剖面图；
图5A为本发明中功率切换器的另一种实施例的封装结构俯视图；图5B为沿着图5A中的A-A方向的封装结构剖面图；
图6为本发明中基于图3A所示的功率切换器而形成的DC-DC转换器的封装结构俯视图；
图7A为本发明中功率切换器的另一种实施例的封装结构俯视图；图7B为沿着图7A中的A-A方向的封装结构剖面图；
图8A为本发明中功率切换器的另一种实施例的封装结构俯视图；图8B为沿着图8A中的A-A方向的封装结构剖面图；图8C为沿着图8A中的B-B方向的封装结构剖面图；
图9A为本发明中功率切换器的另一种实施例的封装结构俯视图；图9B为沿着图9A中的A-A方向的封装结构剖面图；
图10为本发明中基于图7A所示的功率切换器而形成的DC-DC转换器的封装结构俯视图。
具体实施方式
以下根据图1～图10，详细说明本发明的一些较佳实施例，以更好的理解本发明的技术方案和有益效果。
本发明中所提供的功率切换器，是由2个相同类型的MOSFET芯片连接封装形成的，即其可以由2个N型MOSFET芯片连接封装形成，也可由2个P型MOSFET芯片连接封装形成。但是由于N型MOSFET芯片相比于P型MOSFET芯片，体积较小，电阻也较小，故在以下所述的实施例中，均以2个N型MOSFET芯片为例，分别作为高端MOSFET芯片和低端MOSFET芯片，来详细说明本发明中在功率切换器的Vin-Gnd两端并联旁路电容，且形成于一个半导体封装内的结构特征，从而更好的理解本发明的各项优点及有益效果。同时，所述的高端和低端MOSFET芯片均具有底部漏极、顶部源极和顶部栅极。高端MOSFET芯片相比于低端MOSFET芯片尺寸较小。但应当注意的是，这些具体描述及实例并非用来限制本发明的范围。
实施例1
本实施例中，是将高端MOSFET芯片堆叠在低端MOSFET芯片上，再并联旁路电容，利用连接引线进行相应的电性连接，最后将该3个电路元件混合封装在同一半导体封装内，从而实现根据图1的电路图连接形成的功率切换器。
如图3A所示，为本发明提供的实施例1的俯视图；图3B为沿着图3A中的A-A方向的剖面图。该封装包含具有一载片台1以及若干引脚的引线框架。根据如图1所示的功率切换器的电路图，所述的引脚包含低端源极引脚21、低端栅极引脚22、高端漏极引脚23以及高端栅极引脚24，其中，上述这些引脚均与载片台1分隔且无电性连接。将低端MOSFET3粘接贴附至载片台1上，该低端MOSFET3的底部漏极（图中未示）与载片台1形成电性连接。将该低端MOSFET3的顶部栅极31通过连接引线61键合至低端栅极引脚22，使得低端MOSFET3的栅极31与低端栅极引脚22形成电性连接。在该低端MOSFET3的顶部源极的表面包含相互之间分隔开的第一金属区域和第二金属区域。在所述的第二金属区域上设置第二金属层72，该第二金属层72与低端MOSFET3的源极32形成电性连接，并通过若干连接引线62键合至低端源极引脚21，使得低端MOSFET3的源极与低端源极引脚21形成电性连接。在所述的第一金属区域上设置第一金属层71，该第一金属层71与低端MOSFET3的源极32相互之间由介质层34（请参见图3B）绝缘，并藕合形成一集成垂直电容。将高端MOSFET4粘接贴附至该第一金属层71上，该高端MOSFET4的底部漏极（图中未示）与第一金属层71形成电性连接。由于所述的高端MOSFET4的尺寸要小于该第一金属层71，所以其只覆盖了该第一金属层71的部分表面。高端MOSFET4的底部漏极与低端MOSFET3的源极32由介质层34藕合形成一集成垂直电容。通过若干连接引线63将第一金属层71键合至高端漏极引脚23，使得该高端MOSFET4的底部漏极与高端漏极引脚23形成电性连接。将该高端MOSFET4的顶部栅极41通过连接引线64键合至高端栅极引脚24，使得高端MOSFET4的栅极41与高端栅极引脚24形成电性连接。将该高端MOSFET4的顶部源极42通过若干连接引线65直接键合至载片台1，使得高端MOSFET4的源极42与载片台1形成电性连接，同时又由于之前所述的低端MOSFET3的底部漏极与载片台1也形成电性连接，从而实现高端MOSFET4的源极42与低端MOSFET3的底部漏极之间的电性连接。由此，上述结构已经形成了如图1所示的由2个N型MOSFET连接构成的功率切换器。
接下来参考图3A和图3C，其中，图3C为沿着图3A中的B-B方向的剖面图。将垂直分离电容5的一端电极粘接贴附在第二金属层72的部分表面上，从而与低端MOSFET3的源极形成电性连接，该电容5的另一端电极粘接贴附在第一金属层71的部分表面上，从而与高端MOSFET4的漏极形成电性连接。由此，再对比图1所示的电路图，上述结构成功的将电容水平的并联连接在低端MOSFET3的源极（外接Gnd端）与高端MOSFET4的漏极（外接Vin端）两端。最后，对引线框架进行塑封封装，从而实现内置有旁路电容的功率切换器，也就是说，该功率切换器的旁路电容被一同设置在半导体封装内，从而使得该旁路电容所设置的位置最靠近2个N型MOSFET，产生的寄生电感最小，有效提高功率切换器的性能。
在本实施例1中，在塑封封装的过程中，可以外露出该封装结构的底部，以改善半导体封装的热性能，同时降低该半导体封装的厚度。
实施例2
图4A为本发明提供的实施例2的俯视图；图4B为沿着图4A中的A-A方向的剖面图；图4C为沿着图4A中的B-B方向的剖面图。本实施例2与上述的实施例1所述的封装结构基本相同，区别仅在于：本实施例中，使用金属连接板62’（或者也可以是金属连接带之类的金属连接体）代替实施例1中的若干连接引线62来键合连接第一金属层71和低端源极引脚21，使用金属连接板63’代替实施例1中的若干连接引线63来键合连接第二金属层72和高端漏极引脚23，使用金属连接板65’代替实施例1中的若干连接引线65来键合连接高端MOSFET4的顶部源极42和载片台1。
同样，本实施例2的封装结构可实现功率切换器和其旁路电容被封装在同一个半导体封装内，形成内置旁路电容的功率切换器，其产生的寄生电感小，有效提高功率切换器的性能。
在本实施例2中，采用金属连接板进行相应的电性连接，且电容位于整个封装结构中最高的位置，其顶部表面和高端MOSFET的顶部表面位于同一平面中。在塑封封装的过程中，不仅可以外露该封装结构的底部，还可以外露所述电容的顶部表面和金属连接板65’的顶部表面，以改善半导体封装的热性能，同时有效降低该半导体封装的厚度。
实施例3
本实施例3所提供的封装结构特征总体上仍然和实施例1相类似，核心结构仍然是将高端MOSFET芯片堆叠在低端MOSFET芯片上，但本实施例中，使用垂直结构的电容元件，该电容元件的两端电极分别位于其顶部表面和底部表面。
图5A为本发明提供的实施例3的俯视图；图5B为沿着图5A中的A-A方向的剖面图。其中，引线框架结构如实施例1中所示，包含载片台1以及若干均与该载片台1分隔且无电性连接的引脚；该些引脚包含低端源极引脚21、低端栅极引脚22、高端漏极引脚23以及高端栅极引脚24。将低端MOSFET3粘接贴附至载片台1上，其底部漏极（图中未示）与载片台1形成电性连接。该低端MOSFET3的顶部栅极31通过若干连接引线61键合至低端栅极引脚22，形成电性连接。该低端MOSFET3的顶部源极32通过连接引线62键合至低端源极引脚21，形成电性连接。
将垂直电容5粘接贴附至低端MOSFET3的顶部源极32，使得该电容5的底部电极与低端MOSFET3的顶部源极32形成电性连接。再将高端MOSFET4粘接贴附至该垂直电容5的顶部表面，使得该高端MOSFET4的底部漏极与该垂直电容5的顶部电极形成电性连接。使用若干连接引线63连接键合垂直电容5的顶部表面电极和高端漏极引脚23，使得高端MOSFET4的底部漏极与高端漏极引脚23形成电性连接。该高端MOSFET4的顶部栅极41通过连接引线64键合至高端栅极引脚24，形成电性连接。将该高端MOSFET4的顶部源极42通过若干连接引线65直接键合至载片台1，使得高端MOSFET4的源极42与载片台1形成电性连接，同时又由于之前所述的低端MOSFET3的底部漏极与载片台1也形成电性连接，从而实现高端MOSFET4的源极42与低端MOSFET3的底部漏极之间的电性连接。
综上，由图5B能清楚显示出，本实施例3中，高端MOSFET芯片4堆叠在低端MOSFET芯片3上，并利用一个垂直电容5设置在两者之间，使得该垂直电容5的顶部电极连接至高端MOSFET4的漏极，而该垂直电容5的底部电极堆叠连接低端MOSFET3的源极。对比图1所示的电路图，本实施例中所提供的封装结构成功的完成了2个N型MOSFET芯片之间的连接，形成功率切换器，并且将旁路电容并联连接在低端MOSFET3的源极（外接Gnd端）与高端MOSFET4的漏极（外接Vin端）两端。最后，只要对整个引线框架进行塑封封装，就实现了将功率切换器和其旁路电容封装在同一半导体封装内，使得该旁路电容所设置的位置最靠近2个N型MOSFET，产生的寄生电感最小，有效提高功率切换器的性能。在塑封封装的过程中，可以外露出该封装结构的底部，以改善半导体封装的热性能，同时降低该半导体封装的厚度。
进一步，根据上述所提供的封装结构，在另一个较佳的实施例中，可使用金属连接板代替连接引线62来键合连接MOSFET3的顶部源极和低端源极引脚21，使用金属连接板代替连接引线63来键合连接垂直电容5的顶部电极和高端漏极引脚23，使用金属连接板代替连接引线65来键合连接高端MOSFET4的顶部源极42和载片台1。在塑封封装的过程中，不仅可以外露该封装结构的底部，还可以外露所述金属连接板的顶部表面，以改善半导体封装的热性能，同时有效降低该半导体封装的厚度。
再进一步，根据上述所提供的封装结构，在另一个较佳的实施例中，可以集成低端MOSFET3和垂直电容5以形成一芯片级。
最终，本实施例3的封装结构也可实现功率切换器和其旁路电容被封装在同一个半导体封装内，形成内置旁路电容的功率切换器，其产生的寄生电感小，有效提高功率切换器的性能。
实施例4
在上述的3个实施例的基础上（实施例1-实施例3），本发明所提供的半导体封装结构中，还可包含一功率控制器PIC，其与所述的功率切换器连接形成DC-DC转换器。如图2所示，为该DC-DC转换器的电路图，其中，该PIC芯片并联连接在功率切换器的高端MOSFET的栅极和低端MOSFET的栅极之间。
相应的，可参考图6，为本实施例中所提供的还包含有PIC芯片的DC-DC转换器的封装结构。其中，功率切换器的封装结构和实施例1相同（当然也可以采用实施例2或实施例3的封装结构作为该功率切换器）；只是本实施例中，用来承载芯片并进行电性连接的引线框架还另外包含有一个载片台1’和若干PIC引脚25，将PIC芯片8粘接贴附至载片台1’上，并通过若干连接引线将PIC芯片8连接键合至各个PIC引脚25。并使用连接引线61’将该PIC芯片8与低端栅极引脚22连接键合，使用连接引线64’将该PIC芯片与高端栅极引脚24连接键合。最后进行塑封封装，从而实现如图2中的电路图所示的DC-DC转换器的半导体封装结构。本封装结构中，不仅包含2个N型MOSFET芯片和旁路电容，还包含一PIC芯片，使得旁路电容所设置的位置最靠近2个N型MOSFET，产生的寄生电感最小，有效提高DC-DC转换器的性能。
本实施例所提供的半导体封装结构，在塑封封装的过程中，可外露出该封装结构的底部，改善半导体封装的热性能，同时降低该半导体封装的厚度。
实施例5
如图7A所示，为本发明提供的实施例5的俯视图；图7B为沿着图7A中的A-A方向的剖面图。该封装包含具有一载片台1以及若干引脚的引线框架。根据如图1所示的功率切换器的电路图，所述的引脚包含低端源极引脚21、低端栅极引脚22、高端漏极引脚23以及高端栅极引脚24，其中，所述的引脚均与该载片台1分隔且无电性连接。将高端MOSFET4粘接贴附至高端漏极引脚23上（该高端漏极引脚在本实施例中具有较大面积），该高端MOSFET4的底部漏极（图中未示）与高端漏极引脚23形成电性连接。再通过连接引线64将该高端MOSFET4的顶部栅极连接键合至高端栅极引脚24，使得高端MOSFET4的栅极41与高端栅极引脚24形成电性连接。在本实施例中，只将低端MOSFET3的底部漏极区域的其中一部分粘接贴附至载片台1，形成电性连接；该低端MOSFET3的底部漏极区域的另一部分延伸到载片台1的外部，且堆叠在高端MOSFET4的顶部源极区域上方，使得该低端MOSFET3的漏极与高端MOSFET4的源极形成电性连接。本实施例中，高端漏极引脚23的结构包含一向载片台1方向延伸的下降台阶70（参见图7B），其表面与载片台1上表面深度约为高端MOSFET4的芯片厚度，这样将高端MOSFET4芯片粘接贴附至高端漏极引脚23的下降台阶70上时，高端MOSFET4芯片的上表面与载片台1的上表面大致在同一平面；低端MOSFET3的底部漏极延伸至高端漏极引脚23上方的部分与高端源极形成电性连接但与漏极引脚23之间绝缘，无电性连接。再通过连接引线61将该低端MOSFET3的顶部栅极连接键合至低端栅极引脚22，形成电性连接。通过连接引线62将低端MOSFET3的顶部源极连接键合至低端源极引脚21，形成电性连接。由此，上述结构已经形成了如图1所示的由2个N型MOSFET连接构成的功率切换器。当然也可选用金属连接板62’代替连接引线62将低端MOSFET3的顶部源极连接键合至低端源极引脚21。
接下来参考图7A，其中，将电容5的一端电极粘接贴附在低端源极引脚21上，从而与低端MOSFET3的源极形成电性连接，该电容5的另一端电极粘接贴附在高端漏极引脚23上，从而与高端MOSFET4的漏极形成电性连接。由此，再对比图1所示的电路图，上述结构成功将电容水平的并联连接在低端MOSFET3的源极（外接Gnd端）与高端MOSFET4的漏极（外接Vin端）两端。最后，进行塑封封装，从而实现内置有旁路电容的功率切换器，也就是说，该功率切换器的旁路电容被一同设置在半导体封装内，从而使得该旁路电容所设置的位置最靠近2个N型MOSFET，产生的寄生电感最小，有效提高功率切换器的性能。
在本实施例5中，在塑封封装的过程中，可以外露出该封装结构的底部，以改善半导体封装的热性能，同时降低该半导体封装的厚度。
实施例6
在实施例5的基础上，可选择性地在低端MOSFET3与高端MOSFET4的堆叠结构边上再并排地并联一旁路电容，从而实现本实施例6所提供的内置有旁路电容的混合封装。图8A为本发明提供的实施例6的俯视图；图8B为沿着图8A中的A-A方向的剖面图；图8C为沿着图8A中的B-B方向的剖面图。本实施例6与上述的实施例5所述的封装结构基本相同，区别仅在于：本实施例中，进一步将电容5的一端电极粘接贴附在低端源极引脚21上，从而与低端MOSFET3的源极形成电性连接，该电容5的另一端电极粘接贴附在高端漏极引脚23上，从而与高端MOSFET4的漏极形成电性连接。在一个较佳实施例中，低端源极引脚21包含一向高端漏极引脚23方向延伸的下降台阶72，其表面与载片台1上表面深度约为电容5的厚度减去低端MOSFET3的芯片厚度，电容5的第一端电极粘接贴附在低端源极引脚21的下降台阶72上。在另一个较佳实施例中电容5的第二端电极粘接贴附在高端漏极引脚23的下降台阶70上。由此，再对比图1所示的电路图，上述结构成功将电容水平的并联连接在低端MOSFET3的源极（外接Gnd端）与高端MOSFET4的漏极（外接Vin端）两端。最后，进行塑封封装，从而实现内置有旁路电容的功率切换器，也就是说，该功率切换器的旁路电容被一同设置在半导体封装内，从而使得该旁路电容所设置的位置最靠近2个N型MOSFET，产生的寄生电感最小，有效提高功率切换器的性能。
在本实施例6中，采用金属连接板进行相应的电性连接，且电容位于整个封装结构中最高的位置，其顶部表面和低端MOSFET的顶部表面位于同一平面中。在塑封封装的过程中，不仅可以外露该封装结构的底部，还可以外露所述电容的顶部表面和金属连接板62’的顶部表面，以改善半导体封装的热性能，同时有效降低该半导体封装的厚度。
实施例7
在实施例5的基础上，可选择性地在低端MOSFET3与高端MOSFET4的堆叠结构边上再堆叠并联一旁路电容，从而实现本实施例7所提供的内置有旁路电容的混合封装。图9A为本发明提供的实施例7的俯视图；图9B为沿着图9A中的A-A方向的剖面图。其中，引线框架包含载片台1以及若干均与该载片台1分隔且无电性连接的引脚；该些引脚包含低端源极引脚21、低端栅极引脚22、高端漏极引脚23以及高端栅极引脚24。将高端MOSFET4粘接贴附至高端漏极引脚23上（该高端漏极引脚在本实施例中具有较大面积），该高端MOSFET4的底部漏极（图中未示）与高端漏极引脚23形成电性连接。再通过连接引线64将该高端MOSFET4的顶部栅极连接键合至高端栅极引脚24，使得高端MOSFET4的栅极41与高端栅极引脚24形成电性连接。在本实施例中，仍然和实施例5中一样，只将低端MOSFET3的底部漏极区域的其中一部分粘接贴附至载片台1，形成电性连接；该低端MOSFET3的底部漏极区域的另一部分延伸到载片台1的外部，且堆叠在高端MOSFET4的顶部源极区域上方，使得该低端MOSFET3的漏极与高端MOSFET4的源极形成电性连接。再通过连接引线61将该低端MOSFET3的顶部栅极连接键合至低端栅极引脚22，形成电性连接。通过连接引线62将低端MOSFET3的顶部源极连接键合至低端源极引脚21，形成电性连接。由此，上述结构已经形成了如图1所示的由2个N型MOSFET连接构成的功率切换器。
将垂直电容5粘接贴附至低端MOSFET3的顶部源极区域32上方，使得该垂直电容5的底部电极与低端MOSFET3的顶部源极32形成电性连接。再利用连接引线63将该垂直电容5的顶部电极键合连接至高端漏极引脚23，形成电性连接，同时又由于之前所述的高端MOSFET4的漏极与该高端漏极引线23也形成电性连接，从而实现垂直电容的顶部电极与高端MOSFET4的漏极之间的电性连接。
综上，由图9B能清楚显示出，本实施例7中，低端MOSFET芯片3堆叠在高端MOSFET芯片4上，再将一个垂直电容5堆叠在低端MOSFET芯片3上，利用连接引线63将垂直电容5的顶部电极连接至高端MOSFET4的漏极，而该垂直电容5的底部电极堆叠连接低端MOSFET3的源极。对比图1所示的电路图，本实施例中所提供的封装结构成功的完成了2个N型MOSFET芯片之间的连接，形成功率切换器，并且将旁路电容并联连接在低端MOSFET3的源极（外接Gnd端）与高端MOSFET4的漏极（外接Vin端）两端。最后，只要对整个引线框架进行塑封封装，就实现了将功率切换器和其旁路电容封装在同一半导体封装内，使得该旁路电容所设置的位置最靠近2个N型MOSFET，产生的寄生电感最小，有效提高功率切换器的性能。在塑封封装的过程中，可以外露出该封装结构的底部，以改善半导体封装的热性能，同时降低该半导体封装的厚度。
进一步，根据上述所提供的封装结构，在另一个较佳的实施例中，可使用金属连接板代替连接引线62来键合连接MOSFET3的顶部源极和低端源极引脚21，使用金属连接板代替连接引线63来键合连接垂直电容5的顶部电极和高端漏极引脚23。在塑封封装的过程中，不仅可以外露该封装结构的底部，还可以外露所述金属连接板的顶部表面以及电容的顶部表面，以改善半导体封装的热性能，同时有效降低该半导体封装的厚度。
再进一步，根据上述所提供的封装结构，在另一个较佳的实施例中，可以集成低端MOSFET3和垂直电容5以形成一芯片级，即集成垂直电容；该低端MOSFET3的顶部源极可进一步作为集成垂直电容的一个电极。在一个较佳的实施例中低端MOSFET进一步包含顶部源极上的一层电介质和电介质上的一层金属，形成一集成垂直电容。
最终，本实施例7的封装结构也可实现功率切换器和其旁路电容被封装在同一个半导体封装内，形成内置旁路电容的功率切换器，其产生的寄生电感小，有效提高功率切换器的性能。
实施例8
在上述的3个实施例的基础上（实施例5-实施例7），本发明所提供的半导体封装结构中，还可包含一功率控制器PIC，其与所述的功率切换器连接形成DC-DC转换器。如图2所示，为该DC-DC转换器的电路图，其中，该PIC芯片并联连接在功率切换器的高端MOSFET的栅极和低端MOSFET的栅极之间。
相应的，可参考图10，为本实施例中所提供的还包含有PIC芯片的DC-DC转换器的封装结构。其中，功率切换器的封装结构和实施例5相同（当然也可以采用实施例6或实施例7的封装结构作为该功率切换器）；只是本实施例中，用来承载芯片并进行电性连接的引线框架还另外包含有一个载片台1’和若干PIC引脚25，将PIC芯片8粘接贴附至载片台1’上，并通过若干连接引线将PIC芯片8连接键合至各个PIC引脚25。并使用连接引线61’将该PIC芯片8与低端栅极引脚22连接键合，使用连接引线64’将该PIC芯片8与高端栅极引脚24连接键合。最后进行塑封封装，从而实现如图2中的电路图所示的DC-DC转换器的半导体封装结构。本封装结构中，不仅包含2个N型MOSFET芯片和旁路电容，还包含一PIC芯片，使得旁路电容所设置的位置最靠近2个N型MOSFET，产生的寄生电感最小，有效提高DC-DC转换器的性能。
本实施例所提供的半导体封装结构，在塑封封装的过程中，可以外露出该封装结构的底部，以改善半导体封装的热性能，同时降低该半导体封装的厚度。
在本发明所述的功率切换器的半导体封装结构中，或者是DC-DC转换器的半导体封装结构中，可以通过减小电容的尺寸和厚度来适当缩小整体半导体封装的尺寸。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (12)

1.一种应用于功率切换器电路的半导体封装结构，其特征在于，包含：
引线框架，其具有一载片台和一第一引脚；所述的第一引脚包含一向载片台方向延伸的第一下降台阶；
分别具有底部漏极区域、顶部栅极区域和顶部源极区域的高端MOSFET芯片和低端MOSFET芯片；其中：
所述的高端MOSFET芯片的底部漏极粘接贴附在所述第一下降台阶上，形成电性连接；
所述的低端MOSFET芯片的底部漏极区域的第一部分粘接贴附至载片台上，形成电性连接；该低端MOSFET芯片的底部漏极区域的第二部分延伸到载片台的外部、且堆叠在高端MOSFET芯片的顶部源极区域上方，使得低端MOSFET芯片的漏极与高端MOSFET芯片的源极形成电性连接。
2.如权利要求1所述的半导体封装结构，其特征在于；所述的第一下降台阶的上表面与所述载片台的上表面之间的深度为高端MOSFET的芯片厚度。
3.如权利要求1所述的半导体封装结构，其特征在于；所述引线框架还包含一第二引脚,所述的低端MOSFET芯片的顶部源极区域通过金属连接体连接键合至第二引脚，形成电性连接。
4.如权利要求3所述的半导体封装结构，其特征在于；所述的第二引脚还包含一第二下降台阶。
5.如权利要求4所述的半导体封装结构，其特征在于，还包含一水平电容；
所述的水平电容的一端电极粘接贴附在第二下降台阶上，以与低端MOSFET芯片源极形成电性连接。
6.如权利要求5所述的半导体封装结构，其特征在于；
所述的第二下降台阶的上表面与载片台的上表面之间的深度为水平电容的厚度减去低端MOSFET芯片的厚度。
7.如权利要求1所述的半导体封装结构，其特征在于，还包含一垂直电容；
所述的垂直电容的底部电极粘接贴附在低端MOSFET芯片的顶部源极区域上，以形成电性连接。
8.如权利要求7所述的半导体封装结构，其特征在于，所述的垂直电容是一个分离电容。
9.如权利要求7所述的半导体封装结构，其特征在于，所述的低端MOSFET芯片和垂直电容集成以形成一芯片级，即形成集成垂直电容。
10.如权利要求9所述的半导体封装结构，其特征在于，所述的低端MOSFET的顶部源极进一步作为所述集成垂直电容的一个电极。
11.如权利要求10所述的半导体封装结构，其特征在于，所述的低端MOSFET进一步包含顶部源极上的一层电介质层，以及位于该电介质层上的一金属层。
12.如权利要求9所述的半导体封装结构，其特征在于，还包含一连接低端MOSFET芯片的栅极和高端MOSFET芯片的栅极之间的功率控制器芯片，形成直流-直流转换器。
CN201310540264.1A 2010-02-25 2010-02-25 一种应用于功率切换器电路的半导体封装结构 Active CN103646942B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310540264.1A CN103646942B (zh) 2010-02-25 2010-02-25 一种应用于功率切换器电路的半导体封装结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2010101271017A CN102169873B (zh) 2010-02-25 2010-02-25 一种应用于功率切换器电路的半导体封装结构
CN201310540264.1A CN103646942B (zh) 2010-02-25 2010-02-25 一种应用于功率切换器电路的半导体封装结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2010101271017A Division CN102169873B (zh) 2010-02-25 2010-02-25 一种应用于功率切换器电路的半导体封装结构

Publications (2)

Publication Number Publication Date
CN103646942A CN103646942A (zh) 2014-03-19
CN103646942B true CN103646942B (zh) 2016-01-13

Family

ID=44490965

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310540264.1A Active CN103646942B (zh) 2010-02-25 2010-02-25 一种应用于功率切换器电路的半导体封装结构
CN2010101271017A Active CN102169873B (zh) 2010-02-25 2010-02-25 一种应用于功率切换器电路的半导体封装结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010101271017A Active CN102169873B (zh) 2010-02-25 2010-02-25 一种应用于功率切换器电路的半导体封装结构

Country Status (1)

Country Link
CN (2) CN103646942B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101977994B1 (ko) * 2013-06-28 2019-08-29 매그나칩 반도체 유한회사 반도체 패키지
US9171828B2 (en) * 2014-02-05 2015-10-27 Texas Instruments Incorporated DC-DC converter having terminals of semiconductor chips directly attachable to circuit board
CN106298724B (zh) * 2015-06-25 2019-05-10 台达电子工业股份有限公司 塑封型功率模块
US9922912B1 (en) * 2016-09-07 2018-03-20 Infineon Technologies Americas Corp. Package for die-bridge capacitor
CN111199958A (zh) * 2018-11-16 2020-05-26 苏州东微半导体有限公司 半导体功率器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
US6144093A (en) * 1998-04-27 2000-11-07 International Rectifier Corp. Commonly housed diverse semiconductor die with reduced inductance
CN1345083A (zh) * 2000-09-21 2002-04-17 株式会社东芝 半导体器件的制造方法和半导体器件
CN1360814A (zh) * 1999-05-27 2002-07-24 理查德·K·威廉斯 功率半导体器件的表面安装封装

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7569920B2 (en) * 2006-05-10 2009-08-04 Infineon Technologies Ag Electronic component having at least one vertical semiconductor power transistor
US7687885B2 (en) * 2006-05-30 2010-03-30 Renesas Technology Corp. Semiconductor device with reduced parasitic inductance
US7485954B2 (en) * 2006-09-07 2009-02-03 Alpha And Omega Semiconductor Limited Stacked dual MOSFET package
US20080185695A1 (en) * 2007-02-07 2008-08-07 Kim Hong Hyoun Package-on-package device and method for manufacturing the same by using a leadframe
US7768123B2 (en) * 2007-09-26 2010-08-03 Fairchild Semiconductor Corporation Stacked dual-die packages, methods of making, and systems incorporating said packages
US7800208B2 (en) * 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
US6144093A (en) * 1998-04-27 2000-11-07 International Rectifier Corp. Commonly housed diverse semiconductor die with reduced inductance
CN1360814A (zh) * 1999-05-27 2002-07-24 理查德·K·威廉斯 功率半导体器件的表面安装封装
CN1345083A (zh) * 2000-09-21 2002-04-17 株式会社东芝 半导体器件的制造方法和半导体器件

Also Published As

Publication number Publication date
CN102169873A (zh) 2011-08-31
CN102169873B (zh) 2013-12-11
CN103646942A (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
CN102760724B (zh) 一种联合封装的功率半导体器件
US8178954B2 (en) Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
CN101989598B (zh) 多晶片封装
CN105264691B (zh) 电池保护电路模块封装
CN103035631B (zh) 联合封装高端和低端芯片的半导体器件及其制造方法
US20120248539A1 (en) Flip chip semiconductor device
CN103646942B (zh) 一种应用于功率切换器电路的半导体封装结构
CN102468292B (zh) 一种用于直流-直流转换器的封装体结构
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
CN106531711A (zh) 一种芯片的板级封装结构及制作方法
CN103441124B (zh) 电压调节器的叠层封装方法及相应的叠层封装装置
CN111415925B (zh) 电源模块及其制备方法
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
CN102222660B (zh) 双引线框架多芯片共同封装体及其制造方法
CN110767615A (zh) 一种ssd存储芯片封装结构及制造方法
CN115832147A (zh) 一种堆叠类封装体结构、工艺及发光芯片器件
CN209526080U (zh) 智能功率模块
CN207304396U (zh) 一种超薄贴片桥式整流器
CN112786460B (zh) 芯片的封装方法及芯片封装模块
CN114823655B (zh) GaN HEMT器件的共源共栅封装结构及方法
CN212182316U (zh) 一种无载体的半导体叠层封装结构
CN105655262A (zh) 半导体整流元件的封装结构及封装方法
CN103996628A (zh) 双引线框架多芯片共同封装体的制造方法
CN104716129A (zh) 集成堆叠式多芯片的半导体器件及其制备方法
TWI426595B (zh) 一種應用於功率切換器電路的半導體封裝結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200422

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Park Road, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.