CN103441124B - 电压调节器的叠层封装方法及相应的叠层封装装置 - Google Patents

电压调节器的叠层封装方法及相应的叠层封装装置 Download PDF

Info

Publication number
CN103441124B
CN103441124B CN201310378482.XA CN201310378482A CN103441124B CN 103441124 B CN103441124 B CN 103441124B CN 201310378482 A CN201310378482 A CN 201310378482A CN 103441124 B CN103441124 B CN 103441124B
Authority
CN
China
Prior art keywords
chip
lead frame
pin
conductive layer
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310378482.XA
Other languages
English (en)
Other versions
CN103441124A (zh
Inventor
陈伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Silicon Microelectronics Technology Co ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201310378482.XA priority Critical patent/CN103441124B/zh
Publication of CN103441124A publication Critical patent/CN103441124A/zh
Priority to TW103113219A priority patent/TWI534983B/zh
Priority to US14/469,742 priority patent/US9379088B2/en
Application granted granted Critical
Publication of CN103441124B publication Critical patent/CN103441124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Abstract

本发明提供一种电压调节器的叠层封装方法及相应的叠层封装装置，方法包括：提供集成的第一、第二芯片，并使第二芯片的正面与背面具有不同的极性，在第一芯片和第二芯片的正面均制造多个凸块；在第二芯片背面的两边分别设置不导电层和导电层；提供具有至少一组引脚的一第一引线框架和一第二引线框架，通过第一芯片上的多个凸块与第一引线框架以及通过第二芯片上的多个凸块与第二引线框架进行电学连接，并通过第一引线框架的背面电连接到第二芯片的背面；第一引线框架与第二引线框架电性连接；使用一叠层封装结构将第一、第二芯片、导电层、不导电层、凸块、第一、第二引线框架进行封装，以减小芯片的封装面积，降低成本。

Description

电压调节器的叠层封装方法及相应的叠层封装装置
技术领域
本发明属于半导体芯片封装技术领域，尤其涉及一种电压调节器的叠层封装方法及相应的叠层封装装置。
背景技术
为了满足电子产品的小型化、低成本、高密度和多功能的要求，就芯片封装而言，出现了一个封装体内包括多块芯片的封装技术。
为了说明现有封装技术的特点，以一种开关调节器电路为例，结合图1A至图1C，对所述的开关调节器电路的多芯片封装结构进行详细说明。
图1A所示的是一种开关调节器电路的结构示意图，包括：分立的控制芯片u1、上开关元件Q1及下开关元件Q2(Q1和Q2均为MOSFET晶体管)，所述控制芯片具有5个I/O端子，分别为I/O1、I/O2、I/O3、I/O4和I/O5，以及两个驱动端子C1、C2，所述控制芯片u1分别通过C1、C2给Q1、Q2的栅极G1，G2施加信号来控制Q1、Q2的开关状态，所述Q1的漏极接收电源VIN并通过其源极和Q2的漏极相连，所述Q2的源极接地并通过其漏极输出信号LX。利用现有封装技术对图1A所示的开关调节器电路进行封装，形成如图1B所示的多芯片封装结构的俯视示意图，图1C为图1B所示的多芯片封装结构塑封之后的俯视示意图。在图1B和图1C所示的多芯片封装结构中，所述控制芯片u1、Q1及Q2共平面的排列于一引线框架的载台上，然后将各个芯片的焊垫通过键合引线的方法，分别接至所述引线框架的相应引脚，以实现各个芯片与外部PCB板的连接。
衡量芯片封装技术先进与否的一个重要指标是芯片面积与封装面积之比，这个比值越接近1表明封装效果越优越。显然，采用这种芯片封装结构，封装体的面积至少需要大于三个分立的芯片面积之和。因此，封装面积很大，相应的成本也非常高。
发明内容
本发明的目的是提供一种电压调节器的叠层封装方法及相应的叠层封装装置，以减小芯片的封装面积，降低成本。
为了解决上述问题，本发明提供一种电压调节器的叠层封装方法，包括：
将一栅极驱动电路与一开关元件集成第一芯片，将另一开关元件集成第二芯片，在所述第一芯片正面与所述第二芯片正面上设置多个端子，在所述第二芯片背面上设置与其正面不同极性的多个端子；
在所述第一芯片正面与所述第二芯片正面上的端子处分别设置一组凸块；
在所述第二芯片背面的两边分别设置一不导电层和一导电层，分别用以实现第一芯片与第二芯片之间的电学隔离和电学连接；
提供具有至少一组引脚的第一引线框架和第二引线框架，所述第一引线框架的全部引脚和所述第二引线框架的部分引脚分别通过所述第一芯片上的凸块和所述第二芯片上的凸块与对应芯片的正面上的端子相连；
将所述第一引线框架的背面与所述第二芯片的背面电连接；
所述第一引线框架上的引脚通过一组电气连接线电性连接到对应的所述第二引线框架的引脚上,形成与可与外部电路相连的引脚；
使用一叠层封装结构将所述第一芯片、第二芯片、导电层、不导电层、多个凸块、第一引线框架、第二引线框架和一组电气连接线进行封装。
进一步的，所述的电压调节器的叠层封装方法还包括：将一印刷电路板与所述第二引线框架的背面相连。
进一步的，将所述引脚制作成指状引脚或方块引脚。
进一步的，使所述导电层与不导电层的厚度相同。
进一步的，使使所述导电层的面积大于不导电层的面积。
优选的，所述一组电气连接线为铜柱夹。
优选的，所述凸块为铜柱状凸块、锡凸块、化镍浸金方法制造的凸块其中之一。
进一步的，所述电压调节器为开关型电压调节器。
本发明为了达到另一目的，还提供一种及其相应的叠层封装装置，包括：
一第一芯片，所述第一芯片为一栅极驱动电路与一开关元件的集成芯片，所述第一芯片的正面有多个端子；
一第二芯片，所述第二芯片为另一开关元件，所述第二芯片的正面与背面具有不同极性的端子；
一不导电层和一导电层，分别设置在所述第二芯片背面的两边，分别用以实现第一芯片与第二芯片之间的电学隔离和电学连接；
一第一引线框架和一第二引线框架，所述第一引线框架和所述第二引线框架具有至少一组引脚，所述第一引线框架的背面与所述第二芯片的背面电连接；
一组凸块，分别设置在所述第一芯片正面和第二芯片正面上的端子处，分别用于实现所述第一芯片正面上的端子与第一引线框架上的引脚、以及所述第二芯片正面上的端子与第二引线框架上的部分引脚的相连；
一组电气连接线，用于将所述第一引线框架的引脚与第二引线框架的引脚电性连接；
叠层封装结构，用于将所述第一芯片、第二芯片、导电层、不导电层、多个凸块、第一引线框架、第二引线框架和一组电气连接线进行封装。
进一步的，所述的电压调节器的叠层封装装置还包括：一印刷电路板，用于与所述第二引线框架的背面相连。
进一步的，所述引脚为指状引脚或方块引脚。
进一步的，所述导电层与不导电层具有相同厚度。
进一步的，所述导电层的面积大于不导电层的面积。
优选的，所述电气连接线为铜柱夹。
优选的，所述凸块为铜柱状凸块、锡凸块、化镍浸金方法制造的凸块其中之一。
由上述技术方案可见，本发明公开了的一种电压调节器的叠层封装方法包括：将一栅极驱动电路与一开关元件集成第一芯片，将另一开关元件集成第二芯片，在所述第一芯片正面与所述第二芯片正面上设置多个端子，在所述第二芯片背面上设置与其正面不同极性的端子；在所述第一芯片正面与所述第二芯片正面上的端子处分别设置一组凸块；在所述第二芯片背面的两边分别设置一不导电层和一导电层，分别用以实现第一芯片与第二芯片之间的电学隔离和电学连接；提供具有至少一组引脚的第一引线框架和第二引线框架，所述第一引线框架的全部引脚和所述第二引线框架的部分引脚分别通过所述第一芯片上的凸块和所述第二芯片上的凸块与对应芯片的正面上的端子相连；将所述第一引线框架的背面与所述第二芯片的背面相连；所述第一引线框架与第二引线框架通过一组电气连接线进行电性连接；使用一叠层封装结构将所述第一芯片、第二芯片、导电层、不导电层、多个凸块、第一引线框架、第二引线框架和一组电气连接线进行封装。因此，本发明的叠层封装方法通过设置导电层和不导电层，实现集成电路中的电学隔离部分和需要进行电性接合的区域，并通过第一引线框架和第二引线框架将第一芯片和第二芯片堆叠，实现了电压调节器的叠层封装装置。可见，通过本发明的叠层封装方法所获得的装置的封装体积小，集成密度高，器件性能好。此外，由于不需要使用引线键合，因此通过第一引线框架和第二引线框架堆叠的第一芯片和第二芯片所集成的电路损耗更小，效率更高。
附图说明
图1A为现有技术中一实施例的开关调节器的结构示意图；
图1B为现有技术中一实施例的开关调节器的多芯片封装结构的俯视示意图；
图1C为现有技术中一实施例的开关调节器的多芯片封装结构塑封后的俯视示意图；
图2为本发明一实施例中的电压调节器的叠层封装方法的流程示意图；
图3A至图3J为本发明一实施例中的电压调节器的叠层封装方法的剖面结构示意图；
图4为本发明一实施例中的电压调节器中所集成的第一芯片和第二芯片的结构示意图；
图5为本发明一实施例中的电压调节器的叠层封装装置塑封后的俯视示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
以图2所示的流程图为例，结合图3A至3J，对本发明提供的电压调节器的叠层封装方法进行说明，所述电压调节器的叠层封装方法可以应用于开关型电压调节器电路中。
首先，采用芯片集成技术将一栅极驱动电路u1与一开关元件Q1集成为第一芯片U1，如图3A所示，所述第一芯片U1具有正面和背面，所述第一芯片U1正面具有源极端子、漏极端子、栅极端子、I/Os端子以及驱动端子，并在所述第一芯片U1正面各端子处制造一组导电的凸块。将另一开关元件Q2集成为第二芯片U2，如图3B所示，所述第二芯片U2也具有正面和背面，所述第二芯片正面具有栅极端子、源极端子，所述第二芯片背面具有漏极端子，并在在所述第二芯片U2正面各端子处也制作一组导电的凸块。
或者，也可以采用芯片集成技术将所述栅极驱动电路u1与开关元件Q2集成为所述第一芯片U1，如图3A所示，所述第一芯片U1具有正面和背面，所述第一芯片U1正面具有源极端子、漏极端子、栅极端子、I/Os端子以及驱动端子，并在所述第一芯片U1正面各端子处制造一组导电的凸块，而将开关元件Q1集成为所述第二芯片U2，如图3B所示，所述第二芯片U2也具有正面和背面，且所述第二芯片正面具有栅极和漏极，背面具有源极端子，并在在所述第二芯片U2正面各端子处也制作一组导电的凸块。
在后续封装过程中，以前一种集成方式对本发明的电压调节器的叠层封装方法进行说明，但本领域的普通技术人员应当知晓按照后一种集成方式，同样可以实现本发明的电压调节器的叠层封装方法。
在本实施例中，所述的两个开关元件Q1、Q2为MOS晶体管开关元件。应理解，所述的两个开关元件Q1、Q2可包含本发明领域内任何类型的半导体电路。具体地说，如图4所示，栅极驱动电路u1具有输入输出I/Os端子以及驱动输出端子C1，C2，所述端子C1与开关元件Q1的栅极G1相连，因为在u1与Q1集成的芯片U1中，C1与G1结合为同一端子，因此，后面提到的所有驱动输出端子单指C2；所述端子C2与开关元件Q2的栅极G2相连，所述开关元件Q1的源极接收电源VIN并通过其漏极和开关元件Q2的漏极相连，所述开关元件Q2的源极接地GND并通过其漏极输出信号LX，将开关元件Q2的栅极和漏极形成在开关元件Q2的正面，而开关元件Q2的源极形成在开关元件Q2的背面。
优选的，所述凸块可以为铜柱状凸块、锡凸块、化镍浸金方法制造的凸块的一种。
然后，所述第二芯片的背面分成两边，一边设置为不导电层A，另一边设置为导电层B，所述不导电层和所述导电层分别用于实现所述第一芯片U1与第二芯片U2之间的电学隔离和电学连接，优选的，所述导电层为与不导电层具有相同厚度，以便后续的第一引线框架能平稳的连接在所述第二芯片的背面，所述导电层的面积大于所述不导电层的面积，以确保能实现后续的与第一芯片之间的电学隔离与电学连接，如图3C-3D所示，图3D为图3C所示的俯视结构示意图。
其次，参见图3E所示，提供一第一引线框架L/F1，所述第一引线框架L/F1具有多个引脚，各个引脚通过所述第一芯片正面上端子处的凸块与第一芯片上的各个端子相连接，通过凸块进行的电性连接可以避免采用键合引线连接引起的电阻增加、电感干扰而造成器件性能较差的现象。所述引脚可以制作成指状引脚，也可以制作成方块引脚，例如连接所述第一芯片U1的漏极端子、I/Os端子、栅极端子G1，驱动端子C2的一组指状引脚、连接所述第一芯片U1的源极端子的方块引脚，连接所述第一芯片U1的源极端子的方块引脚也可制作成指状引脚，本实施例中将其做成方块引脚。
所述第一引线框架L/F1的一侧为一组指状引脚，此处所述的一组指状引脚包括与所述第一芯片U1的漏极端子相连的VIN1引脚、与所述第一U1的I/Os1端子相连的I/Os1引脚、与所述第一U1的栅极端子G1相连的G1引脚，与驱动端子C2相连的C2引脚，在所述第一引线框架L/F1的另一侧制作连接所述第一U1源极的方块引脚LX1引脚，所述引线框架L/F1上的各个引脚之间电学隔离，即VIN1引脚、I/Os1引脚，G1引脚、C2引脚以及LX1引脚之间是电学隔离开的。还可以参见图3F，图3F是图3E中沿AA’轴的截面示意图。
接着，参见图3G，提供一第二引线框架L/F2，所述第一引线框架L/F2也具有多个引脚，所述引脚可以制作成指状引脚，也可以制作成方块引脚，例如连接所述第二U2正面的栅极端子G2、第一引线框架L/F1上的VIN1引脚、I/Os1引脚以及LX1引脚的一组指状引脚，连接所述第二U2漏极端子的方块引脚(也可做成指状引脚)，所述第二引线框架L/F2上的部分引脚通过所述第二芯片正面上端子处凸块与所述第二芯片正面的栅极端子G2与源极端子相连进行的电性连接，可以减少键合引线对器件造成的不利影响。
所述第二引线框架L/F2一侧具有一组指状引脚，此处所述的一组指状引脚包括与所述第二芯片U2的栅极端子G2相连的G2引脚、与VIN1引脚相连的VIN2引脚、与I/Os1相连的I/Os2引脚，所述第二引线框架的中间具有一个连接第二芯片正面处的源极端子的方块引脚，所述第二引线框架L/F2的另一侧具有与LX1引脚相连的一组指状或者一个方块引脚LX2引脚。所述第二引线框架L/F2上的各个引脚之间电学隔离，即所述VIN2引脚、I/Os2引脚、LX2引脚以及G2引脚之间是电学隔离开的。还可以参见图3H，图3H是图3G中沿BB’轴的截面示意图。
再次，将所述第一引线框架的背面与所述第二芯片的背面相连，所述第一引线框架L/F1具有指状引脚的一侧与方块引脚的一侧分别与所述第二芯片背面的不导电层与导电层相连，如图3I所示，因此，可通过不导电层实现所述第一芯片U1中的I/Os端子、漏极端子、栅极端子G1以及驱动端子C2与所述第二芯片U2背面的漏极端子之间的电学隔离，而通过导电层实现所述第一芯片U1中的源极端子与所述第二芯片U2背面的漏极端子之间的电性连接。
再其次，参见图3J，通过一组电气连接线将所述第一引线框架的引脚与对应的所述第二引线框架引脚进行电性连接，在本实施例中具体为：
1、将所述第一引线框架上用以连接第一芯片U1中的驱动端子C2的C2引脚，与所述第二引线框架上用以连接第二芯片U2中的开关元件Q2的栅极端子G2的G2引脚相连，并将所述第一引线框架上用以连接第一芯片U1中的输入输出I/Os端子的I/Os1引脚，与所述第二引线框架上的I/Os2引脚相连形成可用于与外部电路相连的I/Os引脚；
2、将所述第一引线框架上用以连接第一芯片U1中的开关元件Q1的源极端子的LX1引脚，与所述第二引线框架上用以连接第二芯片U2中的开关元件Q2的漏极端子的LX2引脚相连形成可用于与外部电路相连的LX引脚；
3、将所述第一引线框架上用以连接第一芯片U1中的开关元件Q1的漏极端子的VIN1引脚，与所述第二引线框架上的VIN2引脚相连形成可用于与外部电路相连的VIN引脚。
此外，所述第二引线框架上用以连接所述第二芯片U2中的开关元件Q2的源极端子的方块引脚引出与外部电路相连的GND引脚。
另外，所述第二引线框架上的GND引脚由于是从一个面积较大的方块引脚引出，这样可使所述第二引线框架连接到印刷电路板(PCB)时，GND方块引脚可充当焊盘直接焊接到PCB板上去，这样有利于减少封装体引脚的数量，从而可缩减封装面积，且有利于PCB板的布线。
还有，所述一组电气连接线可以通过各种连接技术实现，在本实施例中，优选的，所述一组电气连接线可以采用铜柱夹(CopperClip)连接技术实现。
最后，使用一叠层封装结构将图3J中所示的第一芯片、第二芯片、导电层、不导电层、多个凸块、第一引线框架、第二引线框架和一组电气引线进行封装，从而获得了一电压调节器的叠层封装装置，如图5所示，图5所示的是获得塑封后的封装体的俯视示意图，与采用现有技术实现的多芯片封装结构塑封后的封装体的俯视示意图相比，采用本发明的这种封装结构的封装面积得到了很大缩小，且本发明的这种封装结构采用凸块进行倒装封装，无须使用引线键合，进一步缩小了芯片封装的体积，以及提高了芯片封装的集成密度。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (15)

1.一种电压调节器的叠层封装方法，其特征在于，包括：
将一栅极驱动电路与一开关元件集成第一芯片，将另一开关元件集成第二芯片，在所述第一芯片正面与所述第二芯片正面上设置多个端子，在所述第二芯片背面上设置与其正面不同极性的多个端子；
在所述第一芯片正面与所述第二芯片正面上的所述端子处分别设置一组凸块；
在所述第二芯片背面的两边分别设置一不导电层和一导电层，分别用以实现第一芯片与第二芯片之间的电学隔离和电学连接；
提供具有至少一组引脚的第一引线框架和第二引线框架，所述第一引线框架的全部引脚和所述第二引线框架的部分引脚分别通过所述第一芯片上的凸块和所述第二芯片上的凸块与对应芯片的正面上的端子相连；
将所述第一引线框架的背面与所述第二芯片的背面电连接；
所述第一引线框架上的引脚通过一组电气连接线电性连接到对应的所述第二引线框架的引脚上，形成与外部电路相连的引脚；
使用一叠层封装结构将所述第一芯片、第二芯片、导电层、不导电层、多个凸块、第一引线框架、第二引线框架和一组电气连接线进行封装。
2.如权利要求1所述的电压调节器的叠层封装方法，其特征在于，还包括：将一印刷电路板与所述第二引线框架的背面相连。
3.如权利要求1所述的电压调节器的叠层封装方法，其特征在于：将所述引脚制作成指状引脚或方块引脚。
4.如权利要求1所述的电压调节器的叠层封装方法，其特征在于：使所述导电层与不导电层的厚度相同。
5.如权利要求1所述的电压调节器的叠层封装方法，其特征在于：使所述导电层的面积大于不导电层的面积。
6.如权利要求1所述的电压调节器的叠层封装方法，其特征在于：所述一组电气连接线为铜柱夹。
7.如权利要求1所述的电压调节器的叠层封装方法，其特征在于：所述凸块为铜柱状凸块、锡凸块、化镍浸金方法制造的凸块其中之一。
8.如权利要求1-7任一项所述的电压调节器的叠层封装方法，其特征在于：所述电压调节器为开关型电压调节器。
9.一种电压调节器的叠层封装装置，其特征在于，包括：
一第一芯片，所述第一芯片为一栅极驱动电路与一开关元件的集成芯片，所述第一芯片的正面有多个端子；
一第二芯片，所述第二芯片为另一开关元件，所述第二芯片的正面与背面具有不同极性的端子；
一不导电层和一导电层，分别设置在所述第二芯片背面的两边，分别用以实现第一芯片与第二芯片之间的电学隔离和电学连接；
一第一引线框架和一第二引线框架，所述第一引线框架和所述第二引线框架具有至少一组引脚，所述第一引线框架的背面与所述第二芯片的背面电连接；
一组凸块，分别设置在所述第一芯片正面和第二芯片正面上的端子处，分别用于实现所述第一芯片正面上的端子与第一引线框架上的引脚、以及所述第二芯片正面上的端子与第二引线框架上的部分引脚的相连；
一组电气连接线，用于将所述第一引线框架的引脚与第二引线框架的引脚电性连接；
叠层封装结构，用于将所述第一芯片、第二芯片、导电层、不导电层、多个凸块、第一引线框架、第二引线框架和一组电气连接线进行封装。
10.如权利要求9所述的电压调节器的叠层封装装置，其特征在于，还包括：一印刷电路板，用于与所述第二引线框架的背面相连。
11.如权利要求9所述的电压调节器的叠层封装装置，其特征在于：所述引脚为指状引脚或方块引脚。
12.如权利要求9所述的电压调节器的叠层封装装置，其特征在于：所述导电层与不导电层具有相同厚度。
13.如权利要求9所述的电压调节器的叠层封装装置，其特征在于：所述导电层的面积大于不导电层的面积。
14.如权利要求9所述的电压调节器的叠层封装装置，其特征在于：所述电气连接线为铜柱夹。
15.如权利要求9所述的电压调节器的叠层封装装置，其特征在于：所述凸块为铜柱状凸块、锡凸块、化镍浸金方法制造的凸块其中之一。
CN201310378482.XA 2013-08-27 2013-08-27 电压调节器的叠层封装方法及相应的叠层封装装置 Active CN103441124B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310378482.XA CN103441124B (zh) 2013-08-27 2013-08-27 电压调节器的叠层封装方法及相应的叠层封装装置
TW103113219A TWI534983B (zh) 2013-08-27 2014-04-10 Voltage regulator stack packaging method and the corresponding laminated packaging device
US14/469,742 US9379088B2 (en) 2013-08-27 2014-08-27 Stacked package of voltage regulator and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310378482.XA CN103441124B (zh) 2013-08-27 2013-08-27 电压调节器的叠层封装方法及相应的叠层封装装置

Publications (2)

Publication Number Publication Date
CN103441124A CN103441124A (zh) 2013-12-11
CN103441124B true CN103441124B (zh) 2016-01-06

Family

ID=49694811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310378482.XA Active CN103441124B (zh) 2013-08-27 2013-08-27 电压调节器的叠层封装方法及相应的叠层封装装置

Country Status (3)

Country Link
US (1) US9379088B2 (zh)
CN (1) CN103441124B (zh)
TW (1) TWI534983B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701272B (zh) * 2015-03-23 2017-08-25 矽力杰半导体技术(杭州)有限公司 一种芯片封装组件及其制造方法
CN110993579A (zh) * 2019-11-25 2020-04-10 南京矽力杰半导体技术有限公司 电源模块的封装结构
CN115052420B (zh) * 2022-06-17 2024-01-19 河南驰诚电气股份有限公司 一种电子电路层叠设计的电路板及其设计方法
CN117673003A (zh) * 2022-08-24 2024-03-08 达尔科技股份有限公司 电子组件封装件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1866515A (zh) * 2005-05-20 2006-11-22 恩益禧电子股份有限公司 包含顺序堆叠的模拟半导体芯片和数字半导体芯片的sip型封装及其制造方法
CN101290930A (zh) * 2007-04-19 2008-10-22 英飞凌科技股份公司 包含半导体芯片叠层的半导体器件及其制造方法
CN102646670A (zh) * 2011-05-02 2012-08-22 成都芯源系统有限公司 半导体器件及其制作方法
US8466561B2 (en) * 2006-07-24 2013-06-18 Infineon Technologies Ag Semiconductor module with a power semiconductor chip and a passive component and method for producing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG150395A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
TWI355068B (en) * 2008-02-18 2011-12-21 Cyntec Co Ltd Electronic package structure
US7977802B2 (en) * 2009-03-05 2011-07-12 Stats Chippac Ltd. Integrated circuit packaging system with stacked die and method of manufacture thereof
US8115260B2 (en) * 2010-01-06 2012-02-14 Fairchild Semiconductor Corporation Wafer level stack die package
CN101814480B (zh) 2010-04-16 2011-08-31 杭州矽力杰半导体技术有限公司 一种芯片封装结构及其封装方法
US9524957B2 (en) * 2011-08-17 2016-12-20 Intersil Americas LLC Back-to-back stacked dies
CN102832189B (zh) 2012-09-11 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种多芯片封装结构及其封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1866515A (zh) * 2005-05-20 2006-11-22 恩益禧电子股份有限公司 包含顺序堆叠的模拟半导体芯片和数字半导体芯片的sip型封装及其制造方法
US8466561B2 (en) * 2006-07-24 2013-06-18 Infineon Technologies Ag Semiconductor module with a power semiconductor chip and a passive component and method for producing the same
CN101290930A (zh) * 2007-04-19 2008-10-22 英飞凌科技股份公司 包含半导体芯片叠层的半导体器件及其制造方法
CN102646670A (zh) * 2011-05-02 2012-08-22 成都芯源系统有限公司 半导体器件及其制作方法

Also Published As

Publication number Publication date
CN103441124A (zh) 2013-12-11
US9379088B2 (en) 2016-06-28
TW201511215A (zh) 2015-03-16
US20150062836A1 (en) 2015-03-05
TWI534983B (zh) 2016-05-21

Similar Documents

Publication Publication Date Title
CN102760724B (zh) 一种联合封装的功率半导体器件
CN102376669B (zh) 半导体器件
US8178954B2 (en) Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
CN203882995U (zh) 半导体组件
KR20200047325A (ko) 반도체 디바이스 및 이의 제조 방법
CN202042483U (zh) 一种功率半导体器件的封装结构
CN103000603B (zh) 晶体管结构及其封装方法
CN103824853B (zh) 应用于开关型调节器的集成电路组件
CN103441124B (zh) 电压调节器的叠层封装方法及相应的叠层封装装置
CN103035631A (zh) 联合封装高端和低端芯片的半导体器件及其制造方法
CN102468292B (zh) 一种用于直流-直流转换器的封装体结构
CN104637894A (zh) 具有堆叠电容的金属氧化物半导体场效应晶体管对及方法
CN104681525A (zh) 一种多芯片叠层的封装结构及其封装方法
CN103646942B (zh) 一种应用于功率切换器电路的半导体封装结构
CN104425429A (zh) 具有多层裸片组块的半导体封装
CN102222660B (zh) 双引线框架多芯片共同封装体及其制造方法
CN106298737A (zh) 功率模块封装结构及其制造方法
CN201417772Y (zh) 带门极电阻布局的功率mosfet模块
CN103762214A (zh) 应用于开关型调节器的集成电路组件
CN115881712A (zh) Mcm封装结构及其制作方法
CN207068837U (zh) 共用电极半导体封装结构
CN107768319B (zh) 一种无电气连接芯片的封装结构及方法
CN114823655B (zh) GaN HEMT器件的共源共栅封装结构及方法
CN104332465A (zh) 一种3d封装结构及其工艺方法
CN202183370U (zh) 非互联型多芯片封装二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160118

Address after: 230000, Hefei province high tech Zone, 2800 innovation Avenue, 201 innovation industry park, H2 building, room two, Anhui

Patentee after: Hefei Silicon Microelectronics Technology Co.,Ltd.

Address before: 310012 Wensanlu Road science and technology building, Hangzhou, Zhejiang, No. 90 A1501

Patentee before: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20131211

Assignee: Anhui Xingtai Financial Leasing Co.,Ltd.

Assignor: Hefei Silicon Microelectronics Technology Co.,Ltd.

Contract record no.: X2022340000003

Denomination of invention: Laminated packaging method of voltage regulator and corresponding laminated packaging device

Granted publication date: 20160106

License type: Exclusive License

Record date: 20220418

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Laminated packaging method of voltage regulator and corresponding laminated packaging device

Effective date of registration: 20220422

Granted publication date: 20160106

Pledgee: Anhui Xingtai Financial Leasing Co.,Ltd.

Pledgor: Hefei Silicon Microelectronics Technology Co.,Ltd.

Registration number: Y2022980004560

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20230727

Granted publication date: 20160106

Pledgee: Anhui Xingtai Financial Leasing Co.,Ltd.

Pledgor: Hefei Silicon Microelectronics Technology Co.,Ltd.

Registration number: Y2022980004560

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: Anhui Xingtai Financial Leasing Co.,Ltd.

Assignor: Hefei Silicon Microelectronics Technology Co.,Ltd.

Contract record no.: X2022340000003

Date of cancellation: 20230810