CN207068837U - 共用电极半导体封装结构 - Google Patents

Abstract

本实用新型公开了一种共用电极半导体封装结构，本实用新型通过利用公共电极端连接芯片层中的半导体芯片，使半导体芯片具有一个共用电极，从而实现了一颗元器件代替多颗元器件的方案，具有降低占板面积，提升贴片效率，降低生产成本，提高产品的集成度的优点。

Description

共用电极半导体封装结构

技术领域

本实用新型涉及半导体封装领域，尤其涉及一种共用电极半导体封装结构。

背景技术

随着科学技术的不断发展，半导体在汽车电子、工业测控、电源管理、消费类电子、无线通讯、有线通讯、计算机外设、医疗电子、军工航空航天和安全与身份识别等领域均有广泛运用，而半导体的使用也越来越趋向于小型化和集成化，现有的封装技术一般是通过表面贴装器件(Surface Mounted Devices，SMD)封装器件，而对POE/AC24V等三线电源口的通用防护方案为三颗SMD封装半导体芯片，但是这种方式具有占板面积大，方案成本高，贴片效率低下等缺点，不适合未来小型化的发展趋势。

实用新型内容

本实用新型的主要目的在于提出一种共用电极半导体封装结构，旨在解决现有技术中芯片封装占板面积大，方案成本高，贴片效率低下的技术问题。

为实现上述目的，本实用新型提供一种共用电极半导体封装结构，所述一种共用电极半导体封装结构，包括：

引线框架、公共电极端和芯片层；

所述公共电极端设置在所述芯片层的上方并且所述芯片层的上表面与所述公共电极端电连接；

所述引线框架设置在所述芯片层的下方并且所述芯片层的下表面与所述引线框架电连接。

进一步地，所述共用电极半导体封装结构还包括封装体，所述封装体设置在所述公共电极端上方，所述引线框架、所述公共电极端和所述芯片层均设置于所述封装体内。

进一步地，所述芯片层包括第一芯片子层，所述第一芯片子层包括：M个第一半导体芯片，M为正整数；

所述引线框架包括：与所述第一半导体芯片数量相同的引脚，各引脚与各第一半导体芯片一一对应且电连接。

进一步地，所述第一半导体芯片通过所述公共电极端实现相互连接，以使各第一半导体芯片具有一个共用电极。

进一步地，所述各第一半导体芯片的下表面贴装在所述各引脚上。

进一步地，所述芯片层还包括：第二芯片子层，所述第二芯片子层在所述第一芯片子层上方，所述第二芯片子层包括：第二半导体元器件和第一连接板；

所述第一连接板设置在所述第一芯片子层上方；

所述第一连接板的下表面与所述第一芯片子层的上表面电连接，所述第一连接板的上表面与所述第二半芯片子层的下表面电连接。

进一步地，所述第二芯片子层包括：与所述第一半导体芯片数量相同的第二半导体芯片；

所述第一连接板包括：与所述第二半导体芯片数量相同的连接片；

各第二半导体芯片通过所述第一连接板的连接片分别与所述各第一半导体芯片垂直互联。

进一步地，所述引线框架中同一边的所述各引脚的伸出方向平行，所述引线框架中不同边的所述各引脚的伸出方向相反。

进一步地，所述引线框架中所述各引脚的在所述封装体外的伸出部分均呈折弯状，且所述伸出部分处于同一平面上。

进一步地，所述引线框架中所述各引脚之间设置间隙或绝缘层实行电气绝缘隔离。

本实用新型通过利用公共电极端连接芯片层中的半导体芯片，使半导体芯片具有一个共用电极，从而实现了一颗元器件代替多颗元器件的方案，具有降低占板面积，提升贴片效率，降低生产成本，提高产品的集成度的优点。

附图说明

图1为本实用新型一种共用电极半导体封装结构第一实施例立体结构示意图；

图2为本实用新型一种共用电极半导体封装结构第一实施例二路防护电路图；

图3为本实用新型一种共用电极半导体封装结构第一实施例组装成品图；

图4为本实用新型一种共用电极半导体封装结构第二实施例立体结构示意图；

图5为本实用新型一种共用电极半导体封装结构第二实施例组装成品图；

图6为本实用新型一种共用电极半导体封装结构第三实施例立体结构示意图。

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

本文中提及的方位词“上”、“下”、“上表面”和“下表面”等，仅参考附图的方向进行描述，是为了技术人员更好地了解本实用新型中的各个特征的位置关系，仅仅作为说明目的，而不能理解为对本实用新型的限制。

本文中提到的“第一”和“第二”均是为了方便描述而定义的，本领域技术人员也可以为它们定义其他的任何名称。

参照图1，图1为本实用新型一种共用电极半导体封装结构第一实施例立体结构示意图；

所述共用电极半导体封装结构，包括：引线框架03、公共电极端01和芯片层02；

所述公共电极端01设置在所述芯片层02的上方并且所述芯片层02的上表面与所述公共电极端01电连接；

所述引线框架03设置在所述芯片层02的下方并且所述芯片层02的下表面与所述引线框架03电连接。

进一步地，所述共用电极半导体封装结构还包括封装体00，所述封装体00设置在所述公共电极端01上方，所述引线框架03、所述公共电极端01和所述芯片层02均设置于所述封装体00内。

进一步地，所述芯片层02包括第一芯片子层021，所述第一芯片子层包括：M个第一半导体芯片，M为正整数；

所述引线框架03包括：所述引线框架03包括：与所述第一半导体芯片数量相同的引脚，各引脚与各第一半导体芯片一一对应且电连接。

所述第一半导体芯片通过所述公共电极端01实现相互连接，以使各第一半导体芯片具有一个共用电极。

以三个半导体芯片为例，即当M为3时，所述芯片层02包括第一芯片子层021，所述第一芯片子层021包括半导体芯片0211、半导体芯片0212和半导体芯片0213；

所述引线框架包括：引脚031、引脚032和引脚033；

所述引脚031与所述半导体芯片0211电连接，所述引脚032与所述半导体芯片0212电连接，所述引脚033与所述半导体芯片0213电连接。

需要说明的是，所述公共电极端01可以为不同形状的金属导体，所述芯片层02可以是单层结构或多层结构，通过利用公共电极端01连接芯片层02中的半导体芯片，所述半导体芯片0211、所述半导体芯片0212和所述半导体芯片0213通过所述公共电极端01实现相互连接，以使所述半导体芯片0211、所述半导体芯片0212和所述半导体芯片0213具有一个共用电极，从而实现了一颗元器件代替多颗元器件的方案，具有降低占板面积，提升贴片效率，降低生产成本，提高产品的集成度的优点。

在具体实现中，所述封装体00的材料可以是环氧树脂，当然也可以是陶瓷，还可以是带有绝缘隔离层的金属材料进行封装，当然也可以是其他类型的封装材料，以达到封装的效果，本实施例对此不加以限制；如图1所示，所述公共电极端为一整块金属片，当然也可以用金属导线来代替，所述公共电极端01还可以为其他不同形状的金属导体，以使各第一半导体芯片通过所述公共电极端01实现相互连接具有一个共用电极，本实施例对此不加以限制；所述公共电极端01的材料可以是铜，达到良好的电连接效果，当然还可以是其他材质的材料代替铜以实现电连接的效果，本实施例对此不加以限制；所述第一芯片子层021中包含的所述第一芯片子层021包括半导体芯片0211、半导体芯片0212和半导体芯片0213的芯片类型可以是瞬态二极管(Transient Voltage Suppressor，TVS)芯片，也可以是气体放电管(Gas Discharge Tube，GDT)芯片，还可以是半导体放电管(Thyristor SurgeSuppressors，TSS)芯片，当然还可以是其他类型的半导体芯片，本实施例对此不加以限制。

可以理解的是，在现有POE/AC24V等三线电源口通用防护方案中一般需要三颗SMD封装的TVS芯片，但是占板面积大，方案成本高，不适合未来小型化的发展趋势，但是使用本实用新型方案POE/AC24V等三线电源口防护，使三颗器件缩减为一颗占板面积相当的器件，为客户节省了1/3的印制电路板(Printed Circuit Board，PCB)的板面积及节省了两颗器件的贴片安装费用。

应当理解的是，所述引线框架03包括引脚031、引脚032和引脚033，各引脚之间并不导通，可以通过铜框架实现，也可以通过PCB板实现，还可以通过陶瓷基板或金属化陶瓷片来实现，当然也可以通过其他方式来实现，本实施例对此不加以限制；

在具体实现中，本实用新型一种共用电极半导体封装结构第一实施例二路防护电路图如图2所示，参照图2，L为火线(Live wire，L)，N为零线(Neutral wire，N)，PE是地线(Protecting Earthing，PE)，在对POE/AC24V等三线电源口防护中，所述引脚031至所述引脚032为第一路防护，所述引脚031至所述引脚033为第二路防护，任意两引脚之间可实现一路防护，每路防护可实现相同的电压及功能。

本实施例通过利用公共电极端连接芯片层中的半导体芯片，使半导体芯片具有一个共用电极，从而实现了一颗元器件代替多颗元器件的方案，具有降低占板面积，提升贴片效率，降低生产成本，提高产品的集成度的优点。

基于上述第一实施例，本实用新型一种共用电极半导体封装结构第一实施例组装成品图如图3所示，但是本领域的技术人员应当理解的是，本实用新型的共用电极半导体封装结构还可以是将所述引线框架03和所述公共电极端01上下颠倒过来的结构，在此不再赘述。

所述引线框架03中同一边的所述各引脚的伸出方向平行，所述引线框架03中不同边的所述各引脚的伸出方向相反。

所述引线框架03中所述各引脚的在所述封装体00外的伸出部分均呈折弯状，且所述伸出部分处于同一平面上。

所述引线框架03中所述各引脚之间设置间隙或绝缘层实行电气绝缘隔离。

可以理解的是，所述封装体00设置在所述公共电极端01上方并且所述封装体00将所述引线框架03、所述公共电极端01和所述芯片层02均封装在内；所述引脚031、所述引脚032和所述引脚033在所述封装体00外的伸出部分均呈折弯状，且所述伸出部分处于同一平面上。

需要说明的是，所述共用电极半导体封装结构经过组装、焊接后可以实现所述引脚031、所述引脚032和所述引脚033上的所述半导体芯片0211、所述半导体芯片0212和所述半导体芯片0213实现两两互联。

基于上述第一实施例，提出本实用新型一种共用电极半导体封装结构第二实施例立体结构示意图如图4所示；参照图4，所述共用电极半导体封装结构中所述芯片层02包括第一芯片子层021，所述第一芯片子层021包括：M个第一半导体芯片，M为正整数；

所述引线框架03包括：与所述第一半导体芯片数量相同的引脚，各引脚与各第一半导体芯片一一对应且电连接。

所述第一半导体芯片通过所述公共电极端01实现相互连接，以使所述各第一半导体芯片中的各芯片具有一个共用电极。

所述各第一半导体芯片的下表面贴装在所述各引脚上。

以四个半导体芯片为例，即当M为4时，所述第一芯片子层021还包括半导体芯片0214；

所述引线框架03还包括引脚034，所述引脚034与所述半导体芯片0214电连接。

应当理解的是，通过利用公共电极端01连接芯片层02中的半导体芯片，所述半导体芯片0211、所述半导体芯片0212、所述半导体芯片0213和所述半导体芯片0214通过所述公共电极端01实现相互连接，以使所述半导体芯片0211、所述半导体芯片0212、所述半导体芯片0213和所述半导体芯片0214具有一个共用电极，从而实现了一颗元器件代替多颗元器件的方案，具有降低占板面积，提升贴片效率，降低生产成本，提高产品的集成度的优点。

需要说明的是，所述引脚031的伸出方向与所述引脚034的伸出方向平行，所述引脚032的伸出方向和所述引脚033的伸出方向平行，所述引脚031的伸出方向与所述引脚032的伸出方向相反；所述引脚031、所述引脚032、所述引脚033和所述引脚034处在所述封装体00外的伸出部分均呈折弯状，且所述伸出部分处于同一平面上。

可以理解的是，在所述第一芯片子层021的大小不超过所述公共电极端01的大小的前提下，所述第一芯片子层021中的半导体芯片的数量可以不限，即不仅仅限制在所述第一芯片子层021中的半导体芯片为4个，还可以包括更少或更多的数量，本实施例对此不加以限制。

本实施例通过利用公共电极端连接芯片层中的半导体芯片，使半导体芯片具有一个共用电极，从而实现了一颗元器件代替多颗元器件的方案，具有降低占板面积，提升贴片效率，降低生产成本，提高产品的集成度的优点。

相应地，基于上述第二实施例，本实用新型一种共用电极半导体封装结构第二实施例组装成品图如图5所示；

所述引线框架03中同一边的所述各引脚的伸出方向平行，所述引线框架03中不同边的所述各引脚的伸出方向相反。

所述引线框架03中所述各引脚的在所述封装体00外的伸出部分均呈折弯状，且所述伸出部分处于同一平面上。

所述引线框架03中所述各引脚之间设置间隙或绝缘层实行电气绝缘隔离。

需要说明的是，所述引脚031、所述引脚032、所述引脚033和所述引脚034之间设置间隙或绝缘层实行电气绝缘隔离；所述引脚031、所述引脚032、所述引脚033和所述引脚034之间并不导通，可以通过铜框架实现，也可以通过PCB板实现，还可以通过陶瓷基板或金属化陶瓷片来实现，当然也可以通过其他方式来实现，本实施例对此不加以限制；

可以理解的是，所述封装体00设置在所述公共电极端01上方并且所述封装体00将所述引线框架03、所述公共电极端01和所述芯片层02均封装在内；所述引脚031、所述引脚032、所述引脚033和所述引脚034在所述封装体00外的伸出部分均呈折弯状，且所述伸出部分处于同一平面上。

应当理解的是，所述共用电极半导体封装结构经过组装、焊接后可以实现所述引脚031、所述引脚032、所述引脚033和所述引脚034上的所述半导体芯片0211、所述半导体芯片0212、所述半导体芯片0213和所述半导体芯片0214实现两两互联。

基于上述第二实施例，提出本实用新型一种共用电极半导体封装结构第三实施例立体结构示意图；参照图6，所述共用电极半导体封装结构中

所述芯片层02还包括第二芯片子层022，所述第二芯片子层022在所述第一芯片子层021上方，所述第二芯片子层022包括：第二半导体元器件0221和第一连接板0222；

所述第一连接板0222设置在所述第一芯片子层021上方；

所述第一连接板0222的下表面与所述第一芯片子层021的上表面电连接，所述第一连接板0222的上表面与所述第二半芯片子层022的下表面电连接。

所述第二芯片子层021包括：与所述第一半导体芯片数量相同的第二半导体芯片；

所述第一连接板0222包括：与所述第二半导体芯片数量相同的连接片；

各第二半导体芯片通过所述第一连接板0222的连接片分别与所述各第一半导体芯片垂直互联。以四个所述第二半导体芯片为例，即当所述第二半导体芯片的数量为4时，所述第二芯片子层022中所述第二半导体元器件0221包括：半导体芯片0225、半导体芯片0226、半导体芯片0227和半导体芯片0228；

所述第一连接板0222包括：连接片02221、连接片02222、连接片02223和连接片02224；

所述半导体芯片0225通过所述连接片02221与所述半导体芯片0211垂直互联；所述半导体芯片0226通过所述连接片02222与所述半导体芯片0212垂直互联；所述半导体芯片0227通过所述连接片02223与所述半导体芯片0213垂直互联；所述半导体芯片0228通过所述连接片02224与所述半导体芯片0214垂直互联。

需要说明的是，所述第一连接板0222能够实现所述第二芯片子层022和所述第一芯片子层021的电连接，每两颗垂直重叠的芯片作为一组芯片，互联的方式为串联，所述第一连接板0222的材质可以是焊料片，也可以是铜跳线，还可以是锡膏，以实现芯片之间的连接，当然还可以是其他材料进行连接，本实施例对此不加以限制；所述一种共用电极半导体封装结构第三实施例的组装成品图与图5类似，这里不加以赘述。

可以理解的是，通过将所述第二芯片子层022和所述第一芯片子层021中的芯片两两互联，可以实现电压的增加，使半导体芯片浪涌能力增强。

应当理解的是，在所述第二芯片子层022和所述第一芯片子层021的大小不超过所述公共电极端01的大小的前提下，所述第二芯片子层022和所述第一芯片子层021中的半导体芯片的数量可以不限，即不仅仅限制在所述第二芯片子层022和所述第一芯片子层021中的半导体芯片为4个，还可以包括更少或更多的数量，在工艺条件允许的情况下，每个引脚上的芯片可以为一颗芯片、两颗芯片叠片互联、三颗芯片叠片互联、N颗芯片叠片互联，N为正整数，可实现一颗产品代替二路防护产品、三路防护产品、四路防护产品以及N路护路产品的开发，本实施例对此不加以限制。

本实施例通过利用公共电极端连接芯片层中的半导体芯片，使半导体芯片具有一个共用电极，从而实现了一颗元器件代替多颗元器件的方案，多颗双芯片封装在一起可以实现两两互联，得到较高的电压，使半导体芯片浪涌能力增强，具有降低占板面积，提升贴片效率，降低生产成本，提高产品的集成度的优点。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。

上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

以上仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (10)

1.一种共用电极半导体封装结构，其特征在于，所述共用电极半导体封装结构包括：引线框架、公共电极端和芯片层；

所述公共电极端设置在所述芯片层的上方并且所述芯片层的上表面与所述公共电极端电连接；

所述引线框架设置在所述芯片层的下方并且所述芯片层的下表面与所述引线框架电连接。

2.如权利要求1所述的共用电极半导体封装结构，其特征在于，所述共用电极半导体封装结构还包括封装体，所述封装体设置在所述公共电极端上方，所述引线框架、所述公共电极端和所述芯片层均设置于所述封装体内。

3.如权利要求2所述的共用电极半导体封装结构，其特征在于，所述芯片层包括第一芯片子层，所述第一芯片子层包括：M个第一半导体芯片，M为正整数；

所述引线框架包括：与所述第一半导体芯片数量相同的引脚，各引脚与各第一半导体芯片一一对应且电连接。

4.如权利要求3所述的共用电极半导体封装结构，其特征在于，所述第一半导体芯片通过所述公共电极端实现相互连接，以使各第一半导体芯片具有一个共用电极。

5.如权利要求4所述的共用电极半导体封装结构，其特征在于，所述各第一半导体芯片的下表面贴装在所述各引脚上。

6.如权利要求5所述的共用电极半导体封装结构，其特征在于，所述芯片层还包括：第二芯片子层，所述第二芯片子层在所述第一芯片子层上方，所述第二芯片子层包括：第二半导体元器件和第一连接板；

所述第一连接板设置在所述第一芯片子层上方；

所述第一连接板的下表面与所述第一芯片子层的上表面电连接，所述第一连接板的上表面与所述第二半芯片子层的下表面电连接。

7.如权利要求6所述的共用电极半导体封装结构，其特征在于，所述第二芯片子层包括：与所述第一半导体芯片数量相同的第二半导体芯片；

所述第一连接板包括：与所述第二半导体芯片数量相同的连接片；

各第二半导体芯片通过所述第一连接板的连接片分别与所述各第一半导体芯片垂直互联。

8.如权利要求7所述的共用电极半导体封装结构，其特征在于，所述引线框架中同一边的所述各引脚的伸出方向平行，所述引线框架中不同边的所述各引脚的伸出方向相反。

9.如权利要求8所述的共用电极半导体封装结构，其特征在于，所述引线框架中所述各引脚的在所述封装体外的伸出部分均呈折弯状，且所述伸出部分处于同一平面上。

10.如权利要求9所述的共用电极半导体封装结构，其特征在于，所述引线框架中所述各引脚之间设置间隙或绝缘层实行电气绝缘隔离。