CN114823655B - GaN HEMT器件的共源共栅封装结构及方法 - Google Patents

GaN HEMT器件的共源共栅封装结构及方法 Download PDF

Info

Publication number
CN114823655B
CN114823655B CN202210732002.4A CN202210732002A CN114823655B CN 114823655 B CN114823655 B CN 114823655B CN 202210732002 A CN202210732002 A CN 202210732002A CN 114823655 B CN114823655 B CN 114823655B
Authority
CN
China
Prior art keywords
layer
gan hemt
electrode
source electrode
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210732002.4A
Other languages
English (en)
Other versions
CN114823655A (zh
Inventor
宋亮
朱廷刚
李亦衡
武乐可
章涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Corenergy Semiconductor Co ltd
Original Assignee
Jiangsu Corenergy Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Corenergy Semiconductor Co ltd filed Critical Jiangsu Corenergy Semiconductor Co ltd
Priority to CN202210732002.4A priority Critical patent/CN114823655B/zh
Publication of CN114823655A publication Critical patent/CN114823655A/zh
Application granted granted Critical
Publication of CN114823655B publication Critical patent/CN114823655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本发明涉及一种GaN HEMT器件的共源共栅封装结构及方法，包括：Si MOS器件和GaN HEMT器件；Si MOS器件的源极与GaN HEMT器件的栅极通过第一源极通孔、第二导通线、第二栅极通孔连接；Si MOS器件的漏极与GaN HEMT器件的源极通过第一漏极通孔、第一导通线、第一金属柱、第三导通线和第二源极通孔连接；将Si MOS器件的源极引出作为封装结构的源极引脚；将Si MOS器件的栅极引出作为封装结构的栅极引脚；将GaN HEMT器件的漏极引出作为封装结构的漏极引脚。将GaN HEMT器件和Si MOS器件级联，并结合面板级扇出型先进封装技术，提高器件的开关频率。

Description

GaN HEMT器件的共源共栅封装结构及方法
技术领域
本发明涉及电子器件领域，特别是涉及一种增强型GaN HEMT器件的共源共栅封装结构及方法。
背景技术
随着通信技术的发展，消费者对手机充电器的要求越来越高，同时电动汽车发展势头也非常迅猛，对充电的需求也越来越高，小体积高效率是消费者的主要诉求，快充技术应运而生，目前的快充技术主要采用的主开关管实现，目前主开关管的主流方案是：使用D-mode GaN HEMT合封而成的共源共栅器件。采用GaN基器件可以充分发挥GaN材料耐高温、耐高压、功率密度大、工作频率高的优势，具有非常大的市场潜力。但是现有的共源共栅器件由于陶瓷板的使用，散热性能差而影响开关频率。对此，本发明提出一种增强型GaN HEMT器件的共源共栅封装结构及方法。
发明内容
本发明的目的是提供一种GaN HEMT器件的共源共栅封装结构及方法，采用耗尽型GaN HEMT器件和低压Si MOS器件级联方式，并且采用面板级扇出型先进封装技术，具有无键合、无框架、无基板的优势，可以有效减小寄生参数，提高增强型GaN HEMT器件的开关频率，降低开关损耗。
为实现上述目的，本发明提供了如下方案：
一种GaN HEMT器件的共源共栅封装结构，包括：
依次层叠设置的第一布线层、第一包封层、第一器件层、第二包封层和第二布线层以及贯穿所述第一包封层、所述第一器件层和所述第二包封层的第一金属柱；
所述第一器件层包括Si MOS器件和GaN HEMT器件；所述Si MOS器件的源极和所述GaN HEMT器件的源极均设于靠近所述第二包封层的一侧；
所述第一包封层设有与所述Si MOS器件的漏极相对应的第一漏极通孔；
所述第二包封层设有与所述Si MOS器件的源极和栅极分别对应的第一源极通孔和第一栅极通孔；
所述第二包封层还设有与所述GaN HEMT器件的源极、栅极和漏极分别对应的第二源极通孔、第二栅极通孔和第二漏极通孔；
所述第一布线层包括第一导通线，所述第一导通线的一端通过所述第一漏极通孔与所述Si MOS器件的漏极连接，所述第一导通线的另一端与所述第一金属柱的一端连接；
所述第二布线层包括第二导通线、第三导通线、第一引出线、第二引出线和第三引出线；
所述第二导通线的一端通过所述第一源极通孔与所述Si MOS器件的源极连接；所述第二导通线的另一端通过所述第二栅极通孔与所述GaN HEMT器件的栅极连接；
所述第三导通线的一端通过所述第二源极通孔与所述GaN HEMT器件的源极连接，所述第三导通线的另一端与所述第一金属柱的另一端连接；
所述第一引出线的一端通过所述第一源极通孔与所述Si MOS器件的源极连接；所述第一引出线的另一端作为封装结构的源极引脚；
所述第二引出线的一端通过所述第一栅极通孔与所述Si MOS器件的栅极连接；所述第二引出线的另一端作为所述封装结构的栅极引脚；
所述第三引出线的一端通过所述第二漏极通孔与所述GaN HEMT器件的漏极连接；所述第三引出线的另一端作为所述封装结构的漏极引脚。
一种GaN HEMT器件的共源共栅封装结构，包括：包括：依次层叠设置的第三布线层、第三包封层、第二器件层、第四包封层和第四布线层，贯穿所述第四布线层、所述第四包封层、所述第二器件层和所述第三包封层和所述第三布线层的第二金属柱和第三金属柱；
所述第二器件层包括Si MOS器件和GaN HEMT器件；所述Si MOS器件的源极和所述GaN HEMT器件的衬底侧均设于靠近所述第四包封层的一侧；
所述Si MOS器件的漏极与所述GaN HEMT器件的源极连接；
所述Si MOS器件的栅极与所述第二金属柱的一端连接；所述第二金属柱的另一端贯穿所述第二器件层、所述第三包封层和所述第三布线层后连接封装结构的栅极引脚的引出线；
所述Si MOS器件的源极通过连通线贯穿所述第四包封层和所述第四布线层与所述第三金属柱的一端连接；所述第三金属柱的另一端贯穿所述第二器件层、所述第三包封层和所述第三布线层后连接所述封装结构的源极引脚的引出线；
所述GaN HEMT器件的栅极与所述第三金属柱的另一端连接；
所述GaN HEMT器件的漏极贯穿所述第三包封层和所述第三布线层后连接所述封装结构的漏极引脚的引出线；
所述第三布线层上包括连接所述Si MOS器件的漏极与所述GaN HEMT器件的源极的连通线、连接所述GaN HEMT器件的栅极与所述第三金属柱的另一端的连通线、所述封装结构的栅极引脚的引出线、所述封装结构的源极引脚的引出线和所述封装结构的漏极引脚的引出线；
所述第四布线层上包括连接所述Si MOS器件的源极和所述第三金属柱的连通线。
一种GaN HEMT器件的共源共栅封装方法，包括：
将Si MOS器件和GaN HEMT器件分别减薄至预设厚度，得到减薄后的Si MOS器件和减薄后的GaN HEMT器件；所述减薄后的Si MOS器件和所述减薄后的GaN HEMT器件构成第一器件层；
在所述减薄后的Si MOS器件的漏极一侧和所述减薄后的GaN HEMT器件的硅衬底侧设置第一包封层；
在所述减薄后的Si MOS器件的源极和栅极一侧和所述减薄后的GaN HEMT器件的源极、栅极和漏极一侧设置第二包封层；
在所述第一包封层上设置第一漏极通孔；所述第一漏极通孔用于裸露出所述减薄后的Si MOS器件的漏极；
在所述第二包封层上设置裸露所述减薄后的Si MOS器件的源极的第一源极通孔、裸露所述减薄后的Si MOS器件的栅极的第一栅极通孔和分别裸露所述减薄后的GaN HEMT器件的源极、栅极和漏极的第二源极通孔、第二栅极通孔和第二漏极通孔；
通过打孔、溅射的方式设置贯穿于所述第一包封层、所述第一器件层、所述第二包封层的第一金属柱；
在所述第一包封层上，将所述减薄后的Si MOS器件的漏极与所述第一金属柱的一端连接；
在所述第二包封层上，将所述减薄后的Si MOS器件的源极和所述减薄后的GaNHEMT器件的栅极通过各自对应的通孔进行连接；
所述减薄后的GaN HEMT器件的源极与所述第一金属柱的另一端连接；
将所述减薄后的Si MOS器件的源极和栅极通过化学镀制备布线的方式引出分别作为封装结构源极引脚和栅极引脚；
所述减薄后的GaN HEMT器件的漏极通过化学镀制备布线的方式引出作为所述封装结构漏极引脚。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明提供一种GaN HEMT器件的共源共栅封装结构及方法，其中，使用的是氮化镓器件，寄生电容小，无反向恢复电荷，使得开关速度更快，开关损耗更低；驱动的是低压SiMOS器件，驱动电压范围宽，可以工作在9V，最大可以工作在20V，驱动电压范围变宽提高了可靠性，降低新风险，可供选择的控制集成芯片和驱动集成芯片多；使用耗尽型GaN HEMT器件和低压Si MOS器件级联合封实现高效的高频开关。采用面板级扇出型先进封装的方式，避免合封时使用陶瓷基板造成成本昂贵，器件较厚，散热特性不够优秀的问题，降低了封装成本，减小了器件的厚度，提高了散热性能，面板级扇出型先进封装技术具有无键合、无框架、无基板的优势，可以有效减小寄生参数，实现高效的高频开关。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1提供的GaN HEMT器件与Si MOS器件各金属电极的连接关系第一侧视图；
图2为本发明实施例1提供的GaN HEMT器件与Si MOS器件各金属电极的连接关系第二侧视图；
图3为本发明实施例1提供的GaN HEMT器件与Si MOS器件各金属电极的连接关系第一俯视图；
图4为本发明实施例1提供的一种GaN HEMT器件的共源共栅封装结构示意图；
图5为本发明实施例2提供的GaN HEMT器件与Si MOS器件各金属电极的连接关系第三侧视图；
图6为本发明实施例2提供的GaN HEMT器件与Si MOS器件各金属电极的连接关系第四侧视图；
图7为本发明实施例2提供的GaN HEMT器件与Si MOS器件各金属电极的连接关系第二俯视图；
图8为本发明实施例2提供的GaN HEMT器件与Si MOS器件各金属电极的连接关系第三俯视图；
图9为本发明实施例2提供的GaN HEMT器件与Si MOS器件各金属电极的连接关系仰视图；
图10为本发明实施例3提供的一种GaN HEMT器件的共源共栅封装方法流程图。
附图标记：
100：Si MOS器件；200：GaN HEMT器件；11：第一导通线；2：第一包封层；21：第一漏极通孔；3：第一器件层；4：第二包封层；41：第一源极通孔；42：第一栅极通孔；43：第二源极通孔；44：第二栅极通孔；45：第二漏极通孔；51：第二导通线；52：第三导通线；53：第一引出线；54：第二引出线；55：第三引出线；6：第一金属柱；7：第二金属柱；8：第三金属柱；9：第四金属柱；101：第一连通线；102：第二连通线；103：第三连通线；104：第四连通线；105：第五连通线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种GaN HEMT器件共源共栅封装结构及方法，采用耗尽型GaN HEMT器件200和低压Si MOS器件100级联方式，并且采用面板级扇出型先进封装技术，具有无键合、无框架、无基板的优势，可以有效减小寄生参数，提高增强型GaN HEMT器件200的开关频率，降低开关损耗。
本发明提供一种新型的共源共栅封装方案，即共源共栅结构的封装方案，采用面板级扇出型先进封装技术方案实现耗尽型GaN HEMT器件200和低压Si MOS器件100级联，SiMOS器件100的源极S、栅极G、GaN HEMT器件200的漏极D分别用化学镀制备布线的方式引出，作为封装器件的源极、栅极、漏极，如图1、图2、图3所示。在封装器件布置第一金属柱6，第一金属柱6上方与Si MOS器件100的漏极D相连，下方与GaN HEMT器件200的源极S相连。
封装步骤为：
把Si MOS器件100、GaN HEMT器件200减薄到合适厚度后、正面电极化镀后，正面向下贴附在玻璃基板一侧形成的衬底上，对两个器件背面进行布线，然后对两颗器件进行包封，包封层的材料可以是EMC(Epoxy Molding Compound，环氧树脂模塑料)等具有较好密封性和易塑封性的材料，然后去除玻璃基板衬底，在通过打孔溅射等方式设置金属柱，并对正面化学镀的电极及金属柱进行布线，设置封装器件的引脚。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例1
如图1至4所示，本实施例提供一种GaN HEMT器件的共源共栅封装结构，包括：
依次层叠设置的第一布线层、第一包封层2、第一器件层3、第二包封层4和第二布线层以及贯穿所述第一包封层2、所述第一器件层3和所述第二包封层4的第一金属柱6；
所述第一器件层3包括Si MOS器件100和GaN HEMT器件200；所述Si MOS器件100的源极和所述GaN HEMT器件200的源极均设于靠近所述第二包封层的一侧；
为了便于第一金属柱6的设置以及减小器件的体积，可以要求所述Si MOS器件100和所述GaN HEMT器件200间隔设置；
进一步的，所述第一金属柱6贯穿于所述Si MOS器件100和所述GaN HEMT器件200之间。
作为另一种可选的实施方式，可以将所述GaN HEMT器件200的衬底与所述第一金属柱6连接；所述GaN HEMT器件200的衬底与所述GaN HEMT器件200的源极、栅极和漏极相连。
所述第一包封层2设有与所述Si MOS器件100的漏极相对应的第一漏极通孔21；
所述第二包封层4设有与所述Si MOS器件100的源极和栅极分别对应的第一源极通孔41和第一栅极通孔42；
所述第二包封层4还设有与所述GaN HEMT器件200的源极、栅极和漏极分别对应的第二源极通孔43、第二栅极通孔44和第二漏极通孔45；
所述第一布线层包括第一导通线11，所述第一导通线11的一端通过所述第一漏极通孔21与所述Si MOS器件100的漏极连接，所述第一导通线11的另一端与所述第一金属柱6的一端连接；
所述第二布线层包括第二导通线51、第三导通线52、第一引出线53、第二引出线54和第三引出线55；
所述第二导通线51的一端通过所述第一源极通孔41与所述Si MOS器件100的源极连接；所述第二导通线51的另一端通过所述第二栅极通孔44与所述GaN HEMT器件200的栅极连接；
所述第三导通线52的一端通过所述第二源极通孔43与所述GaN HEMT器件200的源极连接，所述第三导通线52的另一端与所述第一金属柱6的另一端连接；
所述第一引出线53的一端通过所述第一源极通孔41与所述Si MOS器件100的源极连接；所述第一引出线53的另一端作为封装结构的源极引脚；
所述第二引出线54的一端通过所述第一栅极通孔42与所述Si MOS器件100的栅极连接；所述第二引出线54的另一端作为所述封装结构的栅极引脚；
所述第三引出线55的一端通过所述第二漏极通孔45与所述GaN HEMT器件200的漏极连接；所述第三引出线55的另一端作为所述封装结构的漏极引脚。
为了保护Si MOS器件100的漏极与第一金属柱6的连接线、Si MOS器件100的源极与GaN HEMT器件200的栅极的连接线以及GaN HEMT器件200的源极与第一金属柱6的连接线，可以在所述第一布线层的下面设第一塑封层；所述第二布线层的上面还设有第二塑封层；
所述第一塑封层，用于对所述第一导通线11进行塑封；
所述第二塑封层，用于对所述第二导通线51和所述第三导通线52进行塑封；
所述第一引出线53的另一端贯穿所述第二塑封层作为所述封装结构的源极引脚；所述第二引出线54的另一端贯穿所述第二塑封层作为所述封装结构的栅极引脚；所述第三引出线55的另一端贯穿所述第二塑封层作为所述封装结构的漏极引脚。
本实施例中，使用耗尽型GaN HEMT器件200和低压硅器件级联合封实现高效的高频开关；驱动方案驱动电压范围宽，可供选择的控制集成芯片和驱动集成芯片多；相比传统的合封方案此方案采用面板级扇出型先进封装可省掉陶瓷基板，成本低廉，同时减小了封装器件厚度，有利于散热；面板级扇出型先进封装技术具有无键合、无框架、无基板的优势，可以有效减小寄生参数，高频性能优秀。
实施例2
本实施例提供了一种GaN HEMT器件的共源共栅封装结构，封装结构的各层设置与实施例1相同，均包括两个布线层、两个包封层和一个器件层，具体为依次层叠设置的第三布线层、第三包封层、第二器件层、第四包封层和第四布线层，与实施例1不同的是第二器件层上Si MOS器件100和GaN HEMT器件200的放置不同，Si MOS器件100和GaN HEMT器件200各极之间实现连接的方式不同，即布线方式不同。
封装结构包括：依次层叠设置的第三布线层、第三包封层、第二器件层、第四包封层和第四布线层，贯穿所述第四布线层、所述第四包封层、所述第二器件层和所述第三包封层和所述第三布线层的第二金属柱7和第三金属柱8；
如图5至9所示，所述第二器件层包括Si MOS器件100和GaN HEMT器件200；所述SiMOS器件100的源极和所述GaN HEMT器件200的衬底侧均设于靠近所述第四包封层的一侧；
所述Si MOS器件100的漏极与所述GaN HEMT器件200的源极连接；可选的，所述SiMOS器件100的漏极与所述GaN HEMT器件200的源极通过第四金属柱9连接；所述第四金属柱9设于所述第三布线层上。
所述Si MOS器件100的栅极与所述第二金属柱7的一端连接；所述第二金属柱7的另一端贯穿所述第二器件层、所述第三包封层和所述第三布线层后连接封装结构的栅极引脚的引出线，该引出线即实施例1中的第二引出线54；
所述Si MOS器件100的源极通过连通线贯穿所述第四包封层和所述第四布线层与所述第三金属柱8的一端连接；所述第三金属柱8的另一端贯穿所述第二器件层、所述第三包封层和所述第三布线层后连接所述封装结构的源极引脚的引出线，该引出线即实施例1中的第一引出线53；
所述GaN HEMT器件200的栅极与所述第三金属柱8的另一端连接；
所述GaN HEMT器件200的漏极贯穿所述第三包封层和所述第三布线层后连接所述封装结构的漏极引脚的引出线，该引出线即实施例的第三引出线55；
所述第三布线层上包括连接所述Si MOS器件100的漏极与所述GaN HEMT器件200的源极的第一连通线101、连接所述GaN HEMT器件200的栅极与所述第三金属柱8的另一端的第二连通线102、所述封装结构的栅极引脚的引出线、所述封装结构的源极引脚的引出线和所述封装结构的漏极引脚的引出线；
所述第四布线层上包括连接所述Si MOS器件100的源极和所述第三金属柱8的第三连通线103和连接所述Si MOS器件100的栅极和所述第二金属柱7的第四连通线104。
为实现GaN HEMT器件200的衬底与Si MOS器件100的源极共电位，可以将所述GaNHEMT器件200的衬底与所述Si MOS器件100的源极连接，可以通过图8中的第五连通线105连接。
同样的为了保护GaN HEMT器件200与Si MOS器件100之间的连接线，可以在第三布线层的下面和第四布线层的上面设置塑封层，可以参考实施例1中的塑封层设置方式。
实施例3
如图10所示，本实施例提供一种GaN HEMT器件的共源共栅封装方法，包括：
S1：将Si MOS器件100和GaN HEMT器件200分别减薄至预设厚度，得到减薄后的SiMOS器件100和减薄后的GaN HEMT器件200；所述减薄后的Si MOS器件100和所述减薄后的GaN HEMT器件200构成第一器件层3；
S2：在所述减薄后的Si MOS器件100的漏极一侧和所述减薄后的GaN HEMT器件200的硅衬底侧设置第一包封层2；
S3：在所述减薄后的Si MOS器件100的源极和栅极一侧和所述减薄后的GaN HEMT器件200的源极、栅极和漏极一侧设置第二包封层4；
S4：在所述第一包封层2上设置第一漏极通孔21；所述第一漏极通孔21用于裸露出所述减薄后的Si MOS器件100的漏极；
S5：在所述第二包封层4上设置第一源极通孔41、第一栅极通孔42、第二源极通孔43和第二栅极通孔44和第二漏极通孔45；
所述第一源极通孔41用于裸露出所述减薄后的Si MOS器件100的源极；所述第一栅极通孔42用于裸露出所述减薄后的Si MOS器件100的栅极；所述第二源极通孔43用于裸露出所述减薄后的GaN HEMT器件200的源极；所述第二源栅极通孔用于裸露出所述减薄后的GaN HEMT器件200的栅极；所述第二漏极通孔45用于裸露出所述减薄后的GaN HEMT器件200的漏极；
S6：通过打孔、溅射的方式设置贯穿于所述第一包封层2、所述第一器件层3、所述第二包封层4的第一金属柱6；
这里的第一金属柱6还可以是低电阻率通孔，可以在硅片上设置金属通孔；
S7：在所述第一包封层2上，将所述减薄后的Si MOS器件100的漏极与所述第一金属柱6的一端连接；
S8：在所述第二包封层4上，将所述减薄后的Si MOS器件100的源极和所述减薄后的GaN HEMT器件200的栅极通过各自对应的通孔进行连接；
所述减薄后的GaN HEMT器件200的源极与所述第一金属柱6的另一端连接；
将所述减薄后的Si MOS器件100的源极和栅极通过化学镀制备布线的方式引出分别作为封装结构源极引脚和栅极引脚；
所述减薄后的GaN HEMT器件200的漏极通过化学镀制备布线的方式引出作为所述封装结构漏极引脚。
在S8之后还包括：
S9：在所述第一包封层2的下侧设置第一塑封层，在所述第二包封层4的上侧设置第二塑封层；
S10：在所述第二塑封层上，设置用于裸露所述封装结构源极引脚、栅极引脚和漏极引脚的通孔。
需要说明的是，对于实施例2的封装结构的封装方法可以参考该实施例的封装方法，原理基本相同。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种GaN HEMT器件的共源共栅封装结构，其特征在于，包括：
依次层叠设置的第一布线层、第一包封层、第一器件层、第二包封层和第二布线层以及贯穿所述第一包封层、所述第一器件层和所述第二包封层的第一金属柱；
所述第一器件层包括Si MOS器件和GaN HEMT器件；所述Si MOS器件的源极和所述GaNHEMT器件的源极均设于靠近所述第二包封层的一侧；
所述第一包封层设有与所述Si MOS器件的漏极相对应的第一漏极通孔；
所述第二包封层设有与所述Si MOS器件的源极和栅极分别对应的第一源极通孔和第一栅极通孔；
所述第二包封层还设有与所述GaN HEMT器件的源极、栅极和漏极分别对应的第二源极通孔、第二栅极通孔和第二漏极通孔；
所述第一布线层包括第一导通线，所述第一导通线的一端通过所述第一漏极通孔与所述Si MOS器件的漏极连接，所述第一导通线的另一端与所述第一金属柱的一端连接；
所述第二布线层包括第二导通线、第三导通线、第一引出线、第二引出线和第三引出线；
所述第二导通线的一端通过所述第一源极通孔与所述Si MOS器件的源极连接；所述第二导通线的另一端通过所述第二栅极通孔与所述GaN HEMT器件的栅极连接；
所述第三导通线的一端通过所述第二源极通孔与所述GaN HEMT器件的源极连接，所述第三导通线的另一端与所述第一金属柱的另一端连接；
所述第一引出线的一端通过所述第一源极通孔与所述Si MOS器件的源极连接；所述第一引出线的另一端作为封装结构的源极引脚；
所述第二引出线的一端通过所述第一栅极通孔与所述Si MOS器件的栅极连接；所述第二引出线的另一端作为所述封装结构的栅极引脚；
所述第三引出线的一端通过所述第二漏极通孔与所述GaN HEMT器件的漏极连接；所述第三引出线的另一端作为所述封装结构的漏极引脚。
2.根据权利要求1所述的共源共栅封装结构，其特征在于，所述第一布线层的下面还设有第一塑封层；所述第二布线层的上面还设有第二塑封层；
所述第一塑封层，用于对所述第一导通线进行塑封；
所述第二塑封层，用于对所述第二导通线和所述第三导通线进行塑封；
所述第一引出线的另一端贯穿所述第二塑封层作为所述封装结构的源极引脚；所述第二引出线的另一端贯穿所述第二塑封层作为所述封装结构的栅极引脚；所述第三引出线的另一端贯穿所述第二塑封层作为所述封装结构的漏极引脚。
3.根据权利要求1所述的共源共栅封装结构，其特征在于，所述第一金属柱贯穿于所述Si MOS器件和所述GaN HEMT器件之间。
4.根据权利要求1所述的共源共栅封装结构，其特征在于，所述GaN HEMT器件的衬底与所述第一金属柱连接。
5.根据权利要求1所述的共源共栅封装结构，其特征在于，所述GaN HEMT器件的衬底与所述GaN HEMT器件的源极、栅极和漏极相连。
6.根据权利要求1所述的共源共栅封装结构，其特征在于，所述Si MOS器件和所述GaNHEMT器件间隔设置。
7.根据权利要求3所述的共源共栅封装结构，其特征在于，所述GaN HEMT器件的衬底与所述Si MOS器件的源极连接。
8.一种GaN HEMT器件的共源共栅封装结构，其特征在于，包括：依次层叠设置的第三布线层、第三包封层、第二器件层、第四包封层和第四布线层，贯穿所述第四布线层、所述第四包封层、所述第二器件层和所述第三包封层和所述第三布线层的第二金属柱和第三金属柱；
所述第二器件层包括Si MOS器件和GaN HEMT器件；所述Si MOS器件的源极和所述GaNHEMT器件的衬底侧均设于靠近所述第四包封层的一侧；
所述Si MOS器件的漏极与所述GaN HEMT器件的源极连接；
所述Si MOS器件的栅极与所述第二金属柱的一端连接；所述第二金属柱的另一端贯穿所述第二器件层、所述第三包封层和所述第三布线层后连接封装结构的栅极引脚的引出线；
所述Si MOS器件的源极通过连通线贯穿所述第四包封层和所述第四布线层与所述第三金属柱的一端连接；所述第三金属柱的另一端贯穿所述第二器件层、所述第三包封层和所述第三布线层后连接所述封装结构的源极引脚的引出线；
所述GaN HEMT器件的栅极与所述第三金属柱的另一端连接；
所述GaN HEMT器件的漏极贯穿所述第三包封层和所述第三布线层后连接所述封装结构的漏极引脚的引出线；
所述第三布线层上包括连接所述Si MOS器件的漏极与所述GaN HEMT器件的源极的连通线、连接所述GaN HEMT器件的栅极与所述第三金属柱的另一端的连通线、所述封装结构的栅极引脚的引出线、所述封装结构的源极引脚的引出线和所述封装结构的漏极引脚的引出线；
所述第四布线层上包括连接所述Si MOS器件的源极和所述第三金属柱的连通线。
9.根据权利要求8所述的共源共栅封装结构，其特征在于，所述Si MOS器件的漏极与所述GaN HEMT器件的源极通过第四金属柱连接；所述第四金属柱设于所述第三布线层上。
10.一种实现权利要求1至7任一项所述的结构的GaN HEMT器件的共源共栅封装方法，其特征在于，包括：
将Si MOS器件和GaN HEMT器件分别减薄至预设厚度，得到减薄后的Si MOS器件和减薄后的GaN HEMT器件；所述减薄后的Si MOS器件和所述减薄后的GaN HEMT器件构成第一器件层；
在所述减薄后的Si MOS器件的漏极一侧和所述减薄后的GaN HEMT器件的硅衬底侧设置第一包封层；
在所述减薄后的Si MOS器件的源极和栅极一侧和所述减薄后的GaN HEMT器件的源极、栅极和漏极一侧设置第二包封层；
在所述第一包封层上设置第一漏极通孔；所述第一漏极通孔用于裸露出所述减薄后的Si MOS器件的漏极；
在所述第二包封层上设置裸露所述减薄后的Si MOS器件的源极的第一源极通孔、裸露所述减薄后的Si MOS器件的栅极的第一栅极通孔和分别裸露所述减薄后的GaN HEMT器件的源极、栅极和漏极的第二源极通孔、第二栅极通孔和第二漏极通孔；
通过打孔、溅射的方式设置贯穿于所述第一包封层、所述第一器件层、所述第二包封层的第一金属柱；
在所述第一包封层上，将所述减薄后的Si MOS器件的漏极与所述第一金属柱的一端连接；
在所述第二包封层上，将所述减薄后的Si MOS器件的源极和所述减薄后的GaN HEMT器件的栅极通过各自对应的通孔进行连接；
所述减薄后的GaN HEMT器件的源极与所述第一金属柱的另一端连接；
将所述减薄后的Si MOS器件的源极和栅极通过化学镀制备布线的方式引出分别作为封装结构源极引脚和栅极引脚；
所述减薄后的GaN HEMT器件的漏极通过化学镀制备布线的方式引出作为所述封装结构漏极引脚。
CN202210732002.4A 2022-06-27 2022-06-27 GaN HEMT器件的共源共栅封装结构及方法 Active CN114823655B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210732002.4A CN114823655B (zh) 2022-06-27 2022-06-27 GaN HEMT器件的共源共栅封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210732002.4A CN114823655B (zh) 2022-06-27 2022-06-27 GaN HEMT器件的共源共栅封装结构及方法

Publications (2)

Publication Number Publication Date
CN114823655A CN114823655A (zh) 2022-07-29
CN114823655B true CN114823655B (zh) 2022-09-02

Family

ID=82520379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210732002.4A Active CN114823655B (zh) 2022-06-27 2022-06-27 GaN HEMT器件的共源共栅封装结构及方法

Country Status (1)

Country Link
CN (1) CN114823655B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430335A (zh) * 2020-03-22 2020-07-17 华南理工大学 一种叠层结构级联型GaN基功率器件及其封装方法
CN213519942U (zh) * 2020-09-24 2021-06-22 上海芯导电子科技股份有限公司 一种氮化镓器件的封装结构
CN215731692U (zh) * 2021-09-18 2022-02-01 深圳真茂佳半导体有限公司 GaN器件封装结构与电子装置
CN216084887U (zh) * 2021-11-09 2022-03-18 苏州华太电子技术有限公司 一种双管芯合封的共源共栅GaN功率器件
CN114520214A (zh) * 2022-02-11 2022-05-20 深圳市时代速信科技有限公司 一种共源共栅晶体管封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430335A (zh) * 2020-03-22 2020-07-17 华南理工大学 一种叠层结构级联型GaN基功率器件及其封装方法
CN213519942U (zh) * 2020-09-24 2021-06-22 上海芯导电子科技股份有限公司 一种氮化镓器件的封装结构
CN215731692U (zh) * 2021-09-18 2022-02-01 深圳真茂佳半导体有限公司 GaN器件封装结构与电子装置
CN216084887U (zh) * 2021-11-09 2022-03-18 苏州华太电子技术有限公司 一种双管芯合封的共源共栅GaN功率器件
CN114520214A (zh) * 2022-02-11 2022-05-20 深圳市时代速信科技有限公司 一种共源共栅晶体管封装结构

Also Published As

Publication number Publication date
CN114823655A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN102655140B (zh) 多晶片封装
CN102376669B (zh) 半导体器件
CN100495702C (zh) 层迭式双金属氧化物半导体场效应晶体管封装
CN103843122B (zh) 半导体器件
CN100461401C (zh) 半导体器件
CN102005441A (zh) 混合封装栅极可控的半导体开关器件及制备方法
CN102047412B (zh) 三维半导体器件结构及方法
US9735078B2 (en) Device including multiple semiconductor chips and multiple carriers
CN103824853B (zh) 应用于开关型调节器的集成电路组件
CN101866914A (zh) 半导体器件
CN105027276B (zh) 半导体装置
CN108028234A (zh) 半导体芯片、半导体器件以及电子器件
CN110226226A (zh) 由层叠的两个串联连接的芯片形成的集成电路
US9379088B2 (en) Stacked package of voltage regulator and method for fabricating the same
US9275944B2 (en) Semiconductor package with multi-level die block
CN106952880A (zh) 半导体装置及使用其的便携式设备
CN102169873B (zh) 一种应用于功率切换器电路的半导体封装结构
CN203589028U (zh) 用于电池组保护mosfet的公共漏极电源夹件
CN114823655B (zh) GaN HEMT器件的共源共栅封装结构及方法
CN102222660B (zh) 双引线框架多芯片共同封装体及其制造方法
CN110323142A (zh) 功率模块及其制造方法
CN112349603B (zh) 一种功率器件的制作方法、功率器件和电子设备
CN107768340A (zh) 一种功率模块陶瓷衬板
CN114520214A (zh) 一种共源共栅晶体管封装结构
US20210273118A1 (en) Semiconductor Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant