CN100461401C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100461401C
CN100461401C CNB2005100544247A CN200510054424A CN100461401C CN 100461401 C CN100461401 C CN 100461401C CN B2005100544247 A CNB2005100544247 A CN B2005100544247A CN 200510054424 A CN200510054424 A CN 200510054424A CN 100461401 C CN100461401 C CN 100461401C
Authority
CN
China
Prior art keywords
support plate
semiconductor element
mentioned
transistor
type surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100544247A
Other languages
English (en)
Other versions
CN1674279A (zh
Inventor
岩渕昭夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN1674279A publication Critical patent/CN1674279A/zh
Application granted granted Critical
Publication of CN100461401C publication Critical patent/CN100461401C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体器件，其特征在于，包括：由导电性材料形成的第一支持板(11)，在第一支持板(11)上粘贴其一个主表面的第一半导体开关元件(1)，由导电性材料形成、并且粘贴在第一半导体开关元件(1)的另一个主表面上的第二支持板(12)，在第二支持板(12)上粘贴其一个主表面的第二半导体开关元件(2)，由导电性材料形成且粘贴在上述第二半导体开关元件(2)的另一个主表面上的第三支持板(13)，以及粘贴在该第三支持板(13)上的控制元件(5)。第一支持板(11)和第二支持板(12)分别具有与控制元件(5)电连接的引线端子(21a、21b、21c、22a、22b)，上述控制元件(5)交替地对上述第一半导体开关元件(1)和第二半导体开关元件(2)进行导通·截止控制。

Description

半导体器件
技术领域
本发明涉及一种在高度方向上层叠多个功率半导体元件而形成的小型化半导体器件。
背景技术
在由单一半导体器件构成图3所示的H型桥式电路(10)(全桥式)电路的情况下，H型桥式电路(10)包括高压端侧的第一晶体管(1)及第三晶体管(3)，和低压端侧的第二晶体管(2)及第四晶体管(4)。在第一晶体管(1)的源极端子和第二晶体管(2)的漏极端子的连接点(A1)、第三晶体管(3)的源极端子和第四晶体管(4)的漏极端子的连接点(A2)之间连接有负载(6)。
当操作H型桥式电路(10)时，通过使第一晶体管(1)及第四晶体管(4)，和第二晶体管(2)及第三晶体管(3)交替导通/截止动作而进行切换操作，在连接点(A1)和(A2)之间交替流过反向电流，从而能够使负载(6)工作。假如进行这样的切换操作，使用直流电压源，就能够点亮在连接点(A1)和(A2)之间连接的冷阴极荧光放电管等。
当由单一半导体器件构成图3中所示的H型桥式电路(10)时，由于在支持板上(未图示)排列配置4个晶体管(1-4)和用于控制它们的IC，所以就存在增大半导体器件的平面尺寸的缺点。特别是，在仅在支持板的一个侧面侧配置引线端子的半导体器件结构中，就显著增大了平面尺寸。以下的专利文献1就示出了一种通过非导电性粘接剂层叠2个半导体元件的半导体器件。使用专利文献1中所示的2个半导体元件的层叠技术，就能够缩小半导体器件的平面尺寸。但是，在构成冷阴极荧光放电管的照明电路等的H型桥式电路中，就必须在半导体元件中流过比较大的电流，通常就会使用功率开关元件。在使用这种功率开关元件的H型桥式电路中，若只是层叠半导体元件，动作时半导体元件就会集中发热，不能获得良好的散热特性，会有半导体元件的电特性劣化的可能。对于此，下述的专利文献2示出了一种在支持板上错位层叠2个半导体元件、在上层的半导体元件和支持板之间配置有金属制的隔片的半导体器件。利用金属制的隔片，就能够降低半导体器件工作时产生的半导体元件的发热。
专利文献1  特开昭55-111151号公报
专利文献2  特开2002-373968公报
但是，即使在专利文献2的半导体器件中，对上层半导体元件而言也不能获得充分的散热效果。此外，在专利文献2的半导体器件中，由于在支持板的背面另外设计与外部端子连接的引线端子，利用细引线将半导体元件的各个电极连接到最下层的支持板，电连接半导体元件的各个电极和外部端子，所以增加了细引线布线、使布线变得复杂，从而降低了布线设计的自由度。此外，在根据专利文献2的半导体器件构成H型桥式电路的情况下，就必然需要层叠的两组半导体元件(开关元件)和控制用IC，因而存在连接控制用IC和半导体元件的细引线的布线距离增长的问题。一旦细引线的连接距离增大，就会导致因细引线的电阻成分而产生的功率损失增加及因电感成分而产生的高频动作特性下降。
发明内容
由此，本发明的目的在于提供一种能够在小面积上层叠多个半导体元件且在良好散热特性下进行工作的半导体器件。此外，本发明的目的在于提供一种通过缩短并简化细引线布线，来降低电阻和功率损失的半导体器件。
根据本发明的半导体器件，包括：由导电性材料形成的第一支持板(11)，在第一支持板(11)上粘贴其一个主表面的第一半导体开关元件(1)，由导电性材料形成、并且粘贴在第一半导体开关元件(1)的另一个主表面上的第二支持板(12)，在第二支持板(12)上粘贴其一个主表面的第二半导体开关元件(2)，由导电性材料形成且粘贴在上述第二半导体开关元件(2)的另一个主表面上的第三支持板(13)，以及粘贴在该第三支持板(13)上的控制元件(5)。第一支持板(11)和第二支持板(12)分别具有与控制元件(5)电连接的引线端子(21a、21b、21c、22a、22b)，上述控制元件(5)交替地对上述第一半导体开关元件(1)和第二半导体开关元件(2)进行导通/截止控制。由于在第一支持板(11)上粘贴第一半导体元件(1)、在第一半导体元件(1)之上粘贴第二支持板(12)、在第二支持板(12)上以立体状层叠第二半导体元件(2)，因此就能够减小半导体器件的平面尺寸。此外，由于第二支持板(12)具有作为第二半导体元件(2)的散热板的良好功能，因此就提高了散热特性。并且，由于第一支持板(11)和第二支持板(12)分别具有与第一半导体元件(1)和第二半导体元件(2)电连接的引线端子(21a、21b、21c、22a、22b)，因此就能使布线简化。
优选第二支持板(12)具有与第二支持板(12)连结且与第一半导体元件(1)和第二半导体元件(2)电连接的引线端子(22b)。当交替导通/截止控制作为第一半导体元件(1)和第二半导体元件(2)的第一半导体开关元件(1)和第二半导体开关元件(2)时，就能够通过第一支持板(11)及第二支持板(12)良好地释放第一半导体元件(1)和第二半导体元件(2)的发热。在第二半导体元件(2)的另一个主表面上隔着第三支持板(13)配置控制元件(5)，并在第一半导体元件(1)和第二半导体元件(2)上形成开放区域(31、32)，因此，假如通过细引线(7)电连接控制元件(5)和第一半导体元件(1)及第二半导体元件(2)的开放区域(31、32)，就会缩短细引线(7)的连接距离，从而能够实现功率损失的降低、高频特性的提高。此外，假如通过第二支持板(12)电连接第一半导体元件(1)和第二半导体元件(2)，则第二支持板(12)就成为了第一半导体元件(1)和第二半导体元件(2)的连接导体，从而能够进一步降低功率损失、提高高频特性。
此外，根据本发明的半导体器件，包括：由导电性材料形成的第一支持板(11)，在第一支持板(11)上粘贴其每一个主表面的第一半导体元件(1)和第三半导体元件(3)，由导电性材料形成、并且粘贴在第一半导体元件(1)的另一个主表面上的第二支持板(12)，由导电性材料形成、并且粘贴在第三半导体元件(3)的另一个主表面上的第四支持板(14)，在第二支持板(12)上粘贴其一个主表面的第二半导体元件(2)，在第四支持板(14)上粘贴其一个主表面的第四半导体元件(4)。构成H型桥式电路的第一半导体元件(1)及第四半导体元件(4)和第二半导体元件(2)及第三半导体元件(3)交替进行切换工作。因此，就能够以散热特性优良且小型化的单一半导体器件形成H型桥式电路。优选在第一半导体元件(1)、第二半导体元件(2)、第三半导体元件(3)和第四半导体元件(4)上设有开放区域(31、32、33、34)，通过细引线(7)电连接控制元件(5)和第一半导体元件(1)、第二半导体元件(2)、第三半导体元件(3)及第四半导体元件(4)的开放区域(31、32、33、34)。由此，缩短细引线(7)的连接距离、就可获得降低功率损失且提高高频特性的H型桥式电路的半导体器件。
附图说明
图1是表示根据本发明的半导体器件的一个实施方式的平面图。
图2是图1的X-X线的截面图。
图3是表示H型桥式电路的电路图。
具体实施方式
以下，参照图1和图2来说明构成图3所示的H型桥式电路的本发明的半导体器件的实施方式。在图1和图2中，与图3中所示部分相同的位置，赋予相同的符号。
如图1和图2中所示，半导体器件包括：第一支持板(11)，在第一支持板(11)上粘贴的第一晶体管(1)，在第一晶体管(1)上粘贴的第二支持板(12)，在第二支持板(12)上粘贴的第二晶体管(2)，与第一晶体管(1)具有一定间隔地并行进粘贴在第一支持板(11)上的第三晶体管(3)，在第三晶体管(3)上粘贴的第四支持板(14)，在第四支持板(14)上粘贴的第四晶体管(4)，在第二晶体管(2)和第四晶体管(4)上粘贴的第三支持板(13)，以及在第三支持板(13)上粘贴的作为控制元件的控制IC(5)。在具体说明根据本发明的半导体器件的本实施方式中，虽然将第一半导体元件、第二半导体元件、第三半导体元件和第四半导体元件分别作为第一晶体管、第二晶体管、第三晶体管和第四晶体管来进行说明，但是，可以分别利用双极型晶体管、场效应晶体管(MOS、IGBT)、晶闸管、三端双向晶闸管开关元件等半导体元件来构成这些半导体元件。
各晶体管(1，2，3，4)由各支持板(11，12，13，14)夹持来进行配置。第一支持板(11)、第二支持板(12)、第三支持板(13)和第四支持板(14)由铜、铝及其合金等散热性较高的导电性材料以板状来形成，分别具有各自的引线端子(21a、21b、21c、22a、22b、23a、23b、23c、24a、24b)。第二支持板(12)和第四支持板(14)具有比第一支持板(11)更小面积的上表面和下表面，第三支持板(13)具有比第二支持板(12)和第四支持板(14)更大且比第一支持板(11)更小面积的上表面和下表面。
控制元件(5)由半导体集成电路构成，对第一晶体管(1)、第二晶体管(2)、第三晶体管(3)和第四晶体管(4)的各个基极施加控制信号，以便导通/截止控制各个晶体管。在本实施方式中，由于第一晶体管(1)及第二晶体管(2)和第三晶体管(3)及第四晶体管(4)构成H型桥式电路，控制元件(5)交替切换操作第一晶体管(1)及第四晶体管(4)和第三晶体管(3)及第二晶体管(2)，因此就能够抑制第一晶体管(1)至第四晶体管(4)同时产生的热量。第一晶体管(1)至第四晶体管(4)是构成图3所示的H型桥式电路(10)的4个功率晶体管的例如Nch-MOSFET等的晶体管。
如图2中所示，第一晶体管(1)，其一个主表面的漏极端子粘贴在第一支持板(11)上，并将第二支持板(12)的下表面粘贴在其另一个主表面的源极端子。第二晶体管(2)，其一个主表面的漏极端子粘贴在第二支持板(12)上，并将第三支持板(13)的下表面粘贴在其另一个主表面的源极端子。同样，第三晶体管(3)，其一个主表面的漏极端子粘贴在第一支持板(11)上，并将第四支持板(14)的下表面粘贴在其另一个主表面的源极端子。第四晶体管(4)，其一个主表面的漏极端子粘贴在第四支持板(14)上，并将第三支持板(13)的下表面粘贴在其另一个主表面的源极端子。控制元件(5)，其一个主表面粘贴在第三支持板(13)上，被配置在最上部。利用由焊料或导电膏形成的导电性粘接剂(15)粘贴并且电连接各晶体管(1、2、3、4)和支持板(11、12、13、14)。相对于此，控制元件(5)由绝缘性粘接剂(18)机械粘贴在第三支持板(13)上，并与第三支持板(13)电隔离。再有，第三支持板(13)能够作为控制元件(5)的接地电极。
在支持板(11、12、13、14)的下表面，设有从下表面突起的连接部(16)。利用连接部(16)，就可以防止导电性粘接剂(15)在各晶体管(1、2、3、4)的主表面上过于扩宽。由于各晶体管(1、2、3、4)层叠为立体状，因此就能够减小各晶体管(1、2、3、4)占用各支持板(11、12、13、14)的面积并且提高集成度，使半导体器件小型化。在构成H型桥式电路的本实施方式的半导体器件中，与以平面排列半导体元件的现有半导体器件相比，能够将封装面积缩小到约三分之一，能够大幅度地小型化。
如图1中所示，第一支持板(11)包括：与第一支持板(11)成为一体且接近第一晶体管(1)而形成的1个引线端子(21b)，以及离开第一支持板(11)且分别接近第一晶体管(1)和第三晶体管(3)而形成的2个引线端子(21a、21c)。第二支持板(12)包括：与第二支持板(12)成为一体而形成的1个引线端子(22b)，以及离开第二支持板(12)而形成的1个引线端子(22a)。同样，第四支持板(14)包括：与第四支持板(14)成为一体而形成的1个引线端子(24b)，以及离开第四支持板(14)而形成的1个引线端子(24a)。第三支持板(13)包括：与第三支持板(13)成为一体而形成的1个引线端子(23b)，以及离开第三支持板(13)且分别接近第一晶体管(1)及第二晶体管(2)和第三晶体管(3)及第四晶体管(4)而形成的2个引线端子(23a、23c)。从各支持板(11、12、13、14)向相同方向延伸而形成各个引线端子(21a、21b、21c、22a、22b、23a、23b、23c、24a、24b)。
第一晶体管(1)、第二晶体管(2)、第三晶体管(3)和第四晶体管(4)在粘贴有第二支持板(12)、第三支持板(13)或第四支持板(14)的另一个主表面上分别具有未粘贴支持板(12、13、14)的开放区域(31、32、33、34)，并且通过由金或铝等形成的细引线(7)电连接控制元件(5)和各个晶体管(1、2、3、4)的开放区域(31、32、33、34)。由于可以通过开放区域(31、32、33、34)将细引线(7)电连接到各个晶体管(1、2、3、4)的另一个主表面，因此就简化了细引线(7)的布线，提高了设计自由度。此外，由于可以缩短细引线(7)的长度，因此就能实现功率损失的降低、高频特性的提高。此外，由于第二支持板(12)和第四支持板(14)分别具有作为第一晶体管(1)和第二晶体管(2)的连接体、第三晶体管(3)和第四晶体管(4)的连接体的功能，因此与细引线(7)相比较，能以更大面积在半导体元件之间进行连接，就能够进一步很好地降低电流路径的阻抗和电感。
如图1和图2中所示，利用具有环氧树脂等的较高耐热性的树脂形成的树脂封装体(8)来覆盖各个元件(1、2、3、4，5)和支持板(11、12、13、14)以及引线端子(21a、21b、21c、22a、22b、23a、23b、23c、24a、24b)的一端。如图2中所示，虽然没有利用树脂封装体(8)来覆盖第一支持板(11)的下表面，但也可以在其它实施方式中进行覆盖。并且，也可以分别按不同的厚度来形成各个支持板(11、12、13、14)的厚度。
在本实施方式中，当制造半导体器件时，制备利用模压成型或冲切成型等加工方法、由铜、铝及其合金等材料形成的薄板形成的、含有引线端子(21a、21b、21c、22a、22b、23a、23b、23c、24a、24b)和支持板(11、12、13、14)的引线框架。通过众所周知的芯片焊接方法，在各支持板(11、12、13、14)的上表面上例如利用导电性粘接剂(15)粘接各晶体管(1、2、3、4)，分别形成粘贴第一晶体管(1)和第三晶体管(3)的第一支持板(11)、粘贴第二晶体管(2)的第二支持板(12)、粘贴第四晶体管(4)的第四支持板(14)以及粘贴控制元件(5)的第三支持板(13)。然后，如图1中所示，例如利用导电性粘接剂(15)，依次粘接并层叠支持板(11、12、13、14)和晶体管(1、2、3、4)的各个层叠体。接着，利用众所周知的引线键合方法，用细引线(7)连接在控制元件(5)的主表面上设置的控制端子、和在各晶体管(1、2、3、4)的开放区域(31、32、33、34)上设置的控制端子及引线端子(21a、21b、21c、22a、22b、23a、23b、23c、24a、24b)。此后，利用众所周知的传递模塑方法，用由例如环氧树脂形成的树脂封装体(8)来封装各支持板(11、12、13、14)和元件(1、2、3、4、5)，就可获得图1和图2的半导体器件。由树脂封装体(8)来覆盖半导体器件的整体，从树脂封装体(8)向外部引出引线端子(21a、21b、21c、22a、22b、23a、23b、23c、24a、24b)的另一端，形成连接外部端子的外部引线。也可以将一部分弯折或弯曲按同一高度位置形成图1中所示的引线端子(21a、21b、21c、22a、22b、23a、23b、23c、24a、24b)。通过使引线端子(21a、21b、21c、22a、22b、23a、23b、23c、24a、24b)的另一端的高度一致，良好地用模具夹持，就能够铸模成型为树脂封装体(8)。
在本实施方式中，如图2和图3中所示，在高压端侧的第一晶体管(1)和第三晶体管(3)之上，粘贴低压端侧的第二晶体管(2)和第四晶体管(4)，在第二晶体管(2)和第四晶体管(4)之上粘贴控制元件(5)。第二支持板(12)成为第一晶体管(1)的源极端子和第二晶体管(2)的漏极端子的连接点(A1)，第四支持板(14)成为第三晶体管(3)的源极端子和第四晶体管(4)的漏极端子的连接点(A2)，第二支持板(12)的引线端子(22b)和第四支持板(14)的引线端子(24b)连接到负载(6)。第一晶体管(1)至第四晶体管(4)的各个栅极端子连接到控制元件(5)，接收来自控制元件(5)的控制信号。工作时，第一支持板(11)的引线端子(21b)连接到未图示出的直流电源的正极端子，第三支持板(13)的引线端子(23b)连接到接地端子。当第一晶体管(1)和第四晶体管(4)导通时，第二晶体管(2)和第三晶体管(3)就变成了截止，同一方向的电流(I1)流到负载(6)，此后，当第一晶体管(1)和第四晶体管(4)切换为截止、第二晶体管(2)和第三晶体管(3)切换为导通时，另一个方向的电流(I2)就流到负载(6)，就利用交流电流来使负载(6)工作。通过使第一晶体管(1)和第四晶体管(4)同时进行开关动作，使第三晶体管(3)和第二晶体管(2)同时进行开关动作，同时使第一晶体管(1)及第四晶体管(4)和第三晶体管(3)及第二晶体管(2)交替进行开关动作，就能够用交流电流来驱动与直流电源连接的H型桥式电路(10)的例如冷阴极荧光放电管的负载(6)。此时，通过各支持板(11、12、13、14)充分释放半导体器件工作时产生的热，就能够防止各元件(1、2、3、4、5)的电特性的劣化。
可以改变本发明的上述实施方式。例如，代替MOSFET，可以使用绝缘栅极型双极晶体管(IGBT)或常规的双极晶体管。此外，虽然作为晶体管示出了第一半导体元件(1)至第四半导体元件(4)，但也可以是含有晶体管等的开关元件和其它半导体元件的组合元件(IC)。
本发明的半导体器件能够良好地适用于在冷阴极荧光放电管的驱动装置中使用的多片功率IC等的半导体器件。

Claims (7)

1.一种半导体器件，其特征在于，包括：
由导电性材料形成的第一支持板，在该第一支持板上粘贴其一个主表面的第一半导体开关元件，由导电性材料形成并且粘贴在上述第一半导体开关元件的另一个主表面上的第二支持板，在该第二支持板上粘贴其一个主表面的第二半导体开关元件，由导电性材料形成且粘贴在上述第二半导体开关元件的另一个主表面上的第三支持板，以及粘贴在该第三支持板上的控制元件；
上述第一支持板和第二支持板分别具有与上述控制元件电连接的引线端子；
上述控制元件交替地对上述第一半导体开关元件和第二半导体开关元件进行导通/截止控制。
2.根据权利要求1所述的半导体器件，通过上述第二支持板来电连接上述第一半导体开关元件和上述第二半导体开关元件。
3.根据权利要求1所述的半导体器件，上述第一半导体开关元件和第二半导体开关元件在粘贴上述第二支持板或第三支持板的另一个主表面上分别具有不粘贴上述第二支持板或第三支持板的开放区域，
上述控制元件和上述第一半导体开关元件及第二半导体开关元件的开放区域通过细引线电连接。
4.一种半导体器件，其特征在于，包括：
由导电性材料形成的第一支持板，在该第一支持板上粘贴其各自一个主表面的第一半导体元件和第三半导体元件，由导电性材料形成并且粘贴在上述第一半导体元件的另一个主表面上的第二支持板，由导电性材料形成并且粘贴在上述第三半导体元件的另一个主表面上的第四支持板，在上述第二支持板上粘贴其一个主表面的第二半导体元件，在上述第四支持板上粘贴其一个主表面的第四半导体元件，由导电性材料形成且粘贴在上述第二半导体元件的另一个主表面上的第三支持板，以及粘贴在该第三支持板上的控制元件；
上述第一半导体元件和第二半导体元件以及上述第三半导体元件和第四半导体元件构成H型桥式电路，
上述第一半导体元件和第四半导体元件与上述第三半导体元件和第二半导体元件交替进行开关操作。
5.一种半导体器件，其特征在于，包括：由导电性材料形成的第一支持板，在该第一支持板上粘贴其各自一个主表面的第一半导体元件和第三半导体元件，由导电性材料形成并且粘贴在上述第一半导体元件的另一个主表面上的第二支持板，由导电性材料形成并且粘贴在上述第三半导体元件的另一个主表面上的第四支持板，在上述第二支持板上粘贴其一个主表面的第二半导体元件，在上述第四支持板上粘贴其一个主表面的第四半导体元件，由导电性材料形成并且粘贴在上述第二半导体元件和第四半导体元件的另一个主表面上的第三支持板，粘贴在该第三支持板上的控制元件。
6.根据权利要求5所述的半导体器件，通过上述第二支持板电连接上述第一半导体元件和上述第二半导体元件，通过上述第四支持板电连接上述第三半导体元件和第四半导体元件。
7.根据权利要求5或6所述的半导体器件，上述第一半导体元件、上述第二半导体元件、上述第三半导体元件及上述第四半导体元件在粘贴上述第二支持板、第三支持板或上述第四支持板的另一个主表面上分别具有不粘贴上述第二支持板、第三支持板或上述第四支持板的开放区域，
上述控制元件和上述第一半导体元件、第二半导体元件、上述第三半导体元件及上述第四半导体元件的开放区域通过细引线电连接。
CNB2005100544247A 2004-03-24 2005-03-10 半导体器件 Expired - Fee Related CN100461401C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004086699 2004-03-24
JP2004086699A JP4061551B2 (ja) 2004-03-24 2004-03-24 半導体装置

Publications (2)

Publication Number Publication Date
CN1674279A CN1674279A (zh) 2005-09-28
CN100461401C true CN100461401C (zh) 2009-02-11

Family

ID=35046667

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100544247A Expired - Fee Related CN100461401C (zh) 2004-03-24 2005-03-10 半导体器件

Country Status (2)

Country Link
JP (1) JP4061551B2 (zh)
CN (1) CN100461401C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951375B2 (ja) * 1990-07-31 1999-09-20 古河電気工業株式会社 低風騒音低コロナ騒音架空電線
JP2007116013A (ja) * 2005-10-24 2007-05-10 Renesas Technology Corp 半導体装置及びそれを用いた電源装置
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
JP5273095B2 (ja) * 2010-05-24 2013-08-28 株式会社デンソー 半導体装置
JP2013232445A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体装置
JP5487290B2 (ja) * 2012-12-21 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6261309B2 (ja) 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
JP5880664B1 (ja) * 2014-10-31 2016-03-09 サンケン電気株式会社 半導体装置
JP5880663B1 (ja) * 2014-10-31 2016-03-09 サンケン電気株式会社 半導体装置
JP7156230B2 (ja) * 2019-10-02 2022-10-19 株式会社デンソー 半導体モジュール
JP7332537B2 (ja) 2020-06-03 2023-08-23 三菱電機株式会社 パワーモジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186289A (ja) * 1995-12-28 1997-07-15 Lucent Technol Inc 多層積層化集積回路チップ組立体
US20030127719A1 (en) * 2002-01-07 2003-07-10 Picta Technology, Inc. Structure and process for packaging multi-chip
US6621169B2 (en) * 2000-09-04 2003-09-16 Fujitsu Limited Stacked semiconductor device and method of producing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186289A (ja) * 1995-12-28 1997-07-15 Lucent Technol Inc 多層積層化集積回路チップ組立体
US6621169B2 (en) * 2000-09-04 2003-09-16 Fujitsu Limited Stacked semiconductor device and method of producing the same
US20030127719A1 (en) * 2002-01-07 2003-07-10 Picta Technology, Inc. Structure and process for packaging multi-chip

Also Published As

Publication number Publication date
CN1674279A (zh) 2005-09-28
JP4061551B2 (ja) 2008-03-19
JP2005277014A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
CN100461401C (zh) 半导体器件
US7298027B2 (en) SMT three phase inverter package and lead frame
CN1855476B (zh) 半导体装置
CN105283956B (zh) 具有竖直堆叠的半导体芯片的集成化多路输出电源转换器
US7443014B2 (en) Electronic module and method of assembling the same
US9842797B2 (en) Stacked die power converter
US8810013B2 (en) Integrated power converter package with die stacking
JP3646023B2 (ja) 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケージとリードフレーム
CN100373604C (zh) 高功率mcm封装
US7095099B2 (en) Low profile package having multiple die
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US9468087B1 (en) Power module with improved cooling and method for making
JP3941728B2 (ja) 電力用半導体装置
CN105981170A (zh) 具有半导体芯片端子的dc-dc转换器
US8476752B2 (en) Package structure for DC-DC converter
US10504823B2 (en) Power semiconductor device with small contact footprint and the preparation method
JP6534677B2 (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
CN110880496B (zh) 电机用模制智能电源模块
JP4709349B2 (ja) 半導体ダイハウジング装置
CN114823655B (zh) GaN HEMT器件的共源共栅封装结构及方法
JP2005051109A (ja) パワー半導体モジュール
CN109427744B (zh) Ipm模块、车辆及ipm模块的制作方法
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
US7821114B2 (en) Multiphase synchronous buck converter
CN207124193U (zh) Ipm模块及车辆

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20200310

CF01 Termination of patent right due to non-payment of annual fee