JP2005051109A - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP2005051109A
JP2005051109A JP2003282638A JP2003282638A JP2005051109A JP 2005051109 A JP2005051109 A JP 2005051109A JP 2003282638 A JP2003282638 A JP 2003282638A JP 2003282638 A JP2003282638 A JP 2003282638A JP 2005051109 A JP2005051109 A JP 2005051109A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor element
lead frame
semiconductor module
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003282638A
Other languages
English (en)
Inventor
Ryutaro Arakawa
竜太郎 荒川
Toshihiko Uno
利彦 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003282638A priority Critical patent/JP2005051109A/ja
Publication of JP2005051109A publication Critical patent/JP2005051109A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】パワー半導体の入出力用外部リード端子の形状をスリット状にすることで、寄生インダクタンスによる大電流スイッチング時の過渡的な電圧ノイズを削減し、簡易な構造で高品質・高性能の特性が得られるパワー半導体モジュールを提供する。
【解決手段】パワーモジュールの回路接続パターンと少なくとも３本以上の外部接続用リード端子とを有するリードフレーム上に少なくとも１つ以上のパワー半導体素子と前記パワー半導体素子のドライバ用ＩＣとを搭載して各素子をワイヤで電気的に接続し、樹脂により一括モールド封止されたパワー半導体モジュールであって、前記リードフレームには、前記パワー半導体素子および前記ドライバ用ＩＣとが搭載された面と反対側の面に、外部放熱装置との電気的絶縁を図るための絶縁層が設けられており、前記外部リード端子のうち前記パワー半導体素子の入出力端子にあたる部分にスリットないしは溝が形成されている。
【選択図】図３

Description

本発明は、パワー半導体モジュール、特に高周波数で大電流をドライブするパワー半導体モジュールに関する。
従来の一体樹脂成型タイプのパワー半導体モジュールは、例えば特許文献１〜４等に示されている。図５に従来の技術におけるパワー半導体モジュールの外観を示すとともに、その製造方法について以下に説明する。
０．５ｍｍ程度の銅板を金型で打ち抜き、配線パターン及び外部接続用リード端子が一体となったリードフレームを形成する。
このリードフレーム上にパワー半導体素子およびパワー半導体素子のドライバＩＣを高温はんだ、もしくはＡｇペーストを用いてダイボンドし、ＡｌワイヤもしくはＡｕワイヤ等の金属細線で、パワー半導体素子の電極部と外部リード端子及びドライバＩＣの電極部とドライバＩＣのコントロール用外部リード端子とを電気的に接続してモジュールの内部結線回路を完成させる。この後、パワー半導体素子が実装されたリードフレームを、樹脂封止金型にセットしてエポキシ樹脂でトランスファー一括成型を行う。
次に、この樹脂封止されたリードフレームをカット・ベンド金型にセットして、リードフレームのリード端子連結部を切断し、リード端子を所定の形状・寸法に曲げ加工する。
図５に示したパワー半導体の入出力端子（例えばＭＯＳＦＥＴのソース・ドレイン端子）の外部リード端子は厚み０．７ｍｍで、幅が１．２ｍｍあるが、このパワー半導体モジュールで容量性負荷を例えば、２００Ｖ、１００ｋＨｚでドライブすると、ピーク電流は２５０Ａ程度流れ、その変化率は６０００Ａ／μｓと大変大きな値となる。
このタイプのパワー半導体モジュールでは、外部リード端子・電気的接続用金属細線のインダクタンスは一般的に１５〜３０ｎＨ程度存在し、このインダクタンス値は、パワー半導体素子に接続されたワイヤ、金属リードフレームの配線パターン、リードフレームの外部リード端子部の形状・寸法等が影響する。上記したように、交流電圧を印加してモジュールを駆動させると、インダクタンスによるサージ電圧が発生するが、これは上記した値等から３０〜５０Ｖに達することとなる。一方、パワー半導体モジュール内のプリドライバＩＣのコントロール用外部リード端子は、流れる電流値が数ｍＡ以下のため、その端子幅は０．５ｍｍ程度で十分な値である。
特開２０００−２００８６７号公報 特開２００１−８５６１３号公報 特開平１１−２０４７２４号公報 特開平０９−２１３８４１号公報
上記したように、１００ｋＨｚ〜２００ｋＨｚの高周波数で大電流をドライブするパワー半導体モジュールは、パワー半導体素子の入出力端子の寄生インダクタンスにより、スイッチング時のサージ電圧レベルが５０Ｖにも達し、このサージにより、スイッチング損失の増加が生じてしまう。また、サージ電圧による誤動作・デバイスの破壊のおそれがあるとともに、輻射ノイズのレベルを増大させるという問題も生じる。
本発明の目的は、上述した事情に鑑み、パワー半導体の大電流用配線を複数化し、かつ、配線長が最短となる寄生インダクタンス値の小さいパワー半導体モジュールを、簡便な製造工程で生産性の高い方法で提供する。
上記課題を解決するため、本発明のパワー半導体モジュールは、パワーモジュールの回路接続パターンと少なくとも３本以上の外部接続用リード端子とを有するリードフレーム上に少なくとも１つ以上のパワー半導体素子と前記パワー半導体素子のドライバ用ＩＣとを搭載して各素子をワイヤで電気的に接続し、樹脂により一括モールド封止されたパワー半導体モジュールであって、前記リードフレームには、前記パワー半導体素子および前記ドライバ用ＩＣとが搭載された面と反対側の面に、外部放熱装置との電気的絶縁を図るための絶縁層が設けられており、前記外部リード端子のうち前記パワー半導体素子の入出力端子にあたる部分にスリットないしは溝が形成されていることを特徴とする。
前記リードフレームは、銅を主原料とした金属板で厚みが０．５ｍｍ〜１．２ｍｍであることが好ましい。
前記リードフレームの連結部及び前記プリドライバＩＣと接続される外部リード端子部は、前記パワー半導体素子の入出力端子にあたる外部リード端子部に比べて、厚みが薄い方が好ましい。
前記絶縁層は、前記封止樹脂より熱伝導度が高い物質であることが好ましい。
前記パワー半導体素子の電極とワイヤで接続された前記リードフレームの一領域と前記リードフレーム上に実装された前記パワー半導体素子の電極面の高さとが揃う様に、前記リードフレームにおける前記パワー半導体素子が実装された領域を押し下げ整形加工することが好ましい。
前記パワー半導体素子の電極と前記リードフレームの一領域とは複数のワイヤで接続されていることがさらに好ましい。
前記パワー半導体素子における２つの主電極と接続される２つの外部リード端子をそれぞれ近接させ平行に引き出したことが好ましい。
本発明によれば、外部リード端子にスリットないしは溝を形成して複数の外部リード端子を形成し、パワー半導体のソース電極とワイヤボンディングを行うリード端子部の高さをパワー半導体の電極面と同じにすることでワイヤの配線長を最短にすることで大電流をドライブするときのモジュールでの寄生インダクタンスを大幅に小さく出来る。また、パワーモジュール内の配線抵抗も同時に小さくなる。結果として、高速大電流スイッチング動作時の寄生インダクタンスによるリンギング電圧を大幅に小さくでき、スイッチング時の損失も波形の歪みが少なくなることで大幅に小さくすることが可能となる。
また、リンギング電圧が小さくなったことにより、不要輻射ノイズが著しく低下され、誤動作耐量の向上がみられ、例えば、ＰＤＰのような、映像を映すセットにおいて、輻射ノイズの低下、リンギング電圧の低下により画像品質が大幅に向上するという格別の効果を有する。
（第１の実施の形態）
以下、本発明の第１の実施の形態について図を用いて説明する。図１は、本発明の第１の実施の形態におけるパワー半導体モジュールのリードフレームの平面図である。このリードフレームは銅系金属でできた厚さ０．８ｍｍの金属薄板をプレス金型で打ち抜いて作成している。パワー半導体素子をダイボンドするための領域２はこの上のパワーＭＯＳＦＥＴ（図示せず）のソース電極をはんだで電気的接続する領域であり、パワー半導体素子を実装する面と反対側の面には、放熱板を取り付けるために電気的絶縁をとる絶縁層を固定する。
このため、パワー半導体素子のダイボンド領域２は、リードフレームにおけるパワー半導体素子を搭載する面に対して、その反対側の面、すなわち絶縁層を固定する側に押し下げる様に０．７ｍｍのプレス加工がしてある。この絶縁層は、表面に０．１ｍｍ程度の厚みの絶縁フィルムであり、リードフレームと固定される面の反対側に厚み１ｍｍから２ｍｍのＡｌ板ないしはＣｕ板が貼り付けられ補強されている。また、この絶縁層はセラミック基板でもよく、封止樹脂より熱伝導度が高ければ放熱板への放熱効率が向上する。
プリドライバＩＣを実装するための領域３は、パワー半導体素子１０をドライブするＩＣをダイボンドする領域である。ドライバＩＣの周辺部品、例えば容量素子、抵抗部品やダイオード、トランジスタを実装するには、あらかじめ周辺部品をセラミック基板上に搭載して、ハイブリッドＩＣ（以下、ＨＩＣという）の形で実装してもよい。
領域４は、トランスファーモールドで一括成型するときに樹脂流れを止めるダムバーである。パワー半導体素子１０とのワイヤ接続領域５は、例えば、パワー半導体素子としてＭＯＳＦＥＴを実装した時、ＭＯＳＦＥＴのソース電極をワイヤで接続する領域である。ここは、ワイヤ本数を増やすことが出来るように大きな面積を確保しておくことが望ましい。
さらにワイヤボンド時のパワー半導体素子のドレイン電極面高さが揃うように、パワー半導体素子のダイボンド領域２が押し下げ加工されている。パワー半導体素子の入出力用外部リード端子６及び７は、パワー半導体素子のソース電極及びドレイン電極を外部に取り出すためのリード端子で大電流がここを流れる。このため出来るだけインダクタンスを小さくするために短い距離で、かつ大きな断面積で形成することが好ましいが、リード端子６、７の幅を大きくしすぎると、樹脂封止後の曲げ加工が困難となる。
ここでは、図１に示したようにスリット状に加工することにより、同じパワー半導体素子の入出力端子を３本に増加している。プリドライバＩＣとの接続部８は、パワー半導体モジュールの制御信号用リード端子とつながっており、リード端子１４とともに、インダクタンスの影響は受けない。規制ピン用穴９は、トランスファー成型時の金型へセットするときの位置規制ピンである。
なお、図１において、リードフレーム１はモジュール１ヶ取りの構成を示したが、多面取りの構成にしてもよい。
また、リードフレーム１は放熱性および電気抵抗の面から銅あるいは銅を主原料とした金属板であることが好ましく、また、電気抵抗およびインダクタンス増加を防止する観点さらに曲げ加工の容易性からその厚みが０．５ｍｍ〜１．２ｍｍであることが好ましい。さらに、リード端子６、７の厚みはリードフレームのその他の部分、例えば、リードフレームの連結部やプリドライバＩＣと接続される外部リード端子１３、１４よりも厚いことが好ましい。外部リード端子１３、１４等は流れる電流がさほど大きくないので、主として加工面から見てリード端子６、７ほどの厚みを必要としないからである。
図２は図１に示したリードフレーム上にパワー半導体素子及び、プリドライバＩＣを実装し、ワイヤボンディングを行った後の断面図である。ＨＩＣ１１にプリドライバＩＣとその周辺回路部品とが実装されている。パワー半導体素子１０は、リードフレームの実装領域２が押し下げ加工されているので、リードの下に沈んでいる。パワー半導体素子１０のドレイン電極にボンディングされたワイヤ１２のワイヤ径と本数は、電流定格により決まる。ワイヤ本数を増加することで電気抵抗を低減するとともに、インダクタンスを低減する効果がある。パワー半導体素子１０のゲート電極とプリドライバＩＣの制御出力信号端子を接続するワイヤ１６と、プリドライバＩＣの制御端子と制御信号用外部リード端子を接続するワイヤ１３は、電流があまり流れないのでインダクタンスの影響を考慮する必要性は小さい。
図３は図２のリードフレームをトランスファー成型した後、リード端子をカット・ベンドした外観図である。成型樹脂１５において、リード端子ベンド方向と逆の面にヒートシンクが取り付けられる。成型樹脂１５の両端に形成された穴は、ヒートシンクとパワー半導体モジュールを締め付け固定する時のネジ穴である。パワー半導体の入出力用リード端子６は、スリットで各３本に分かれており、電流パスが３つでき、電流値は１／３になる。また、この形状寸法のリード端子１本の時と比較して配線のインダクタンスは１／３に低減される。更に、ドレインワイヤ１２の本数を増加し、ワイヤ接続位置５の高さをドレイン電極と揃えることでさらにインダクタンスは低減される。
図４はその断面構造図でドレインワイヤ１２は複数接続している。高熱伝導絶縁板１７は、ヒートシンク等の外部放熱装置とリードフレームのパワーデバイス実装領域２との電気的絶縁を確保しつつ、パワー半導体の熱をヒートシンクに伝えるもので熱設計の非常に重要な部分である。ここでは、リード２に絶縁物１７をあらかじめ固定した後、トランスファー成型でモジュールを作成している。
以上に示した本発明のパワー半導体モジュールによれば、パワー半導体素子の主電流を複数のリード端子で分割して流すことで、トータルの入出力配線のインダクタンスを低減させ、スイッチング時のリンギング電圧を抑制することができる。
また、パワー半導体素子とワイヤボンディングするリード端子部の高さをパワー半導体の電極部と同じ高さにすることで、ワイヤ長を最短にすることでもインダクタンスを低減することができる。さらに、パワー半導体素子１０におけるソース電極およびドレイン電極と接続される２つの外部リード端子６、７を図１に示したようにそれぞれ近接させ平行に引き出した構成とすることにより、それぞれのリード端子に流れる電流はその向きが逆転しているため、相互インダクタンスを減少させることが可能となる。
これらの構成をとることにより、大電流を高周波数でスイッチングする場合でも、スイッチング時のサージ電圧値を抑制でき、高性能のパワー半導体モジュールを実現出来る。
さらに本発明のパワー半導体モジュールを、例えばプラズマディスプレイパネル（ＰＤＰ）のパワー回路等で使用すると、大電流ドライブ時のリンギング電圧を抑制して、品質の高い映像を提供できる。
以上のように、本発明に係るパワー半導体モジュールは、高周波電力制御用途のパワーモジュールとして、特にＰＤＰのパワー回路等に用いるのに適している。
本発明の第１の実施の形態のパワー半導体モジュールにおけるリードフレームの平面図 本発明の第１の実施の形態のパワー半導体モジュールにおけるリードフレームと実装部品との位置関係を示す断面図 本発明の第１の実施の形態のパワー半導体モジュールにおける樹脂成型後の外観図 本発明の第１の実施の形態のパワー半導体モジュールにおける樹脂成型後の断面構造図 従来の技術におけるパワー半導体モジュールの外観図
符号の説明
１ リードフレーム
２ パワー半導体素子実装領域
３ プリドライバＩＣ実装領域
４ ダムバー
５ ドレインワイヤ接続領域
６ パワー半導体入出力用リード端子
７ パワー半導体入出力用リード端子
８ プリドライバＩＣ制御信号用ワイヤ接続領域
９ 規制ピン用穴
１０ パワー半導体素子
１１ プリドライバＩＣ
１２ ドレインワイヤ
１３ プリドライバＩＣ制御信号用ワイヤ
１４ プリドライバＩＣ制御信号用リード端子
１５ トランスファー成型封止樹脂
１６ パワー半導体とプリドライバＩＣ信号との接続ワイヤ
１７ 高熱伝導絶縁樹脂

Claims (7)

  1. パワーモジュールの回路接続パターンと少なくとも３本以上の外部接続用リード端子とを有するリードフレーム上に少なくとも１つ以上のパワー半導体素子と前記パワー半導体素子のドライバ用ＩＣとを搭載して各素子をワイヤで電気的に接続し、樹脂により一括モールド封止されたパワー半導体モジュールであって、
    前記リードフレームには、前記パワー半導体素子および前記ドライバ用ＩＣとが搭載された面と反対側の面に、外部放熱装置との電気的絶縁を図るための絶縁層が設けられており、
    前記外部リード端子のうち前記パワー半導体素子の入出力端子にあたる部分にスリットないしは溝が形成されていることを特徴とするパワー半導体モジュール。
  2. 前記リードフレームは、銅を主原料とした金属板で厚みが０．５ｍｍ〜１．２ｍｍであることを特徴とする請求項１記載のパワー半導体モジュール。
  3. 前記リードフレームの連結部及び前記プリドライバＩＣと接続される外部リード端子部は、前記パワー半導体素子の入出力端子にあたる外部リード端子部に比べて、厚みが薄いことを特徴とする請求項１記載のパワー半導体モジュール。
  4. 前記絶縁層は、前記封止樹脂より熱伝導度が高い物質であることを特徴とする請求項１記載のパワー半導体モジュール。
  5. 前記パワー半導体素子の電極とワイヤで接続された前記リードフレームの一領域と前記リードフレーム上に実装された前記パワー半導体素子の電極面の高さとが揃う様に、前記リードフレームにおける前記パワー半導体素子が実装された領域を押し下げ整形加工したことを特徴とする請求項１記載のパワー半導体モジュール。
  6. 前記パワー半導体素子の電極と前記リードフレームの一領域とは複数のワイヤで接続されていることを特徴とする請求項５記載のパワー半導体モジュール。
  7. 前記パワー半導体素子における２つの主電極と接続される２つの外部リード端子をそれぞれ近接させ平行に引き出したことを特徴とする請求項１記載のパワー半導体モジュール。
JP2003282638A 2003-07-30 2003-07-30 パワー半導体モジュール Withdrawn JP2005051109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003282638A JP2005051109A (ja) 2003-07-30 2003-07-30 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003282638A JP2005051109A (ja) 2003-07-30 2003-07-30 パワー半導体モジュール

Publications (1)

Publication Number Publication Date
JP2005051109A true JP2005051109A (ja) 2005-02-24

Family

ID=34267797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003282638A Withdrawn JP2005051109A (ja) 2003-07-30 2003-07-30 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP2005051109A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244176A (ja) * 2011-05-17 2012-12-10 Ixys Semiconductor Gmbh パワー半導体
US9472538B2 (en) 2013-07-04 2016-10-18 Mitsubishi Electric Corporation Semiconductor device manufacturing method and semiconductor device
JP2017028195A (ja) * 2015-07-27 2017-02-02 三菱電機株式会社 半導体装置
JP2020155706A (ja) * 2019-03-22 2020-09-24 三菱電機株式会社 電力半導体装置及びその製造方法
CN113261095A (zh) * 2019-01-18 2021-08-13 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力转换装置
JP2021128974A (ja) * 2020-02-12 2021-09-02 三菱電機株式会社 トランスファーモールド型パワーモジュール、リードフレーム、およびトランスファーモールド型パワーモジュールの製造方法
CN114628263A (zh) * 2022-05-13 2022-06-14 威海三维曲板智能装备有限公司 一种光电混合封装结构及其制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244176A (ja) * 2011-05-17 2012-12-10 Ixys Semiconductor Gmbh パワー半導体
US9472538B2 (en) 2013-07-04 2016-10-18 Mitsubishi Electric Corporation Semiconductor device manufacturing method and semiconductor device
DE102016212360B4 (de) 2015-07-27 2022-04-28 Mitsubishi Electric Corporation Halbleiteranordnung
DE102016212360A1 (de) 2015-07-27 2017-02-02 Mitsubishi Electric Corporation Halbleiteranordnung
CN106409794A (zh) * 2015-07-27 2017-02-15 三菱电机株式会社 半导体装置
JP2017028195A (ja) * 2015-07-27 2017-02-02 三菱電機株式会社 半導体装置
US11323041B2 (en) 2015-07-27 2022-05-03 Mitsubishi Electric Corporation Semiconductor device
CN113261095A (zh) * 2019-01-18 2021-08-13 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力转换装置
JP2020155706A (ja) * 2019-03-22 2020-09-24 三菱電機株式会社 電力半導体装置及びその製造方法
CN111725151A (zh) * 2019-03-22 2020-09-29 三菱电机株式会社 功率半导体装置及其制造方法
JP7215271B2 (ja) 2019-03-22 2023-01-31 三菱電機株式会社 電力半導体装置及びその製造方法
US11735509B2 (en) 2019-03-22 2023-08-22 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method thereof
JP2021128974A (ja) * 2020-02-12 2021-09-02 三菱電機株式会社 トランスファーモールド型パワーモジュール、リードフレーム、およびトランスファーモールド型パワーモジュールの製造方法
JP7304830B2 (ja) 2020-02-12 2023-07-07 三菱電機株式会社 トランスファーモールド型パワーモジュール、リードフレーム、およびトランスファーモールド型パワーモジュールの製造方法
CN114628263A (zh) * 2022-05-13 2022-06-14 威海三维曲板智能装备有限公司 一种光电混合封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN100524735C (zh) 半导体器件
US10930582B2 (en) Semiconductor device having terminals directly attachable to circuit board
KR101116203B1 (ko) 반도체 장치 및 전원 시스템
US9425132B2 (en) Stacked synchronous buck converter having chip embedded in outside recess of leadframe
US7777315B2 (en) Dual side cooling integrated power device module and methods of manufacture
KR101168972B1 (ko) 반도체장치
US9202765B2 (en) Semiconductor device
JP5787784B2 (ja) 半導体装置
JP6261309B2 (ja) パワーモジュール
US9159715B2 (en) Miniaturized semiconductor device
JP2009043820A (ja) 高効率モジュール
CN110880496B (zh) 电机用模制智能电源模块
JP2005051109A (ja) パワー半導体モジュール
JP4816214B2 (ja) 半導体装置及びその製造方法
US20230052830A1 (en) Power circuit module
US8198134B2 (en) Dual side cooling integrated power device module and methods of manufacture
CN112750800A (zh) 半导体功率模块
JP6373332B2 (ja) パワーモジュールの製造方法
US20230245942A1 (en) Semiconductor device package with integral heat slug
JP2005123535A (ja) 半導体装置
JP2022165097A (ja) 半導体装置および半導体装置の製造方法
JP2003318315A (ja) トランジスタベアチップ実装配線基板およびその製造方法
JP2005064532A (ja) 半導体装置
JP2008085369A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060714

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060821

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070730