CN111725151A - 功率半导体装置及其制造方法 - Google Patents

功率半导体装置及其制造方法 Download PDF

Info

Publication number
CN111725151A
CN111725151A CN202010186779.6A CN202010186779A CN111725151A CN 111725151 A CN111725151 A CN 111725151A CN 202010186779 A CN202010186779 A CN 202010186779A CN 111725151 A CN111725151 A CN 111725151A
Authority
CN
China
Prior art keywords
terminal
package
semiconductor device
power semiconductor
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010186779.6A
Other languages
English (en)
Inventor
市川庆太郎
鹿野武敏
四个所裕二
河原史伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111725151A publication Critical patent/CN111725151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供使用了引线框的功率半导体装置以及其制造方法，该功率半导体装置以及其制造方法对端子的变形、弯曲进行抑制，确保端子间的绝缘性，并且使向控制基板的安装性变好。通过设置封装体(1)、端子(3)以及端子弯曲部(4)，从而能够对端子(3)的变形、弯曲进行抑制，在相邻的端子(3)之间确保所需的绝缘性，容易地进行向控制基板的安装，其中，封装体(1)具有在引线框(2)之上搭载并封装有半导体元件的引线框(2)，端子(3)从封装体(1)的侧面露出、弯曲，端子弯曲部(4)是端子(3)的弯曲部分且宽度大于端子(3)的前端宽度而小于或等于与封装体(1)相接的端子(3)的宽度。

Description

功率半导体装置及其制造方法
技术领域
本发明涉及使用了引线框的功率半导体装置及其制造方法。
背景技术
就以往的使用了引线框的半导体装置而言，为了在连接杆(tiebar)切割后不会因连接杆切割痕迹的残留部分而使相邻的端子间的绝缘性降低，将端子的一部分与连接杆一起切断、去除。(例如，参照专利文献1)
专利文献1：日本特开2013-4771号公报(第0024、0028段、图1～3、图5)
就这样的半导体装置的端子形状而言，不能确保作为端子的刚性，在连接杆切割、引线成形后，有时端子会变形、弯曲，端子的前端位置会偏移。其结果，有时会影响端子间的绝缘性、端子向具有控制电路的控制基板的通孔的插入、安装性。
发明内容
本发明是为了解决上述问题而提出的，其目的在于提供一种使用了引线框的功率半导体装置，该功率半导体装置通过对端子的变形、弯曲进行抑制，从而使端子间的绝缘性的确保变容易、向控制基板的安装性变好。
另外，目的在于提供一种使用了引线框的功率半导体装置的制造方法，该功率半导体装置的制造方法对端子的变形、弯曲进行抑制，使端子间的绝缘性的确保变容易、向控制基板的安装性变好。
本发明涉及的功率半导体装置具有：封装体，其在引线框之上搭载、封装有半导体元件；端子，其从封装体的侧面露出、弯曲；以及端子弯曲部，其是端子的弯曲部分，宽度大于端子的前端宽度且小于或等于与封装体相接的端子的宽度。
另外，本发明涉及的功率半导体装置的制造方法具有以下工序：针对封装后的具有引线框的封装体，以成为比与封装体相接的端子的宽度小的宽度的方式，由连接杆切割模具对引线框的连接杆进行切割、去除；由镀敷装置对所述端子进行镀敷；由引线切割模具对引线框的引线进行切割；以及由引线成形模具使所述端子弯曲。
发明的效果
根据本发明涉及的功率半导体装置，能够容易地确保相邻的端子间的绝缘性、向控制基板的安装性。
另外，根据本发明涉及的功率半导体装置的制造方法，能够得到可以容易地实现相邻的端子间的绝缘性、向控制基板的安装性的功率半导体装置。
附图说明
图1是表示实施方式1涉及的功率半导体装置的俯视图。
图2是表示实施方式1涉及的功率半导体装置的侧视图。
图3是表示实施方式1涉及的功率半导体装置的放大侧视图。
图4是表示实施方式1涉及的功率半导体装置的放大俯视图。
图5是表示实施方式1涉及的功率半导体装置的制造方法的流程图。
图6是表示实施方式1涉及的封装后的具有引线框的封装体的俯视图。
图7是表示实施方式1涉及的连接杆切割的俯视图。
图8是表示实施方式1涉及的连接杆切割后的封装体的俯视图。
图9是表示实施方式1涉及的引线切割后的封装体的俯视图。
图10是表示实施方式1涉及的引线切割后的封装体的放大俯视图。
图11是表示实施方式2涉及的功率半导体装置的俯视图。
图12是表示实施方式2涉及的功率半导体装置的侧视图。
图13是表示实施方式2涉及的功率半导体装置的放大俯视图。
图14是表示实施方式2涉及的封装后的具有引线框的封装体的俯视图。
图15是表示实施方式2涉及的连接杆切割的俯视图。
图16是表示实施方式2涉及的连接杆切割后的封装体的俯视图。
图17是表示实施方式2涉及的引线切割后的封装体的放大俯视图。
图18是表示实施方式3涉及的功率半导体装置的俯视图。
图19是表示实施方式3涉及的功率半导体装置的侧视图。
图20是表示实施方式3涉及的封装后的具有引线框的封装体的俯视图。
图21是表示实施方式3涉及的连接杆切割的俯视图。
图22是表示实施方式3涉及的连接杆切割后的封装体的俯视图。
图23是表示实施方式3涉及的引线切割后的封装体的俯视图。
图24是表示实施方式4涉及的功率半导体装置的俯视图。
图25是表示实施方式4涉及的功率半导体装置的侧视图。
图26是表示实施方式4涉及的封装后的具有引线框的封装体的俯视图。
图27是表示实施方式4涉及的封装后的具有引线框的封装体的侧视图。
图28是表示实施方式4涉及的连接杆切割后的封装体的俯视图。
图29是表示实施方式4涉及的引线切割后的封装体的俯视图。
图30是表示实施方式4涉及的引线切割后的封装体的侧视图。
标号的说明
1 封装体
2 引线框
3 端子
4 端子弯曲部
5 连接杆
6 连接杆切割模具
7 槽
具体实施方式
实施方式1.
说明实施方式1涉及的功率半导体装置的结构。图1是表示实施方式1涉及的功率半导体装置的俯视图，图2是从纸面右侧观察图1的表示功率半导体装置的侧视图。
如图1及图2所示，功率半导体装置由封装体1和从封装体1露出的端子3构成。封装体1是使用树脂，通过传递模塑进行封装的。在封装体1的内部，在引线框2之上搭载有半导体元件，该半导体元件通过金属导线进行内部配线，与端子3连接。多个端子3从封装体1露出，插入、安装于具有未图示的控制电路的控制基板的通孔。另外，能够与功率半导体装置的规格相应地搭载所需个数的功率半导体元件。此外，省略封装体1内部的半导体元件以及金属导线的图示。
对封装体1进行封装的树脂使用环氧树脂构成，但并不限定于此，只要是具有期望的弹性模量和密接性的树脂即可。
半导体元件例如是IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、二极管。此外，不限于Si制，也可以是SiC或者GaN制。
金属导线是Al导线、Au导线、Ag导线或者Cu导线的任意者，通过导线键合在封装体1的内部进行配线连接。金属导线材料、金属导线直径是与流过金属导线的电流容量相应地区别使用的。
端子3的厚度为0.3～1.0mm，相对于封装体1而从相对的侧面露出。通常使用铜形成，但并不限定于此，只要是具有所需的散热特性的材料则不作特别限定。例如可以使用Al，也可以使用铜/因瓦合金/铜等复合材料，另外，还可以使用CuMo等合金。
图3是将图1中虚线所包围的范围A提取而放大后的侧视图。图4是将图1中虚线所包围的范围A提取而放大后的俯视图。
如图2以及图3所示，端子3在端子弯曲部4处通过引线成形模具进行弯曲加工，大致弯曲成直角。端子3从图1的纸面背侧向正侧弯曲。在端子弯曲部4，在图3所示的箭头的方向上产生压缩应力。因此，端子弯曲部4由于通过引线成形模具进行的弯曲加工而变形，所以，在图1所示的封装体1的长度方向上、即朝向相邻的端子3，宽度变得比通过引线成形模具进行弯曲加工之前的宽度大。
但是，如图4的箭头所示，在相邻的端子3处，端子弯曲部4处的空间绝缘距离大于或等于端子3的封装体1侧的空间绝缘距离。
其理由是，如引线成形前的形状即图10所示，通过设为使端子弯曲部4的宽度小于端子3的与封装体1相接的宽度的形状，由此，即使在引线成形后，在向相邻的端子3变形的端子弯曲部4处，也能够相对于相邻的端子3的端子弯曲部4确保空间绝缘距离。此外，向控制基板安装的端子3的前端的宽度小于端子弯曲部4的宽度。
这样，在相邻的端子3之间，能够确保绝缘性。另外，在端子3处，封装体1侧的宽度大、具有刚性，因此多个端子3的前端位置的配置不会偏移。因此，能够容易地进行从功率半导体装置向控制基板的安装。
接着，说明功率半导体装置的制造方法。
图5示出与功率半导体装置的制造方法相关的流程图。
首先，准备图6所示的通过传递模塑进行封装、使用了引线框2的封装体1(S101)。在引线框2中包含端子3、连接杆5。因此，引线框2的厚度是0.3～1.0mm。虽然省略了图示，但是对在传递模塑时产生的树脂进行了切割、去除。
接着，如将图6的范围B提取而放大后的俯视图即图7所示，通过连接杆切割模具6进行剪切加工，将连接杆5切断、去除(S102)。图8示出连接杆切割后的俯视图。然后，对包含图8所示的端子3的引线框2进行镀敷(S103)。镀敷是将Sn作为主要成分的镀敷。在镀敷后，使用引线切割模具，通过剪切加工，对引线框2的引线进行切割、去除(S104)。图9示出引线切割后的俯视图。另外，图10示出将图9的范围C提取出的放大俯视图。
这样，在相邻的端子3处，由于端子弯曲部4的宽度大于向控制基板安装的端子3的前端的宽度且小于端子3的与封装体1相接的宽度，因此，引线成形前的端子弯曲部4处的空间绝缘距离大于端子3的封装体1侧的空间绝缘距离。从图9的状态起通过引线成形模具使端子3弯曲，能够得到具有图1所示的端子3的功率半导体装置(S105)。如果对图9所示的端子3进行引线成形，则由于针对端子弯曲部4的压缩应力而向相邻的端子方向变形，但相邻的端子3的端子弯曲部4处的空间绝缘距离大于或等于端子3的封装体1侧的空间绝缘距离。
因此，能够在相邻的端子3之间确保空间绝缘距离，所以能够确保与作为不同极的相邻的端子3之间的绝缘性。另外，就端子3的宽度而言，与向控制基板安装的前端部相比，封装体1侧的更大(1.5～4倍)，因此，能够确保刚性。即，即使在引线切割后也能够对端子3的变形、弯曲进行抑制。因此，能够使向控制基板的插入、安装变得容易。
另外，功率半导体装置能够实现节能化，因此以工业用途为代表，使用用途扩大，电流从几A级高输出化至20～75A级，元件耐压从600V级高输出化至1200V级。但是，由于使用了功率半导体装置的系统的尺寸限制、向同一控制电路进行安装这一要求的关系，除了难以变更封装体1的尺寸之外，还难以变更端子3的配置。
但是，通过使用本发明的功率半导体装置以及其制造方法，能够应对以高输出规格为代表的各种规格，因此，无需变更封装体1的端子3的配置，能够通过共通化的封装体1以及端子3进行应对。例如，如果相邻的端子3之间的空间绝缘距离不足，则无需进行引线框2的形状、昂贵的模塑模具的变更，仅通过连接杆切割模具6的调整，从而与不足的空间绝缘距离相应地对连接杆5进行切割，通过引线成形加工使端子弯曲，就能够在相邻的端子3之间确保所需的空间绝缘距离。
在实施方式1中，就将半导体元件封装且具有引线框2的封装体1而言，以成为比与封装体1相接的端子3的宽度小的宽度的方式对连接杆进行切割，经过镀敷、引线切割、引线成形，从封装体的侧面露出、弯曲的端子弯曲部4的宽度小于或等于与封装体1相接的端子3的宽度。通过采用上述的结构，从而能够确保相邻的端子3之间的空间绝缘距离，能够在相邻的端子3之间确保绝缘性。并且，由于端子3的封装体1侧的宽度大、确保了刚性，因此，不会使端子3变形、弯曲。因此，能够使向控制基板的安装性变好。
另外，能够与功率半导体装置的规格相应地，通过连接杆切割模具6的调整而在相邻的端子3之间确保所需的空间绝缘距离，无需对封装体1、端子3的位置进行变更。另外，能够进行向同一控制基板的安装。
端子3的形状不需要全部相同，在如示出功率半导体装置的俯视图的图1的纸面下侧的端子那样相邻的端子3之间的距离充分，引线成形后能够充分确保相邻的端子3的端子弯曲部4的空间绝缘距离的情况下，不需要形成为如图10所示的台阶形状的端子3那样的形状，也可以是图10所示的端子弯曲部4的宽度和端子3的与封装体相接的宽度相同的直线形状。即，只要能够在引线成形后，在相邻的端子弯曲部4处，与功率半导体装置的规格相应地确保所需的空间绝缘距离，在端子3之间确保绝缘性即可。
另外，本发明不仅能够应用于向控制基板的通孔插入、安装的功率半导体装置，也能够应用于向控制基板进行面安装的功率半导体装置。仅仅是引线成形后的形状不同。
实施方式2.
图11是表示实施方式2涉及的功率半导体装置的俯视图，图12是表示实施方式2涉及的功率半导体装置的侧视图。此外，本实施方式的功率半导体装置以及其制造方法的许多结构与实施方式1共通。因此，对与实施方式1的功率半导体装置以及其制造方法的不同点进行说明，并且对于相同或者对应的结构，标注相同的标号进行表示，省略其说明。与实施方式1的不同点在于如下结构，即，如图13、图15～图17所示在端子3的端子弯曲部4的封装体1侧，在相邻的端子3侧设置有凹部。
图13是将图11中虚线所包围的范围D放大后的俯视图。与实施方式1相同地，在相邻的端子3处，端子弯曲部4处的空间绝缘距离大于或等于端子3的封装体1侧的空间绝缘距离。
根据连接杆切割模具6的使用频率，由于模具的磨损、模具角部的钝化、间隙等的影响，有时在连接杆切割工序中会产生须状的毛刺。
因此，如将图14的虚线所包围的范围E放大后的俯视图即图15所示，从连接杆5向封装体1侧，在端子3的宽度方向的两侧设置凹状的切口。此外，凹部的端子3的宽度大于端子3的前端宽度。因此，能够确保端子3的刚性。
这样，在连接杆切割模具6的角部不与连接杆5相接的状态下进行连接杆切割。由此，在连接杆切割工序中，能够抑制毛刺的产生。另外，能够提高昂贵的连接杆切割模具6的使用寿命。图16示出连接杆切割后的俯视图。
接着，对引线框2进行引线切割(图17)，通过引线成形，能够得到图11以及图12所示的功率半导体。
如图17所示，通过设为端子弯曲部4的宽度小于端子3的与封装体相接的宽度的形状，从而能够在引线成形后确保端子弯曲部4处的空间绝缘距离。此外，向控制基板安装的端子3的前端的宽度小于端子弯曲部4的宽度。
在实施方式2中，针对将半导体元件封装且具有引线框2的封装体1，也以成为比与封装体1相接的端子3的宽度小的宽度的方式不对连接杆切割模具6施加负担地对连接杆5进行切割，经过镀敷、引线切割、引线成形，从封装体1的侧面露出、弯曲的端子3的端子弯曲部4的宽度小于或等于与封装体1相接的端子3的宽度。通过采用上述的结构，能够确保相邻的端子3之间的空间绝缘距离，能够在相邻的端子3之间确保绝缘性。并且，由于端子3的封装体1侧的宽度大、确保了刚性，因此不会使端子3变形、弯曲，能够使向控制基板的安装性变好。
另外，能够与功率半导体装置的规格相应地，通过连接杆切割模具6的调整而确保相邻的端子3之间的空间绝缘距离，无需对封装体1、端子3的位置进行变更。另外，能够进行向同一控制基板的安装。
另外，能够抑制在连接杆切割工序中产生的毛刺，能够确保相邻的端子3之间的空间绝缘距离。另外，能够提高连接杆切割模具的使用寿命。
实施方式3.
图18是表示实施方式3涉及的功率半导体装置的俯视图，图19是表示实施方式3涉及的功率半导体装置的侧视图。此外，本实施方式的功率半导体装置以及其制造方法的许多结构与实施方式1共通。因此，对与实施方式1的功率半导体装置以及其制造方法的不同点进行说明，并且对于相同或者对应的结构，标注相同的标号进行表示，省略其说明。与实施方式1的不同点在于如下结构，即，如图18、图20～图23所示在端子3的端子弯曲部4的内侧，通过压印加工设置有槽7。
如图18所示，与实施方式1相同地，在相邻的端子3处，端子弯曲部4处的空间绝缘距离大于或等于端子3的封装体1侧的空间绝缘距离。
图20示出具有进行了压印加工的引线框的封装体1。在引线成形工序中，在相当于端子弯曲部4的连接杆5设置有深度为引线框2的厚度的20％左右的槽7。压印加工是进行冲压加工而形成凹陷，因此生产率优异。
接着，如实施方式1那样，进行连接杆切割(图21、图22)、镀敷，对引线框2的引线进行切割、去除(图23)，进行引线成形，由此，能够得到如图18以及图19所示的功率半导体装置。
由于引线框2被进行了压印加工，因此在引线成形工序中，容易将端子3高精度地弯曲，因此能够如所希望那样确保相邻的端子3之间的空间绝缘距离。另外，在向控制基板的安装中，也能够通过高精度的弯曲加工，抑制端子3的前端位置的配置偏移，能够容易地进行安装。
在实施方式3中，针对将半导体元件封装且具有引线框2的封装体1，也以成为比与封装体1相接的端子3的宽度小的宽度的方式对连接杆5进行切割，进行镀敷、引线切割，容易且高精度地进行引线成形。从封装体1的侧面露出、弯曲的端子3的宽度小于或等于与封装体1相接的端子3的宽度。通过采用上述的结构，从而能够确保相邻的端子3之间的空间绝缘距离，能够在相邻的端子3之间确保绝缘性。并且，由于端子3的封装体1侧的宽度大、确保了刚性，因此不会使端子3变形、弯曲，能够使向控制基板的安装性变好。
另外，能够与功率半导体装置的规格相应地，通过连接杆切割模具6的调整而确保相邻的端子3之间的空间绝缘距离，无需对封装体1、端子3的位置进行变更。另外，能够进行向同一控制基板的安装。
此外，压印加工7不仅可以在引线框的单面进行，也可以在双面进行。
实施方式4.
图24是表示实施方式4涉及的功率半导体装置的俯视图，图25是表示实施方式4涉及的功率半导体装置的侧视图。此外，本实施方式的功率半导体装置以及其制造方法的许多结构与实施方式1共通。因此，对与实施方式1的功率半导体装置以及其制造方法的不同点进行说明，并且对于相同或者对应的结构，标注相同的标号进行表示，省略其说明。与实施方式1的不同点在于，如图24～图28、图30所示，隔着封装体1相对的端子3彼此的厚度相互不同。
如图24所示，与实施方式1相同地，在相邻的端子3处，端子弯曲部4处的空间绝缘距离大于或等于端子3的封装体1侧的空间绝缘距离。
图26示出封装后的具有引线框的功率半导体装置的俯视图，图27示出其侧视图。如图26以及图27所示，引线框2的厚度在相对侧是不同的。与实施方式1相同地，进行连接杆切割(图28)、镀敷、引线切割(图29以及图30)。因此，如图25所示，端子3的厚度不同。端子3的厚度是0.3～1.0mm，相对的另一方的端子3的厚度是1.5倍左右。能够应对电流高输出化的功率半导体装置。
另外，与功率半导体装置的规格对应地，例如如果是从MOSFET、IGBT等半导体元件连接的端子3，则流过的电流值变大，因此端子3的厚度变大。另一方面，如果是从IC等半导体元件连接的端子3，则流过的电流值小，所以端子3的厚度可以小。通过这样对应于电流值，能够实现功率半导体装置的轻量化。
在实施方式4中，针对将半导体元件封装且具有引线框2的封装体1，也以成为比与封装体1相接的端子3的宽度小的宽度的方式对连接杆5进行切割，进行镀敷、引线切割、引线成形。从封装体的侧面露出、弯曲的端子3的宽度小于或等于与封装体1相接的端子3的宽度。通过采用上述的结构，从而能够确保相邻的端子3之间的空间绝缘距离，能够在相邻的端子3之间确保绝缘性。并且，由于端子3的封装体1侧的宽度大、确保了刚性，因此不会使端子3变形、弯曲，能够使向控制基板的安装性变好。
另外，能够与功率半导体装置的规格相应地，通过连接杆切割模具6的调整而确保相邻的端子3之间的空间绝缘距离，无需对封装体1、端子3的位置进行变更。另外，能够进行向同一控制基板的安装。
此外，本发明能够在发明的范围内自由地对各实施方式进行组合，或者适当地对各实施方式进行变形、省略。

Claims (6)

1.一种功率半导体装置，其具有：
封装体，其封装有在引线框之上搭载的半导体元件；
多个端子，它们从所述封装体的侧面露出、弯曲；以及
端子弯曲部，其是所述端子的弯曲部分，宽度大于所述端子的前端宽度且小于或等于与所述封装体相接的所述端子的宽度。
2.根据权利要求1所述的功率半导体装置，其中，
相邻的所述端子的所述端子弯曲部间的空间绝缘距离大于与所述封装体相接的所述端子的空间绝缘距离。
3.根据权利要求1或2所述的功率半导体装置，其中，
在所述端子的所述端子弯曲部的封装体侧，在相邻的所述端子的侧向具有凹部，所述凹部所在的所述端子的宽度大于所述端子的前端宽度且小于与所述封装体相接的端子的宽度。
4.根据权利要求1至3中任一项所述的功率半导体装置，其中，
在所述端子的所述端子弯曲部设置有进行了压印加工处理后的槽。
5.根据权利要求1至4中任一项所述的功率半导体装置，其中，
隔着所述封装体而相对的所述端子彼此的厚度相互不同。
6.一种功率半导体装置的制造方法，其具有以下工序：
针对封装后的具有引线框的封装体，以使得端子中的从所述封装体露出的第2部分的宽度小于与所述封装体相接的所述端子的第1部分的宽度的方式，由连接杆切割模具对所述引线框的连接杆进行切割、去除；
由镀敷装置对所述端子进行镀敷；
由引线切割模具对所述引线框的引线进行切割、去除；以及
由引线成形模具使所述端子的所述第2部分弯曲。
CN202010186779.6A 2019-03-22 2020-03-17 功率半导体装置及其制造方法 Pending CN111725151A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019054863A JP7215271B2 (ja) 2019-03-22 2019-03-22 電力半導体装置及びその製造方法
JP2019-054863 2019-03-22

Publications (1)

Publication Number Publication Date
CN111725151A true CN111725151A (zh) 2020-09-29

Family

ID=72334408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010186779.6A Pending CN111725151A (zh) 2019-03-22 2020-03-17 功率半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US11735509B2 (zh)
JP (2) JP7215271B2 (zh)
CN (1) CN111725151A (zh)
DE (1) DE102020203244A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7215271B2 (ja) * 2019-03-22 2023-01-31 三菱電機株式会社 電力半導体装置及びその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366956A (ja) * 1986-09-08 1988-03-25 Shinko Electric Ind Co Ltd 半導体装置
JPH0637223A (ja) * 1992-07-16 1994-02-10 Hitachi Ltd リードフレーム及びこれを用いた半導体装置
JPH08130284A (ja) * 1994-10-31 1996-05-21 Fuji Electric Co Ltd 半導体装置
JP2005051109A (ja) * 2003-07-30 2005-02-24 Matsushita Electric Ind Co Ltd パワー半導体モジュール
JP2013004771A (ja) * 2011-06-17 2013-01-07 Toyota Motor Corp タイバー除去方法
CN103794585A (zh) * 2012-10-31 2014-05-14 株式会社东芝 半导体功率转换器及其制造方法
JP2015090960A (ja) * 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2017154232A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びリードフレーム

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175553A (ja) * 1984-09-21 1986-04-17 Hitachi Tobu Semiconductor Ltd 電子部品
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US4987474A (en) * 1987-09-18 1991-01-22 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JPH0212861A (ja) * 1988-06-30 1990-01-17 Nec Corp 樹脂封止型半導体装置
US5294829A (en) * 1990-01-26 1994-03-15 Sgs-Thomson Microelectronics, Inc. IC package having direct attach backup battery
JPH05267524A (ja) 1992-03-24 1993-10-15 Fuji Electric Co Ltd 半導体装置の組立用リードフレーム
JPH0730044A (ja) * 1993-07-15 1995-01-31 Fujitsu Ltd Ｌｓｉパッケージ
JPH07211849A (ja) * 1994-01-19 1995-08-11 Sony Corp リードフレーム
JPH088375A (ja) * 1994-06-23 1996-01-12 Hitachi Ltd 半導体装置およびその製造に使用されるリードフレーム並びに金型
JP2555989B2 (ja) 1994-08-23 1996-11-20 日本電気株式会社 樹脂封止型半導体装置およびリードフレーム
JPH09213855A (ja) * 1996-01-30 1997-08-15 Nec Corp 中空プラスチックパッケージ用リードフレーム
US5736784A (en) * 1996-10-31 1998-04-07 Hewlett-Packard Co. Variable-width lead interconnection structure and method
JPH10242360A (ja) * 1997-02-25 1998-09-11 Oki Electric Ind Co Ltd 半導体装置
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
JP2000294711A (ja) * 1999-04-06 2000-10-20 Sony Corp リードフレーム
JP3888228B2 (ja) * 2002-05-17 2007-02-28 株式会社デンソー センサ装置
US8169062B2 (en) * 2002-07-02 2012-05-01 Alpha And Omega Semiconductor Incorporated Integrated circuit package for semiconductior devices with improved electric resistance and inductance
JP2006128517A (ja) * 2004-10-29 2006-05-18 Kyocera Kinseki Corp 電子部品の製造方法
JP2007095852A (ja) * 2005-09-27 2007-04-12 Hitachi Cable Ltd 小型電子部品の製造方法
JP2008177381A (ja) * 2007-01-19 2008-07-31 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法及びモジュール
US7821111B2 (en) * 2007-10-05 2010-10-26 Texas Instruments Incorporated Semiconductor device having grooved leads to confine solder wicking
CN201323195Y (zh) * 2008-10-29 2009-10-07 深圳市晶导电子有限公司 三极管
JP5380244B2 (ja) * 2009-10-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8041221B2 (en) * 2009-11-11 2011-10-18 Elbex Video Ltd. Method and apparatus for coupling optical signal with packaged circuits via optical cables and lightguide couplers
JP5319571B2 (ja) * 2010-02-12 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9287200B2 (en) * 2013-06-27 2016-03-15 Freescale Semiconductor, Inc. Packaged semiconductor device
JP6154342B2 (ja) * 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
CN107004648B (zh) * 2014-11-20 2019-04-23 日本精工株式会社 电子部件搭载用散热基板
DE112016006677B4 (de) * 2016-03-29 2021-12-16 Mitsubishi Electric Corporation Verfahren zum Herstellen einer mit Harz versiegelten Leistungs-Halbleitervorrichtung
JP6992399B2 (ja) * 2017-10-19 2022-01-13 株式会社デンソー 半導体モジュール
JP7215271B2 (ja) * 2019-03-22 2023-01-31 三菱電機株式会社 電力半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366956A (ja) * 1986-09-08 1988-03-25 Shinko Electric Ind Co Ltd 半導体装置
JPH0637223A (ja) * 1992-07-16 1994-02-10 Hitachi Ltd リードフレーム及びこれを用いた半導体装置
JPH08130284A (ja) * 1994-10-31 1996-05-21 Fuji Electric Co Ltd 半導体装置
JP2005051109A (ja) * 2003-07-30 2005-02-24 Matsushita Electric Ind Co Ltd パワー半導体モジュール
JP2013004771A (ja) * 2011-06-17 2013-01-07 Toyota Motor Corp タイバー除去方法
CN103794585A (zh) * 2012-10-31 2014-05-14 株式会社东芝 半导体功率转换器及其制造方法
JP2015090960A (ja) * 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2017154232A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びリードフレーム

Also Published As

Publication number Publication date
JP7215271B2 (ja) 2023-01-31
JP2020155706A (ja) 2020-09-24
JP2023033569A (ja) 2023-03-10
US20230335480A1 (en) 2023-10-19
US11735509B2 (en) 2023-08-22
US20200303295A1 (en) 2020-09-24
DE102020203244A1 (de) 2020-09-24

Similar Documents

Publication Publication Date Title
CN104916618B (zh) 半导体器件
CN109994447B (zh) 半导体模块
CN107437509B (zh) 半导体装置及其制造方法
KR20070027425A (ko) 면실장형 전자부품 및 그 제조방법
US9966328B2 (en) Semiconductor power device having single in-line lead module and method of making the same
JP4530863B2 (ja) 樹脂封止型半導体装置
US20230335480A1 (en) Power semiconductor device and manufacturing method thereof
CN106981471B (zh) 引线框组合件
US11502045B2 (en) Electronic device with step cut lead
EP3882969B1 (en) A cascode semiconductor device and method of manufacture
US10553524B2 (en) Integrated circuit (IC) die attached between an offset lead frame die-attach pad and a discrete die-attach pad
JP2006203048A (ja) 半導体装置
CN110945649B (zh) 半导体模块
US20150294929A1 (en) Semiconductor die package and method of assembling same
CN112635411A (zh) 具有顶侧或底侧冷却的半导体封装
US10141249B2 (en) Molded intelligent power module and method of making the same
CN112216667A (zh) 具有用于改善的阻挡条分隔的凹槽的封装引线设计
CN111725075A (zh) 半导体装置的制造方法及半导体装置
JP4849802B2 (ja) 半導体装置
EP4261880A1 (en) Semiconductor device package and method for manufacturing the same
CN109983591B (zh) 制造引线框的方法
US11171458B2 (en) Contact element, power semiconductor module with a contact element and method for producing a contact element
EP4213203A1 (en) Semiconductor device package and method for manufacturing the same
EP4184571A1 (en) A semiconductor package with improved connection of the pins to the bond pads of the semiconductor die
JP2017199888A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination