JPH0730044A - Ｌｓｉパッケージ - Google Patents
ＬｓｉパッケージInfo
- Publication number
- JPH0730044A JPH0730044A JP5175097A JP17509793A JPH0730044A JP H0730044 A JPH0730044 A JP H0730044A JP 5175097 A JP5175097 A JP 5175097A JP 17509793 A JP17509793 A JP 17509793A JP H0730044 A JPH0730044 A JP H0730044A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- package
- lsi package
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 パソコン，コンピュータシステム等の分野で
使用されるＬＳＩパッケージに関し、特にリードフレー
ムの高密度配置を可能にしてＬＳＩパッケージの高集積
度化を実現することを目的とする。 【構成】 パッケージ本体部５の側面からリードフレー
ム１が並列的に配置されてなるＬＳＩパッケージにおい
て、前記パッケージ本体部５から露出する形で設けられ
るリードフレーム１のリード部２をそれぞれ先端部の尖
った三角形型に形成すると共に、これら各リード部２が
少なくともパッケージ本体部５の側面βにおいて三角形
と逆三角形を交互に並べた形となるようにこれら各リー
ドフレーム１を互い違いに配置してなる。
使用されるＬＳＩパッケージに関し、特にリードフレー
ムの高密度配置を可能にしてＬＳＩパッケージの高集積
度化を実現することを目的とする。 【構成】 パッケージ本体部５の側面からリードフレー
ム１が並列的に配置されてなるＬＳＩパッケージにおい
て、前記パッケージ本体部５から露出する形で設けられ
るリードフレーム１のリード部２をそれぞれ先端部の尖
った三角形型に形成すると共に、これら各リード部２が
少なくともパッケージ本体部５の側面βにおいて三角形
と逆三角形を交互に並べた形となるようにこれら各リー
ドフレーム１を互い違いに配置してなる。
Description
【０００１】
【産業上の利用分野】本発明は、パソコン，コンピュー
タシステム等の分野で使用されるＬＳＩパッケージに係
り、特にリードフレームの高密度配置を可能にして高集
積度化を狙ったＬＳＩパッケージに関する。
タシステム等の分野で使用されるＬＳＩパッケージに係
り、特にリードフレームの高密度配置を可能にして高集
積度化を狙ったＬＳＩパッケージに関する。
【０００２】
【従来の技術】図３(a) と(b) と(c) と(d) は従来のＬ
ＳＩパッケージの構造を説明するための模式的斜視図と
要部平面図と要部側面図とそのＡ−Ａ線断面図、図４
(a) と(b) は従来のパッケージの構造とこれを実装する
パッドの一形状例を示す模式的要部側面図と平面図であ
る。
ＳＩパッケージの構造を説明するための模式的斜視図と
要部平面図と要部側面図とそのＡ−Ａ線断面図、図４
(a) と(b) は従来のパッケージの構造とこれを実装する
パッドの一形状例を示す模式的要部側面図と平面図であ
る。
【０００３】従来のリードフレーム41は図３(a) に示す
ように、後述するパッケージ本体部５（以下本体部５と
称する）内に埋設される基部３と本体部５から露出する
リード部42とから成る導電性を有する部材であって、こ
のリードフレーム41は、基部３とリード部42の幅Ｗがそ
れぞれ等しい短冊型である。図３(a) 中の２点鎖線は基
部３とリード部42の境界線を示す。なお、この図３(a)
と次の図３(b) に開示されているリードフレーム41は、
例えばＪ字型等に曲げ加工する以前の形状，すなわちリ
ードフレーム41の原型を示しているが、これら各リード
フレーム41は、図３(c) と(d) に示すように予めＪ字型
等に加工されたものを使用することになる。
ように、後述するパッケージ本体部５（以下本体部５と
称する）内に埋設される基部３と本体部５から露出する
リード部42とから成る導電性を有する部材であって、こ
のリードフレーム41は、基部３とリード部42の幅Ｗがそ
れぞれ等しい短冊型である。図３(a) 中の２点鎖線は基
部３とリード部42の境界線を示す。なお、この図３(a)
と次の図３(b) に開示されているリードフレーム41は、
例えばＪ字型等に曲げ加工する以前の形状，すなわちリ
ードフレーム41の原型を示しているが、これら各リード
フレーム41は、図３(c) と(d) に示すように予めＪ字型
等に加工されたものを使用することになる。
【０００４】図３(b) は前記短冊型のリードフレーム41
を装備したＬＳＩパッケージ60の模式的要部平面図であ
る。この従来のＬＳＩパッケージ60は、本体部５上に複
数のリードフレーム41をそれぞれ所定の間隔Δを隔てて
配置した装置構造になっている。そして、これら各リー
ドフレーム41と本体部５側に配置されているチップ30は
ワイヤ31を用いて接続される（リードフレーム41とチッ
プ30を接続するこのワイヤ31には通常金線（Au線）が用
いられる）。図中、Ｐ1 は前記リードフレーム41の配設
ピッチを示すが、この短冊型のリードフレーム41の場合
は当然このＰ1の値がＷ＋Δとなる。
を装備したＬＳＩパッケージ60の模式的要部平面図であ
る。この従来のＬＳＩパッケージ60は、本体部５上に複
数のリードフレーム41をそれぞれ所定の間隔Δを隔てて
配置した装置構造になっている。そして、これら各リー
ドフレーム41と本体部５側に配置されているチップ30は
ワイヤ31を用いて接続される（リードフレーム41とチッ
プ30を接続するこのワイヤ31には通常金線（Au線）が用
いられる）。図中、Ｐ1 は前記リードフレーム41の配設
ピッチを示すが、この短冊型のリードフレーム41の場合
は当然このＰ1の値がＷ＋Δとなる。
【０００５】図３(c) と(d) は、例えばＪ字型に曲げ加
工されたリードフレーム41を本体部５に実装した状態を
示す図である。このＬＳＩパッケージ60は、本体部５の
側面βから内方に向かってＪ字型に曲げ加工したリード
フレーム41の実装面Ｚをプリント板（図示せず）側に設
けられている標準パッド12（後述）上に位置決めして加
熱することによってプリント板に実装される。図中、α
は本体部５の表面を示す。
工されたリードフレーム41を本体部５に実装した状態を
示す図である。このＬＳＩパッケージ60は、本体部５の
側面βから内方に向かってＪ字型に曲げ加工したリード
フレーム41の実装面Ｚをプリント板（図示せず）側に設
けられている標準パッド12（後述）上に位置決めして加
熱することによってプリント板に実装される。図中、α
は本体部５の表面を示す。
【０００６】以下図４(a) と(b) に基づいて従来のＬＳ
Ｉパッケージの全体構造とこれを実装するためのパッド
の形状について説明する。図４(a) と(b) に示すよう
に、この従来のＬＳＩパッケージ60は、原型が短冊型の
リードフレーム41を用いていることから、プリント板側
に設けられるパッドも当然標準パッド12のみで構成され
る。図中、αは本体部５の表面、βは本体部５の側面、
ＺはＬＳＩパッケージ60をプリント板に実装する実装
面、Ｗ2 は標準パッド12の幅寸法（このＷ2 はリードフ
レームの幅寸法Ｗと同じである）、Δはリードフレーム
間の間隙（リード間隙と呼ぶことがある）、Δ1 は標準
パッド12間の間隙（このΔ1 はリード間隙Δと同じであ
る）をそれぞれ示す。この従来のＬＳＩパッケージ60は
リードフレーム41の原型（元の形状）が短冊型であるこ
とから、各リードフレーム41の配設ピッチＰ1 は、Ｐ1
＝Ｗ2 ＋Δとなる。
Ｉパッケージの全体構造とこれを実装するためのパッド
の形状について説明する。図４(a) と(b) に示すよう
に、この従来のＬＳＩパッケージ60は、原型が短冊型の
リードフレーム41を用いていることから、プリント板側
に設けられるパッドも当然標準パッド12のみで構成され
る。図中、αは本体部５の表面、βは本体部５の側面、
ＺはＬＳＩパッケージ60をプリント板に実装する実装
面、Ｗ2 は標準パッド12の幅寸法（このＷ2 はリードフ
レームの幅寸法Ｗと同じである）、Δはリードフレーム
間の間隙（リード間隙と呼ぶことがある）、Δ1 は標準
パッド12間の間隙（このΔ1 はリード間隙Δと同じであ
る）をそれぞれ示す。この従来のＬＳＩパッケージ60は
リードフレーム41の原型（元の形状）が短冊型であるこ
とから、各リードフレーム41の配設ピッチＰ1 は、Ｐ1
＝Ｗ2 ＋Δとなる。
【０００７】図４(b) において、パッド列が２列になっ
ているのはこのＬＳＩパッケージ60が本体部５の２側面
にリードフレーム41を装備した形式のパッケージである
ことによるものである。
ているのはこのＬＳＩパッケージ60が本体部５の２側面
にリードフレーム41を装備した形式のパッケージである
ことによるものである。
【０００８】
【発明が解決しようとする課題】この従来のＬＳＩパッ
ケージ60に装備されているリードフレーム41は短冊型で
あることから、外形寸法を大きくしないで高集積化を実
現する（リードフレーム41の数を増加させる）ためには
これらリードフレーム41の配設ピッチＰ1 を縮小する以
外に方法がない。リードフレーム41の配設ピッチＰ1 を
縮小するための手段としては、(1) リードフレームの基
部の幅Ｗを縮小する。(2) リード間隙Δを縮小する。と
いった二つの方法が考えられる。
ケージ60に装備されているリードフレーム41は短冊型で
あることから、外形寸法を大きくしないで高集積化を実
現する（リードフレーム41の数を増加させる）ためには
これらリードフレーム41の配設ピッチＰ1 を縮小する以
外に方法がない。リードフレーム41の配設ピッチＰ1 を
縮小するための手段としては、(1) リードフレームの基
部の幅Ｗを縮小する。(2) リード間隙Δを縮小する。と
いった二つの方法が考えられる。
【０００９】しかしながら、これら二つの方法中、(1)
の方法は「リードフレーム41の機械的強度が低下する」
という問題点があり、(2) の方法は「リードフレーム間
で短絡事故が発生し易い」という問題点がある。
の方法は「リードフレーム41の機械的強度が低下する」
という問題点があり、(2) の方法は「リードフレーム間
で短絡事故が発生し易い」という問題点がある。
【００１０】本発明は、三角形を互い違いに並べた形の
リードフレーム配置とすることでリードフレームの高密
度配置を可能にし、これによってＬＳＩパッケージの高
集積度化を実現しようとするものである。
リードフレーム配置とすることでリードフレームの高密
度配置を可能にし、これによってＬＳＩパッケージの高
集積度化を実現しようとするものである。
【００１１】
【課題を解決するための手段】本発明によるＬＳＩパッ
ケージ50は、図１に示すように、リードフレーム１のリ
ード部２をそれぞれ先端部の尖った三角形型に形成する
とともに、これら各リード部２が少なくとも本体部５の
側面βにおいて三角形と逆三角形を交互に並べた形とな
るようにリードフレーム１を互い違いに配置した装置構
成を特徴とするものである。
ケージ50は、図１に示すように、リードフレーム１のリ
ード部２をそれぞれ先端部の尖った三角形型に形成する
とともに、これら各リード部２が少なくとも本体部５の
側面βにおいて三角形と逆三角形を交互に並べた形とな
るようにリードフレーム１を互い違いに配置した装置構
成を特徴とするものである。
【００１２】
【作用】このＬＳＩパッケージ50は、リード部２がそれ
ぞれ三角形に形成されたリードフレーム１を互い違いに
配置した装置構成になっていることから、例えばそれぞ
れの基部３が寸法的には接触する筈の位置にこれらリー
ドフレーム１を配置した場合でもこれら各リードフレー
ム１のリード部２間には或るリード間隙Δが確保され
る。このため、この技術を適用すれば、リードフレーム
１の基部の幅Ｗ或いはリードフレーム間の間隙Δを縮小
することなしにリードフレームの配設ピッチＰを縮小す
ることができる。
ぞれ三角形に形成されたリードフレーム１を互い違いに
配置した装置構成になっていることから、例えばそれぞ
れの基部３が寸法的には接触する筈の位置にこれらリー
ドフレーム１を配置した場合でもこれら各リードフレー
ム１のリード部２間には或るリード間隙Δが確保され
る。このため、この技術を適用すれば、リードフレーム
１の基部の幅Ｗ或いはリードフレーム間の間隙Δを縮小
することなしにリードフレームの配設ピッチＰを縮小す
ることができる。
【００１３】
【実施例】以下実施例図に基づいて本発明を詳細に説明
する。図１(a) と(b) と(c) と(d) と(e) は本発明の一
実施例を示す斜視図と模式的要部平面図と要部側面図と
そのＡ−Ａ線断面図およびＢ−Ｂ線断面図、図２(a) と
(b) は本発明によるＬＳＩパッケージの一構造例と実装
用パッドの一形状例を示す模式的側面図と平面図である
が、前記図３，図４と同一部分にはそれぞれ同一符号を
付している。
する。図１(a) と(b) と(c) と(d) と(e) は本発明の一
実施例を示す斜視図と模式的要部平面図と要部側面図と
そのＡ−Ａ線断面図およびＢ−Ｂ線断面図、図２(a) と
(b) は本発明によるＬＳＩパッケージの一構造例と実装
用パッドの一形状例を示す模式的側面図と平面図である
が、前記図３，図４と同一部分にはそれぞれ同一符号を
付している。
【００１４】図１(a) と(b) と(c) と(d) と(e) に示す
ように、本発明によるＬＳＩパッケージ50は、本体部５
から露出するリードフレーム１のリード部２をそれぞれ
先端部の尖った三角形型に形成するとともに、これら各
リード部２が少なくとも本体部５の側面βにおいて三角
形と逆三角形を交互に並べた形となるように各リードフ
レーム１を互い違いに配置した装置構成になっている。
ように、本発明によるＬＳＩパッケージ50は、本体部５
から露出するリードフレーム１のリード部２をそれぞれ
先端部の尖った三角形型に形成するとともに、これら各
リード部２が少なくとも本体部５の側面βにおいて三角
形と逆三角形を交互に並べた形となるように各リードフ
レーム１を互い違いに配置した装置構成になっている。
【００１５】図１(a) はリードフレーム１の原型を示す
斜視図である。図１(a) に示すように、このリードフレ
ーム１は、矩形の基部３と先端部の尖った三角形型のリ
ード部２とによって構成されている。図中、Ｗは前記リ
ードフレームの基部３の幅寸法であって、この幅寸法Ｗ
は従来のリードフレーム41（図３，図４参照）の幅寸法
と同じである。
斜視図である。図１(a) に示すように、このリードフレ
ーム１は、矩形の基部３と先端部の尖った三角形型のリ
ード部２とによって構成されている。図中、Ｗは前記リ
ードフレームの基部３の幅寸法であって、この幅寸法Ｗ
は従来のリードフレーム41（図３，図４参照）の幅寸法
と同じである。
【００１６】図１(b) は前記リードフレーム１をＬＳＩ
パッケージ50の本体部５上に配置した状態を模式的に示
した図であって、図中、１ａは本体部５の表面αから外
部へ突出する形で配置されているリードフレームであ
り、１ｂは本体部５の側面βから外部へ突出する形で配
置されているリードフレームである。なお、これらリー
ドフレーム１ａと１ｂ は、リード部２の突出面によっ
て区分されているが、先端部の尖った三角形のリード部
２を備えている点は同等である。従って、これらを特に
区別する必要の無い時はこれをリードフレーム１と呼ぶ
ことにする。
パッケージ50の本体部５上に配置した状態を模式的に示
した図であって、図中、１ａは本体部５の表面αから外
部へ突出する形で配置されているリードフレームであ
り、１ｂは本体部５の側面βから外部へ突出する形で配
置されているリードフレームである。なお、これらリー
ドフレーム１ａと１ｂ は、リード部２の突出面によっ
て区分されているが、先端部の尖った三角形のリード部
２を備えている点は同等である。従って、これらを特に
区別する必要の無い時はこれをリードフレーム１と呼ぶ
ことにする。
【００１７】図１(b) 中、Ｐはリードフレームの配設ピ
ッチ、Δはリード間隙（リードフレーム間に形成される
間隙）をそれぞれ示すが、本発明によるこの技術を適用
すると、例えばリードフレームの配設ピッチＰとリード
フレームの基部の幅寸法Ｗを等しくした（Ｐ＝Ｗ）場合
でも、各リードフレーム１ａ，１ｂ間に或るリード間隙
Δが形成されるので、ＬＳＩパッケージの高密度化を実
現する上で極めて有利である。
ッチ、Δはリード間隙（リードフレーム間に形成される
間隙）をそれぞれ示すが、本発明によるこの技術を適用
すると、例えばリードフレームの配設ピッチＰとリード
フレームの基部の幅寸法Ｗを等しくした（Ｐ＝Ｗ）場合
でも、各リードフレーム１ａ，１ｂ間に或るリード間隙
Δが形成されるので、ＬＳＩパッケージの高密度化を実
現する上で極めて有利である。
【００１８】図１(c) は本発明によるＬＳＩパッケージ
の要部側面図である。この図１(c)は、本発明を適用す
ることによって、リードフレームの配設ピッチＰとリー
ドフレームの基部の幅寸法Ｗが互いに等しい場合でもリ
ードフレーム１ａ，１ｂ間に或るリード間隙Δが形成さ
れることを示している。
の要部側面図である。この図１(c)は、本発明を適用す
ることによって、リードフレームの配設ピッチＰとリー
ドフレームの基部の幅寸法Ｗが互いに等しい場合でもリ
ードフレーム１ａ，１ｂ間に或るリード間隙Δが形成さ
れることを示している。
【００１９】図１(d) は図１(c) のＡ−Ａ線断面図であ
って、この図１(d) はリードフレーム１ａの断面形状を
示す図である。また、図１(e) は図１(c) のＢ−Ｂ線断
面図であって、この図１(e) はリードフレーム１ｂの断
面形状を示す図である。これら各リードフレーム１ａと
１ｂはそれぞれ本体部５の表面αと本体部５の側面βか
らリード部２が突出するようになっていることから、断
面形状はそれぞれ異なるがリード部２の基本形状は同じ
である。
って、この図１(d) はリードフレーム１ａの断面形状を
示す図である。また、図１(e) は図１(c) のＢ−Ｂ線断
面図であって、この図１(e) はリードフレーム１ｂの断
面形状を示す図である。これら各リードフレーム１ａと
１ｂはそれぞれ本体部５の表面αと本体部５の側面βか
らリード部２が突出するようになっていることから、断
面形状はそれぞれ異なるがリード部２の基本形状は同じ
である。
【００２０】以下図２(a) と(b) に基づいて本発明によ
るＬＳＩパッケージの全体構造とこれを実装するパッド
の形状について説明する。図２(a) に示すように、この
ＬＳＩパッケージ50は、前記リードフレーム１ａとリー
ドフレーム１ｂの各リード部２がそれぞれ本体部５の側
面βにおいて三角形と逆三角形を交互に並べた形となる
ようにリードフレーム１ａのリード部２を本体部５の表
面αから突出させ、一方のリードフレー１ｂのリード部
２を本体部５の側面βから突出させた装置構成になって
いる。このＬＳＩパッケージ50は、リードフレームの基
部の幅Ｗとリードフレームの配設ピッチＰが互いに等し
い場合（Ｗ＝Ｐ）でもリード部２が三角形であることか
ら、リードフレーム１ａと１ｂ間に或るリード間隙Δが
形成されることを構造上の特徴としている。図中、Ｚは
このＬＳＩパッケージ50を図示しないプリント板に実装
する実装面を示す。
るＬＳＩパッケージの全体構造とこれを実装するパッド
の形状について説明する。図２(a) に示すように、この
ＬＳＩパッケージ50は、前記リードフレーム１ａとリー
ドフレーム１ｂの各リード部２がそれぞれ本体部５の側
面βにおいて三角形と逆三角形を交互に並べた形となる
ようにリードフレーム１ａのリード部２を本体部５の表
面αから突出させ、一方のリードフレー１ｂのリード部
２を本体部５の側面βから突出させた装置構成になって
いる。このＬＳＩパッケージ50は、リードフレームの基
部の幅Ｗとリードフレームの配設ピッチＰが互いに等し
い場合（Ｗ＝Ｐ）でもリード部２が三角形であることか
ら、リードフレーム１ａと１ｂ間に或るリード間隙Δが
形成されることを構造上の特徴としている。図中、Ｚは
このＬＳＩパッケージ50を図示しないプリント板に実装
する実装面を示す。
【００２１】図２(b) は図示しないプリント板側に設け
られているパッケージ実装用パッドの一形状例を示す模
式的平面図である。このパッケージ実装用パッドは、Ｌ
ＳＩパッケージ50のリードフレーム１ａに対応する標準
パッド12とリードフレーム１ｂに対応する幅の狭い狭幅
パッド11が交互に形成された形になっている。図中、Ｗ
2 は標準パッド12の幅を、Ｗ1 は狭幅パッド11の幅をそ
れぞれ示すが、Ｗ2 はリードフレーム１の基部の幅Ｗに
等しく、Ｗ1 はリードフレーム１ｂの実装面Ｚ上におけ
る幅に等しい。
られているパッケージ実装用パッドの一形状例を示す模
式的平面図である。このパッケージ実装用パッドは、Ｌ
ＳＩパッケージ50のリードフレーム１ａに対応する標準
パッド12とリードフレーム１ｂに対応する幅の狭い狭幅
パッド11が交互に形成された形になっている。図中、Ｗ
2 は標準パッド12の幅を、Ｗ1 は狭幅パッド11の幅をそ
れぞれ示すが、Ｗ2 はリードフレーム１の基部の幅Ｗに
等しく、Ｗ1 はリードフレーム１ｂの実装面Ｚ上におけ
る幅に等しい。
【００２２】以上述べた実施例はＪリード型のＬＳＩパ
ッケージを対象としているが、本発明はＪリード型ＬＳ
Ｉパッケージ以外のＬＳＩパッケージ（例えばＳＯＰ
型，ＱＦＰ型等）にも適用可能なことはいうまでもな
い。
ッケージを対象としているが、本発明はＪリード型ＬＳ
Ｉパッケージ以外のＬＳＩパッケージ（例えばＳＯＰ
型，ＱＦＰ型等）にも適用可能なことはいうまでもな
い。
【００２３】本発明によるＬＳＩパッケージ50は、先端
部の尖った三角形状のリード部２を備えたリードフレー
ム１ａと１ｂを互い違いに配置した装置構成になってい
ることから、例えばリードフレームの幅寸法Ｗとリード
フレームの配設ピッチＰを互いに等しくした場合でも各
リードフレーム１ａと１ｂ間には必ず或るリード間隙Δ
が形成される。
部の尖った三角形状のリード部２を備えたリードフレー
ム１ａと１ｂを互い違いに配置した装置構成になってい
ることから、例えばリードフレームの幅寸法Ｗとリード
フレームの配設ピッチＰを互いに等しくした場合でも各
リードフレーム１ａと１ｂ間には必ず或るリード間隙Δ
が形成される。
【００２４】
【発明の効果】以上の説明から明らかなように、本発明
によるＬＳＩパッケージは、三角形を互い違いに並べた
リードフレーム配置とすることでリードフレームの高密
度配置を可能にしたものである。従って、本発明技術を
適用すればＬＳＩの高集積度化を容易に実現することが
できる。
によるＬＳＩパッケージは、三角形を互い違いに並べた
リードフレーム配置とすることでリードフレームの高密
度配置を可能にしたものである。従って、本発明技術を
適用すればＬＳＩの高集積度化を容易に実現することが
できる。
【図１】 本発明の一実施例を示す斜視図と模式的要部
平面図と要部側面図とそのＡ−Ａ線断面図およびＢ−Ｂ
線断面図である。
平面図と要部側面図とそのＡ−Ａ線断面図およびＢ−Ｂ
線断面図である。
【図２】 本発明によるＬＳＩパッケージの一構造例と
実装用パッドの一形状例を示す模式的側面図と平面図で
ある。
実装用パッドの一形状例を示す模式的側面図と平面図で
ある。
【図３】 従来のＬＳＩパッケージの構造を説明するた
めの模式的斜視図と要部平面図と要部側面図とそのＡ−
Ａ線断面図である。
めの模式的斜視図と要部平面図と要部側面図とそのＡ−
Ａ線断面図である。
【図４】 従来のパッケージの構造とこれを実装するパ
ッドの一形状例を示す模式的要部側面図と平面図であ
る。
ッドの一形状例を示す模式的要部側面図と平面図であ
る。
１，１ａ，１ｂ，41 リードフレーム ２，42 リード部 ３ 基部 ５ 本体部 11 狭幅パッド 12 標準パッド 30 チップ 31 ワイヤ 50，60 ＬＳＩパッケージ α 本体部の表面 β 本体部の側面 Δ リード間隙 Δ1 標準パッド間の間隙 Ｐ，Ｐ1 リードフレームの配設ピッチ Ｗ リードフレームの基部の幅 Ｗ1 狭幅パッドの幅 Ｗ2 標準パッドの幅 Ｚ 実装面
Claims (1)
- 【請求項１】 パッケージ本体部(5) の側面（β）に複
数のリードフレーム(1) が並列的に配置されてなるＬＳ
Ｉパッケージにおいて、 前記パッケージ本体部(5) から露出する形で設けられる
リードフレーム(1) のリード部(2) をそれぞれ先端部の
尖った三角形型に形成するとともに、これら各リード部
(2) が少なくともパッケージ本体部(5) の側面（β）に
おいて三角形と逆三角形を交互に並べた形となるように
これら各リードフレーム(1) を互い違いに配置してなる
ことを特徴とするＬＳＩパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5175097A JPH0730044A (ja) | 1993-07-15 | 1993-07-15 | Ｌｓｉパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5175097A JPH0730044A (ja) | 1993-07-15 | 1993-07-15 | Ｌｓｉパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730044A true JPH0730044A (ja) | 1995-01-31 |
Family
ID=15990205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5175097A Withdrawn JPH0730044A (ja) | 1993-07-15 | 1993-07-15 | Ｌｓｉパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730044A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7396013B2 (en) | 2004-08-31 | 2008-07-08 | Sega Corporation | Lottery device |
| US11735509B2 (en) * | 2019-03-22 | 2023-08-22 | Mitsubishi Electric Corporation | Power semiconductor device and manufacturing method thereof |
-
1993
- 1993-07-15 JP JP5175097A patent/JPH0730044A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7396013B2 (en) | 2004-08-31 | 2008-07-08 | Sega Corporation | Lottery device |
| US11735509B2 (en) * | 2019-03-22 | 2023-08-22 | Mitsubishi Electric Corporation | Power semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61269345A (ja) | 半導体装置 | |
| JP2560974B2 (ja) | 半導体装置 | |
| JPH0730044A (ja) | Ｌｓｉパッケージ | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JPS62188350A (ja) | リ−ドフレ−ム | |
| JPH02133942A (ja) | セラミックチップキャリア型半導体装置 | |
| JP3229068B2 (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JPH0212861A (ja) | 樹脂封止型半導体装置 | |
| JPS6252996A (ja) | プリント板の部品取付パツド | |
| JP2754236B2 (ja) | リードフレームおよびそれを使用する半導体装置の製造方法 | |
| JPH0888310A (ja) | 樹脂封止半導体装置 | |
| JPH032345B2 (ja) | ||
| JP2871984B2 (ja) | 半導体装置 | |
| JPH02130996A (ja) | 電子部品実装用装置 | |
| JPH11186430A (ja) | 半導体装置 | |
| JP2699949B2 (ja) | 半導体装置 | |
| JPS5929035U (ja) | リ−ドフレ−ム | |
| JPH09232498A (ja) | 半導体装置 | |
| JPH0936158A (ja) | パッケージ型半導体装置の構造 | |
| JPH07161900A (ja) | 表面実装形半導体パッケージ | |
| JPS59198742A (ja) | 集積回路素子の端子板 | |
| JPS63283052A (ja) | 集積回路用パツケ−ジ | |
| JPH0469941A (ja) | 集積回路のボンディング方式 | |
| JPH07183422A (ja) | 樹脂封止型半導体装置 | |
| JPH01183143A (ja) | 半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |