JPH11186430A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11186430A JPH11186430A JP35102397A JP35102397A JPH11186430A JP H11186430 A JPH11186430 A JP H11186430A JP 35102397 A JP35102397 A JP 35102397A JP 35102397 A JP35102397 A JP 35102397A JP H11186430 A JPH11186430 A JP H11186430A
- Authority
- JP
- Japan
- Prior art keywords
- epoxy resin
- resin substrate
- glass
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】ＢＧＡ型の半導体装置の構造に関する。モール
ド樹脂の収縮率よりガラス・エポキシ樹脂基板の収縮率
の方が小さいため、ガラス・エポキシ樹脂基板が内側に
引っ張られてしまう。そのことにより生じるガラス・エ
ポキシ樹脂基板のソリを防止することができない。 【解決手段】ガラス・エポキシ樹脂基板１はモールド樹
脂（樹脂）６より収縮率が小さいためモールド樹脂６封
止後ガラス・エポキシ樹脂基板１が収縮してしまう。そ
の収縮を吸収するためにスリット４を設ける。このスリ
ットは、ガラス・エポキシ樹脂基板の外周を形成する各
辺と平行になるように、更には、外周を形成する各辺に
おいて、Ｔ字状になるように形成されることが好まし
い。またはガラス・エポキシ樹脂基板の裏面にポリイミ
ドテープを貼りつける。
ド樹脂の収縮率よりガラス・エポキシ樹脂基板の収縮率
の方が小さいため、ガラス・エポキシ樹脂基板が内側に
引っ張られてしまう。そのことにより生じるガラス・エ
ポキシ樹脂基板のソリを防止することができない。 【解決手段】ガラス・エポキシ樹脂基板１はモールド樹
脂（樹脂）６より収縮率が小さいためモールド樹脂６封
止後ガラス・エポキシ樹脂基板１が収縮してしまう。そ
の収縮を吸収するためにスリット４を設ける。このスリ
ットは、ガラス・エポキシ樹脂基板の外周を形成する各
辺と平行になるように、更には、外周を形成する各辺に
おいて、Ｔ字状になるように形成されることが好まし
い。またはガラス・エポキシ樹脂基板の裏面にポリイミ
ドテープを貼りつける。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にＢＧＡ（ボール・グリッド・アレイ）型の半導体装
置の構造に関するものである。
特にＢＧＡ（ボール・グリッド・アレイ）型の半導体装
置の構造に関するものである。
【０００２】
【従来の技術】従来の技術について図４を用いて説明す
る。図４は半導体チップを搭載した従来の半導体装置の
一例の断面図である。
る。図４は半導体チップを搭載した従来の半導体装置の
一例の断面図である。
【０００３】ガラス・エポキシ樹脂基板１上に半導体チ
ップ２を搭載し、半導体チップ２上のアルミパッド３と
前記ガラス・エポキシ樹脂基板１上のリードを例えば金
属細線５により電気的に接続する。その後モールド樹脂
６で封止し、ガラス・エポキシ樹脂基板１の配線パター
ンに半田ボール７を接合する構造となっていた。
ップ２を搭載し、半導体チップ２上のアルミパッド３と
前記ガラス・エポキシ樹脂基板１上のリードを例えば金
属細線５により電気的に接続する。その後モールド樹脂
６で封止し、ガラス・エポキシ樹脂基板１の配線パター
ンに半田ボール７を接合する構造となっていた。
【０００４】
【発明が解決しようとする課題】前述したように従来の
ような半導体装置ではモールド樹脂の収縮率よりガラス
・エポキシ樹脂基板の収縮率の方が小さいため、ガラス
・エポキシ樹脂基板が内側に引っ張られてしまう。その
ことにより生じるガラス・エポキシ樹脂基板の反りを防
止することができなかった。
ような半導体装置ではモールド樹脂の収縮率よりガラス
・エポキシ樹脂基板の収縮率の方が小さいため、ガラス
・エポキシ樹脂基板が内側に引っ張られてしまう。その
ことにより生じるガラス・エポキシ樹脂基板の反りを防
止することができなかった。
【０００５】
【課題を解決するためのでは手段】本発明による半導体
装置は、請求項１に記載の如く、複数の電極を有する半
導体チップと、前記半導体チップが載置されるとともに
各々の前記電極と接続されるリードを有するガラス・エ
ポキシ樹脂基板と、前記リードと電気的に接続された配
線パターンに設けられる外部電極と、少なくとも前記半
導体チップ及び前記ガラス・エポキシ樹脂基板の一部を
封止する樹脂と、を有し、前記ガラス・エポキシ樹脂基
板にはスリットが設けられてなることを特徴とする。こ
のように基板にスリットを設ければ、そのスリットが基
板の反りを吸収するので、半導体装置はフラットな状態
が維持される。その結果、マザーボードとの接続信頼性
が向上する。
装置は、請求項１に記載の如く、複数の電極を有する半
導体チップと、前記半導体チップが載置されるとともに
各々の前記電極と接続されるリードを有するガラス・エ
ポキシ樹脂基板と、前記リードと電気的に接続された配
線パターンに設けられる外部電極と、少なくとも前記半
導体チップ及び前記ガラス・エポキシ樹脂基板の一部を
封止する樹脂と、を有し、前記ガラス・エポキシ樹脂基
板にはスリットが設けられてなることを特徴とする。こ
のように基板にスリットを設ければ、そのスリットが基
板の反りを吸収するので、半導体装置はフラットな状態
が維持される。その結果、マザーボードとの接続信頼性
が向上する。
【０００６】また、前記スリットは、前記ガラス・エポ
キシ樹脂基板の外周を形成する各辺と平行になるよう
に、更には、前記外周を形成する前記各辺において、Ｔ
字状になるように形成されることが好ましい。
キシ樹脂基板の外周を形成する各辺と平行になるよう
に、更には、前記外周を形成する前記各辺において、Ｔ
字状になるように形成されることが好ましい。
【０００７】また、請求項４に記載の如く、前記ガラス
・エポキシ樹脂基板の前記樹脂が設けられた面とは相対
向する面において、前記ガラス・エポキシ樹脂基板より
も弾性係数の低い部材を設けてなることを特徴とする。
ガラス・エポキシ樹脂基板よりも弾性係数の低い部材を
前記樹脂が設けられた面とは相対向する面に設けること
で、基板の反りを緩和させることができる。また、スリ
ットから樹脂の流出を防ぐ役割も果たす。前記部材とし
て具体的には、ポリイミドが好ましい。
・エポキシ樹脂基板の前記樹脂が設けられた面とは相対
向する面において、前記ガラス・エポキシ樹脂基板より
も弾性係数の低い部材を設けてなることを特徴とする。
ガラス・エポキシ樹脂基板よりも弾性係数の低い部材を
前記樹脂が設けられた面とは相対向する面に設けること
で、基板の反りを緩和させることができる。また、スリ
ットから樹脂の流出を防ぐ役割も果たす。前記部材とし
て具体的には、ポリイミドが好ましい。
【０００８】また請求項６に記載の如く本発明の半導体
装置は、複数の電極を有する半導体チップと、前記半導
体チップが載置されるとともに各々の前記電極と接続さ
れるリードを有するガラス・エポキシ樹脂基板と、前記
リードと電気的に接続された配線パターンに設けられる
外部電極と、少なくとも前記半導体チップ及び前記ガラ
ス・エポキシ樹脂基板の一部を封止する樹脂と、を有
し、前記ガラス・エポキシ樹脂基板には、該基板の反り
を吸収する機構を設けてなることを特徴とする。
装置は、複数の電極を有する半導体チップと、前記半導
体チップが載置されるとともに各々の前記電極と接続さ
れるリードを有するガラス・エポキシ樹脂基板と、前記
リードと電気的に接続された配線パターンに設けられる
外部電極と、少なくとも前記半導体チップ及び前記ガラ
ス・エポキシ樹脂基板の一部を封止する樹脂と、を有
し、前記ガラス・エポキシ樹脂基板には、該基板の反り
を吸収する機構を設けてなることを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明について実施例に基
づき詳細に説明する。図１は本発明の半導体装置の一実
施例に関するガラス・エポキシ樹脂基板の平面図及び断
面図である。
づき詳細に説明する。図１は本発明の半導体装置の一実
施例に関するガラス・エポキシ樹脂基板の平面図及び断
面図である。
【００１０】図２は本発明の半導体装置の一実施例に関
するガラス・エポキシ樹脂基板の平面図である。ガラス
・エポキシ樹脂基板１はモールド樹脂（樹脂）６より収
縮率が小さいためモールド樹脂６封止後図２の矢印の方
向にガラス・エポキシ樹脂基板１が収縮してしまう。そ
の収縮を吸収するために図１（ｂ）に示したようなスリ
ット４を設ける。このスリットは、前記ガラス・エポキ
シ樹脂基板の外周を形成する各辺と平行になるように、
更には、前記外周を形成する前記各辺において、Ｔ字状
になるように形成されることが好ましい。このようにス
リット４を設けることにより、図１（ｂ）の矢印で示し
た方向に応力が分散される。またガラス・エポキシ樹脂
基板１に形成されるこのスリット４は、配線パターンを
さけるように設ける。そのガラス・エポキシ樹脂基板１
上に半導体チップ２を搭載（載置）し、半導体チップ２
において電極として設けられた例えばアルミパッド３と
ガラス・エポキシ樹脂基板１上のリードを金属細線５に
より電気的に接続する。この接続には、その他各種周知
の接続方法を採ってもよいことはいうまでもない。その
後半導体チップ２表面ないし外力からの保護のためにモ
ールド樹脂（樹脂）６で封止し、ガラス・エポキシ樹脂
基板１の配線パターンに外部電極（例えば、半田ボー
ル）７を接合する。この配線パターンは、リードと電気
的に接続されている。
するガラス・エポキシ樹脂基板の平面図である。ガラス
・エポキシ樹脂基板１はモールド樹脂（樹脂）６より収
縮率が小さいためモールド樹脂６封止後図２の矢印の方
向にガラス・エポキシ樹脂基板１が収縮してしまう。そ
の収縮を吸収するために図１（ｂ）に示したようなスリ
ット４を設ける。このスリットは、前記ガラス・エポキ
シ樹脂基板の外周を形成する各辺と平行になるように、
更には、前記外周を形成する前記各辺において、Ｔ字状
になるように形成されることが好ましい。このようにス
リット４を設けることにより、図１（ｂ）の矢印で示し
た方向に応力が分散される。またガラス・エポキシ樹脂
基板１に形成されるこのスリット４は、配線パターンを
さけるように設ける。そのガラス・エポキシ樹脂基板１
上に半導体チップ２を搭載（載置）し、半導体チップ２
において電極として設けられた例えばアルミパッド３と
ガラス・エポキシ樹脂基板１上のリードを金属細線５に
より電気的に接続する。この接続には、その他各種周知
の接続方法を採ってもよいことはいうまでもない。その
後半導体チップ２表面ないし外力からの保護のためにモ
ールド樹脂（樹脂）６で封止し、ガラス・エポキシ樹脂
基板１の配線パターンに外部電極（例えば、半田ボー
ル）７を接合する。この配線パターンは、リードと電気
的に接続されている。
【００１１】図３は本発明の半導体装置の一実施例に関
するガラス・エポキシ樹脂基板の断面図である。ガラス
・エポキシ樹脂基板１はモールド樹脂６より収縮率が小
さいためモールド樹脂６封止後図２の矢印の方向にガラ
ス・エポキシ樹脂基板１が収縮してしまう。その収縮を
吸収するために図３に示したように例えば、ポリイミド
テープ８をガラス・エポキシ樹脂基板１の裏面、すなわ
ち、樹脂の設けられた面に相対向する面側に貼りつけ
る。ポリイミドテープ８はガラス・エポキシ樹脂基板１
より弾性係数が低いためガラス・エポキシ樹脂基板１の
収縮によるひずみをポリイミドテープ８が吸収する。ま
た樹脂のスリットからの流れ出しを防止する為には、ス
リットの設けられた位置を含むようにポリイミドテープ
を設けることも有効である。
するガラス・エポキシ樹脂基板の断面図である。ガラス
・エポキシ樹脂基板１はモールド樹脂６より収縮率が小
さいためモールド樹脂６封止後図２の矢印の方向にガラ
ス・エポキシ樹脂基板１が収縮してしまう。その収縮を
吸収するために図３に示したように例えば、ポリイミド
テープ８をガラス・エポキシ樹脂基板１の裏面、すなわ
ち、樹脂の設けられた面に相対向する面側に貼りつけ
る。ポリイミドテープ８はガラス・エポキシ樹脂基板１
より弾性係数が低いためガラス・エポキシ樹脂基板１の
収縮によるひずみをポリイミドテープ８が吸収する。ま
た樹脂のスリットからの流れ出しを防止する為には、ス
リットの設けられた位置を含むようにポリイミドテープ
を設けることも有効である。
【００１２】そのガラス・エポキシ樹脂基板１上に半導
体チップ２を搭載し、半導体チップ２上のアルミパッド
３とガラス・エポキシ基板１上のリード４を金属細線５
により電気的に接続する。その後半導体チップ２表面な
いし外力からの保護のためにモールド樹脂６で封止し、
ガラス・エポキシ樹脂基板１の配線パターンに半田ボー
ル７を接合する。このようにガラス・エポキシ樹脂基板
１より弾性係数が低い部材を用いることで、基板の反り
を緩和させることが可能となる。
体チップ２を搭載し、半導体チップ２上のアルミパッド
３とガラス・エポキシ基板１上のリード４を金属細線５
により電気的に接続する。その後半導体チップ２表面な
いし外力からの保護のためにモールド樹脂６で封止し、
ガラス・エポキシ樹脂基板１の配線パターンに半田ボー
ル７を接合する。このようにガラス・エポキシ樹脂基板
１より弾性係数が低い部材を用いることで、基板の反り
を緩和させることが可能となる。
【００１３】
【発明の効果】以上述べたように本発明によれば、モー
ルド樹脂の収縮率とガラス・エポキシ樹脂基板の収縮率
の差をガラス・エポキシ樹脂基板にスリットを設けるこ
と、またはガラス・エポキシ樹脂基板の裏面にポリイミ
ドテープを貼ることにより吸収しガラス・エポキシ樹脂
基板のソリをなくすことができる。
ルド樹脂の収縮率とガラス・エポキシ樹脂基板の収縮率
の差をガラス・エポキシ樹脂基板にスリットを設けるこ
と、またはガラス・エポキシ樹脂基板の裏面にポリイミ
ドテープを貼ることにより吸収しガラス・エポキシ樹脂
基板のソリをなくすことができる。
【図１】本発明の第１の実施例に関する半導体装置の断
面図及び平面図。
面図及び平面図。
【図２】本発明の第１の実施例に関する半導体装置の平
面図。
面図。
【図３】本発明の第２の実施例に関する半導体装置の断
面図。
面図。
【図４】従来の技術に関する半導体チップを搭載した半
導体装置の断面図。
導体装置の断面図。
１・・ガラス・エポキシ樹脂基板 ２・・半導体チップ ３・・アルミパッド ４・・スリット ５・・金属細線 ６・・モールド樹脂 ７・・半田ボール ８・・ポリイミドテープ
Claims (6)
- 【請求項１】複数の電極を有する半導体チップと、前記
半導体チップが載置されるとともに各々の前記電極と接
続されるリードを有するガラス・エポキシ樹脂基板と、
前記リードと電気的に接続された配線パターンに設けら
れる外部電極と、少なくとも前記半導体チップ及び前記
ガラス・エポキシ樹脂基板の一部を封止する樹脂とを有
し、前記ガラス・エポキシ樹脂基板にはスリットが設け
られてなることを特徴とする半導体装置。 - 【請求項２】前記スリットは、前記ガラス・エポキシ樹
脂基板の外周を形成する各辺と平行になるように形成さ
れることを特徴とする請求項１記載の半導体装置。 - 【請求項３】前記スリットは、前記外周を形成する前記
各辺において、Ｔ字状に形成されることを特徴とする請
求項２記載の半導体装置。 - 【請求項４】前記ガラス・エポキシ樹脂基板の前記樹脂
が設けられた面とは相対向する面において、前記ガラス
・エポキシ樹脂基板よりも弾性係数の低い部材を設けて
なることを特徴とする請求項１乃至３項のいずれかに記
載の半導体装置。 - 【請求項５】前記部材は、ポリイミドからなる部材であ
ることを特徴とする請求項４記載の半導体装置。 - 【請求項６】複数の電極を有する半導体チップと、前記
半導体チップが載置されるとともに各々の前記電極と接
続されるリードを有するガラス・エポキシ樹脂基板と、
前記リードと電気的に接続された配線パターンに設けら
れる外部電極と、少なくとも前記半導体チップ及び前記
ガラス・エポキシ樹脂基板の一部を封止する樹脂とを有
し、前記ガラス・エポキシ樹脂基板には、該基板の反り
を吸収する機構を設けてなることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35102397A JPH11186430A (ja) | 1997-12-19 | 1997-12-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35102397A JPH11186430A (ja) | 1997-12-19 | 1997-12-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186430A true JPH11186430A (ja) | 1999-07-09 |
Family
ID=18414524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35102397A Withdrawn JPH11186430A (ja) | 1997-12-19 | 1997-12-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186430A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017625A (ja) * | 2001-06-29 | 2003-01-17 | Sony Corp | インターポーザおよび半導体パッケージ |
| US7728426B2 (en) | 2006-03-08 | 2010-06-01 | Oki Semiconductor Co., Ltd. | Semiconductor device |
-
1997
- 1997-12-19 JP JP35102397A patent/JPH11186430A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017625A (ja) * | 2001-06-29 | 2003-01-17 | Sony Corp | インターポーザおよび半導体パッケージ |
| JP4581301B2 (ja) * | 2001-06-29 | 2010-11-17 | ソニー株式会社 | 半導体パッケージ |
| US7728426B2 (en) | 2006-03-08 | 2010-06-01 | Oki Semiconductor Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| JP4058642B2 (ja) | 半導体装置 | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6753613B2 (en) | Stacked dice standoffs | |
| KR20020072145A (ko) | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 | |
| JP3724954B2 (ja) | 電子装置および半導体パッケージ | |
| KR930024140A (ko) | 반도체장치 및 그 제조방법 | |
| JP2002270717A (ja) | 半導体装置 | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| US20010004135A1 (en) | Flip-chip bonded semiconductor device | |
| US5349233A (en) | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame | |
| JPH11260962A (ja) | ボールグリッドアレイ型半導体装置 | |
| US7180162B2 (en) | Arrangement for reducing stress in substrate-based chip packages | |
| JPH11186430A (ja) | 半導体装置 | |
| JP2768315B2 (ja) | 半導体装置 | |
| JP2002289735A (ja) | 半導体装置 | |
| JPH11220055A (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP2004289017A (ja) | 樹脂封止型半導体装置 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| US6285077B1 (en) | Multiple layer tape ball grid array package | |
| JPS61177763A (ja) | 半導体装置 | |
| JPH08111360A (ja) | 半導体装置 | |
| JP2002252304A (ja) | 半導体装置およびこれに用いられる支持基板 | |
| JP2743156B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050309 |